JPS6221317A - スイツチドキヤパシタ乗算回路 - Google Patents

スイツチドキヤパシタ乗算回路

Info

Publication number
JPS6221317A
JPS6221317A JP61164841A JP16484186A JPS6221317A JP S6221317 A JPS6221317 A JP S6221317A JP 61164841 A JP61164841 A JP 61164841A JP 16484186 A JP16484186 A JP 16484186A JP S6221317 A JPS6221317 A JP S6221317A
Authority
JP
Japan
Prior art keywords
signal
circuit
multiplication circuit
distributed
multiplication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61164841A
Other languages
English (en)
Inventor
アルトゥル・ヘルマヌス・マリア・ファン・ロエルムンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPS6221317A publication Critical patent/JPS6221317A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplitude Modulation (AREA)
  • Stereo-Broadcasting Methods (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報信号x(t)に周期的なバイポーラ搬送波
信号d(t)を乗算するスイッチドキャパシタ乗算回路
に関するものである。このタイプの乗算回路は例えばス
テレオデコーダの振幅復調器とじて使用し得るが(例え
ば特願昭57−180548号(特開昭58−8666
7号)参照)、フェーズロックループの位相検出器とし
ても使用することができる(例えば特願昭60−827
45号(特開昭60−233935号)参照)。
A(2)、  I術の脱B このタイプの乗算回路は例えば上記の特許出願並びに特
願昭59−147029 (特開昭60−41804号
)に詳細に開示されている。これら乗算回路は一般に分
布乗算回路と制御パルス回路とを具えている。
制御パルス回路は制御パルスを例えばf、のレートで出
力する。分布乗算回路は、スイッチング回路と所定の正
又は負の重み係数を有する重み付は回路網との縦続接続
をそれぞれ具え、情報x(t)をそれぞれ受信する複数
個の信号チャンネルから成る。これらのスイッチング回
路は制御パルス列により予定の順序で制御されて少くと
も所定の期間(例えば1制御パルスの持続時間)の間、
情報信号を重み付は回路網に供給する。このようにして
各信号チャンネルから出力信号を出力させ、これらの全
出力信号を加算器で加算する。
所要の重み係数は搬送波信号d(t)を前述の周波数f
、でサンプリングすることにより得られ、この周波数は
N個の周期的に反復する搬送波信号サンプルの列d++
 dZ+ dff+ ・・・、d、4が得られるように
選択する必要がある。この場合、信号チャンネルの数(
零に等しい重み係数を有する信号チャンネルも含む)は
原則としてNに等しくする。第に番の搬送波信号サンプ
ルをdや(k=1.2.3.・・・。
N)で表わせば、第に番の信号チャンネルの重み係数は
dKになる。
この乗算回路はスイッチドキャパシタ型であるため、各
重み付は回路網はキャパシタを含み、前記加算器はキャ
パシタンスCを有するキャパシタで橋絡された演算増幅
器で構成される。第に番の信号チャンネル内のキャパシ
タのキャパシタンスC(k)は C(k) = l d(k) l ・Cを満足する値に
する。ここで、l dKlは搬送波信号サンプルdxの
振幅を表わす。
搬送波信号サンプル列が正の搬送波信号サンプルのみか
ら成る場合、乗算回路は以上から直ちに実現し得るが、
搬送波信号サンプル列のいくつかの信号サンプルが負で
、従って負の重み係数も実現する必要がある場合には追
加の手段を講する必要がある。最も簡単な手段は、負の
重み係数を実現する必要がある信号チャンネルには情報
信号を極性反転回路を通して供給する方法である(特開
昭60−233935号)。他の手段として、分布乗算
回路にチョッパ回路を設けてこれにより情報信号を信号
チャンネルに供給する方法がある。このチョッパ回路は
情!la信号の瞬時値を正の搬送波信号サンプルで乗算
する必要がある場合には情報信号をそのま\出力するが
、この乗算を負の搬送波信号サンプルに対し行なう必要
がある場合には情報信号の極性を反転して出力する。上
述の従来技術の特徴は、情報信号x(L)と周期的バイ
ポーラ搬送波信号d(t)との積に等しい精信号を加算
器の出力端子に得ることにある。以上から明らかなよう
に搬送波信号d(t)は時間的に連続した形で存在しな
い。
このことを以下においては1所定の乗算信号(前述の従
来例では搬送波信号d(1))が分布乗算回路と関連す
る”という表現により明らかにしである。
このように構成されたスイッチドキャパシタ乗算回路は
加算器の出力に不所望なオフセット電圧を示す問題があ
る。このオフセット電圧は分布乗算回路自体により発生
され、2つの成分から成る。
第1の成分は加算器の演算増幅器により発生される(演
算増幅器オフセット)。第2の成分はスイッチング回路
により発生され、特にこれらスイッチング回路内の寄生
容量により発生され、−aにクロックフィードスルーと
称されている。両成分は互に無関係に生じ、しばしば許
容し得ないほど大きくなる。この乗算回路を例えばステ
レオデコーダ回路に使用する場合には、このオフセット
電圧を2mV以下にして50dB以上のチャンネル分離
を達成する必要がある。しかし、これは実際には特別の
手段を講することなくして実現することはできないこと
が確かめられた。
B、■の目的 び 旨 本発明の目的は情報信号層t)に周期的バイポーラ搬送
波信号d(t)を乗算する上述の如きスイッチドキャパ
シタ乗算回路における前記オフセット電圧を簡単な手段
で著しく低減することにある。
本発明は、この目的のために、分布乗算回路と関連する
乗算信号を周期的バイポーラ搬送波信号の全波整流信号
とし、分布乗算回路の出力端子に補助乗算回路を接続し
て分布乗算回路の出力信号に、前記搬送波信号の正の周
期中は第1の係数を、前記搬送波信号の負の周期中は第
1の係数と逆極性の第2の係数を乗算させることを特徴
とする。
旦−大施■至脱里 この項では本発明の実施例をフェーズロックループ用位
相検出器に使用する乗算回路について説明する。第1図
に示すように、斯る位相検出器は前置変調フィルタ1と
、乗算回路2と、後置変調フィルタ3とを具えている。
受信信号x’(t)は前置変調フィルタ1に供給され、
このフィルタにより所望の情報信号、例えばパイロット
信号を有する帯域制限信号に変換される。乗算回路2に
おいて信号x(t)にバイポーラ搬送波信号d(t)が
乗算されて積信号y(t)が得られる。後置変調フィル
タ3において信号y(t)から不所望な周波数成分が除
去されて“純粋”な積信号2(りが得られる。
乗算回路2は第2図に線図的に示す構成を有する分布乗
算回路20を具えている。搬送波信号d(t)はクロッ
クパルス発生器202によりf (s)のレートで供給
されるサンプリングパルスg(t)により制御されるサ
ンプリング装置201を経て乗算器200に供給される
。周期信号であるこの搬送波信号は第3図のAに示す波
形を有するものとし、且つサンプリングパルスg(t)
は第3図のBに示す瞬時t=to+nTに発生するもの
とする。ここでtoは定数、T=1/fs及びnは−〜
から十〜までの整数(サンプリングパルスの番号)であ
る。この場合、サンプリング装置201は第3図のCに
示す信号d(t)を出力し、 n=−〜 になる。この式において、δ(1)はデルタ関数を表わ
す。j(t)で示される瞬時to+nTO値は搬送波信
号サンプルとみなせ、d、、で示され、d+s = d
 (to +nT) になる。サンプリング周波数r、は搬送波信号サンプル
d。の系列が周期的になり、各周期がN個の搬送波信号
サンプルを含み、 d、%十N=d。
となるように選択する。
このタイプの分布乗算回路の実施例は特開昭58−86
667号および同60−233935号公報に開示され
ており、完全のため第4図にNを8に選択した例を示す
。この分布乗算回路20は8個の信号チャンネル203
(・)を具え、これらチャンネルにおいて情報信号に各
別の搬送波信号サンプルdO+ ・・・d、がそれぞれ
乗算される。各信号チャンネルは2個のスイッチ205
(・、1)および205(・、2)から成るスイッチン
グ回路を具え、これらスイッチの間にキャパシタンスC
(・)を有するキャパシタ206(・)を具えている。
このキャパシタは2個のスイッチと相まってスイッチド
キャパシタを構成する。全ての信号チャンネルはキャパ
シタンスCを有するキャパシタ208とスイッチング回
路209で橋絡された演算増幅器207の入力端子に接
続される。スイッチング回路205(・、1)及び20
5(・、2)は制御パルスg(・、1)およびr(t)
により制御されると共に、スイッチング回路209は制
御パルスg(t)およびr(t)により制御される。も
っと詳しく言うと、第に番の信号チャンネル内のスイッ
チング回路205(k、1)および205(k、2)は
制御パルスg(k、t)の発生により導通するため、関
連するキャパシタ206 (k)がこの制御パルスg(
k、t)の発生瞬時の情報信号x(t)の値x (g(
k、t))に等しい電圧に充電される。このキャパシタ
206(k)はキャパシタ208と直列であるため、演
算増幅器はスイッチング回路209が開のときにの大き
さの出力電圧を出力する。制御パルスg(K。
t)及び同時制御パルスg(t)の発生後で、制御パル
スg(k+1.t)が第に+1番の信号チャンネルに供
給される前に、リセットパルスr(t)が発生して両キ
ャパシタ206 (k)及び208が放電される。商C
(k) /Cは当該信号チャンネルに固有の重み係数を
表わし、信号サンプルdKに等しくする必要がある。如
何なる場合にもこの商は信号サンプルdKの絶対値ld
K+に等しくする。その理由は、キャパシタンスは正で
しかありえないためである。負の重み係数を所定の信号
チャンネルにおいて実現する必要がある場合には特別の
手段を講する必要がある。
図示の従来例では、この目的のために情報信号x(t)
を極性反転段204を介してこれら信号チャンネルに供
給する。
前記制御パルスg(・、1)はクロックパルス発生器2
02から既知のようにして得ることができる(例えば特
開昭60−41804号公報参照)。完全のため第5図
にその一例を示す。本例ではパルス分周回路210を使
用している。
この従来例では正及び負の重み係数が実現されるため、
バイポーラ搬送波信号がこの分布乗算回路と関連するこ
とになって所望の出力信号y(t)が得られる。
前述したように、第4図に示す分布乗算回路回路20の
出力信号y(t)は演算増幅器により、及びスイッチン
グ回路205(・、1)及び205(・、2)のクロ・
2クフイードスルーにより導入されるオフセット電圧に
より悪影響を受ける。
これらオフセット電圧の影響を十分に除去するようにし
たスイッチドキャパシタ乗算回路の実施例を第6図に示
す。図示の乗算回路は第4図に示すものとは、負の重み
係数を実現すべき信号チャンネルに信号x(t)を極性
反転して供給する第4図に示す従来例の極性反転回路2
04を本例では演算増幅器207の出力端子に接続され
た補助乗算回路4と置換しである点が相違する。この補
助乗算回路は分布乗算回路の出力信号に、搬送波信号d
(t)が正である限り第1の重み係数、例えば+1を、
搬送波信号d(1)が負である限り第2の重み係数、例
えば−1を乗算する。本例ではこの補助乗算回路4の出
力端子を搬送波信号d (t)の基本周波数より低い遮
断周波数を有する低域通過フィルタ5に接続する。
この補助乗算回路の実施例を第7図に示す。この乗算回
路は入力端子40と出力端子41を有する。
図に記号的に示すスイッチ42により出力端子41を入
力端子40に、直接或は極性反転増幅器43を経て接続
することができる。スイッチ42の位置を搬送波信号d
(t)の半周期ごとに変化させる。この目的のために、
スイッチ42を、S−入力端子にORゲート45を経て
制御パルスg(0,t)、 g(1,t)、 g(6,
t)。
g(7,t)を受信すると共にR−入力端子にORゲー
ト46を経て制御パルスg(2,t)、 g(3,t)
、 g(4,t)。
g(5,t)を受信するR−Sフリップフロップ44に
より制御する。
分布乗算回路20は極性反転回路を含まず、第に番の信
号チャンネル内の重み係数C(k) /Cがl dK 
lに等しいため、この分布乗算回路と関連する搬送波信
号は原バイポーラ搬送波信号d(t)が全波整流された
ものに相当するものとなる。
第4図の極性反転回路204の機能は第6図の回路では
補助乗算回路4により実行される。これは次の通りであ
ること明らかである。
搬送波信号d(t)は d(t) = l d(t) l sign  (d(
t))        (1)d(t)>Oのときsi
gn (d(t)) = + 1   (2)d(t)
≦0のときsign (d(t)) =−1と書き表わ
せるため、第1図では y(t) =x(t)・d(t) =x(t) l d
(t) l sign (d(t))  (3)になり
、第2図では ;(t)=x(t)・d(t)=x(t)ld(tNs
ign(d(t))  (4)になる。
第4図の従来例ではd(t) > 0のときは信号チャ
ンネル203(0)、 203(1)、 203(6)
、 203(7)内のスイッチング回路の1個が導通し
、d(t)≦Oのときは信号チャンネル203 (2)
〜203 (5)内のスイッチング回路の1個が導通す
るため、d(t) > 0のときは信号x(t)に信号
d(t)の符号sign (d(t)) = + lが
乗算され、次いでその絶対値td(t)!が乗算される
ものと言え、d(t)≦0のときはx(t)にsi、g
n (d(t))=−1が乗算され、次いでその絶対値
1d(tNが乗算されるものと言える。要するに、この
従来例の動作は第8図に示すように実行されるものと解
釈される。即ち、初めにx(t)にsign (d(1
))を乗算する。この結果、信号y(t)=x(t)s
ign fd(tNが生じ、次いでこの信号に信号1d
(t)lのサンプル値Id(t)1を乗算するので、そ
の出力信号y(t)は(4)式で定義されるものとなる
第6図に示す実施例では情報信号x(t)にId(t)
1のサンプル値1d(t)Iを乗算して積信号yz(t
) =x(L) l d(t) lを得る。次いでこの
積信号に補助乗算回路4においてsign (d(tN
を乗算して所望の積信号y(t)を得る。これを第1図
に図式的に示しである。
分布乗算回路により導入されるオフセット電圧は、演算
増幅器207の出力信号に加わる直流電圧とみなすこと
ができる。そこで、第6.8及び9図にはこのオフセッ
ト電圧を加算器6と直流電圧源7で図式的に示しである
次に、このオフセット電圧がどのように補助乗算回路4
の使用により所望信号に悪影響を与えることなく除去さ
れるのかを第10図の周波数スペクトル図を用いて説明
する。尚、この場合には種々の周波数スペクトル間の振
幅関係は関係ないのでこの図には図を簡単とするために
スペクトルの振幅関係は示してない。初めに、分布乗算
回路を同一の周波数を有する信号x(t)とd(t)と
の位相差に比例する大きさの直流電圧出力信号を出力す
る位相検出器に使用するものとする。また、x(t)=
cos (2πf、t+91)であるものとする。この
信号の振幅スペクトルIX(f)lを第10図のAに示
す。
更に、d (t) = cos (2πfrt+ψ2)
であり、従って 。   十〜 d(t)=Σ cos  (2yr fr−(to+n
T)+ψ2) δ(t−to−nT)nニール であるものとする。この信号の振幅スペクトル10(f
)lを第10図のBに示す。信号d(t)の代りにその
全波整流信号を分布乗算回路20に使用するため、信号
x(t)にq2π2b (q=0,1.2 ”・)に等
しい周波数を有する複数個の周波数成分の重畳から成る
信号1d(t)lが乗算される。最初の3個の周波数成
分の振幅スペクトルlD++(r)lを第10図のCに
示す。信号x(t)に信号1d(t)lを乗算すると、
第10図のDに示す振幅周波数スペクトルl yz(f
) Iを有する信号yz(t)が得られる。次いで、第
10図のEに示す振幅スペクトルto(f)Iを有する
オフセット信号がこの信号72(1)に加わるため、第
1O図のFに示す振幅スペクトルl Y+(f) 1を
有する信号h(t)が得られる。補助乗算回路において
Y3(L)に符号信号sign (d(t))が乗算さ
れる。この信号sign (d(L))は矩形波信号で
あって、周波数(2n + 1) 1πf、を有すると
共に振幅が減少する無限に多数の周波数成分の重畳から
成る。
最初の3個の周波数成分の振幅スペクトル10’(f)
1を第10図のGに示す。この補助乗算回路の出力信号
y(t)は第10図のHに示す周波数スペクトルIY(
f)1を有するものとなる。よって、f、より低い遮断
周波数を有する低域通過フィルタによりこの遮断周波数
以上の全ての周波数成分及び従ってオフセット電圧が高
い周波数に変換された周波数成分も抑圧することができ
る。
【図面の簡単な説明】
第1図はフェーズロアクループに用いる位相検出器の概
略ブロック構成図、 第2図は第1図の位相検出器に用いる乗算回路の概略ブ
ロック構成図、 第3図は第2図に示す乗算回路の動作説明用時間線図、 第4図はこの乗算回路、即ちスイッチドキャパシタ型乗
算回路の既知の実施例のブロック構成図、第5図は第4
図に示す乗算回路で必要とされる制御パルスを発生する
制御パルス発生器のブロック構成図、 第6図は本発明乗算回路の一実施例のブロック構成図、 第7図は第6図の回路で使用する補助乗算回路の一実施
例のブロック構成図、 第8図及び第9図は本発明乗算回路の動作説明用理論構
成図、 第10図は本発明乗算回路の動作説明用周波数スペクト
ル図である。 1・・・前置変調フィルタ 2・・・乗算回路3・・・
後置変調フィルタ x’(t)・・・受信信号x(t)
・・・情報信号    d(t)・・・搬送波信号y(
t)・・・積信号     z (t)・・・“純粋”
積信号20・・・分布乗算回路   200・・・乗算
器201・・・サンプリング装置 202・・・クロックパルス発生器 g(t)・・・サンプリングパルス d(t)・・・搬送波信号サンプル 203 (0)〜203 (7)・・・信号チャンネル
205(0,1)、 205(0,2); −・−−−
−−、205(7,1)、 205(7,2)・・・ス
イッチング回路 C(0)〜C(7)・・・キャパシタ 207・・・演算増幅器   208・・・キャパシタ
209・・・スイッチング回路 g(0+t)+ −・−=、 g(7,t)、 g(t
)・・・制御パルスr(t)・・・リセットパルス 2
10・・・分周回路4・・・補助乗算回路   5・・
・低域通過フィルタ6・・・加算器      7・・
・オフセット電圧源sign 〔d(t))・・・搬送
波信号の符号信号Cワ く    ■    0 。 =    u− FIa8 F16.9

Claims (1)

    【特許請求の範囲】
  1. 1、分布乗算回路を具え、情報信号x(t)に周期的な
    バイポーラ搬送波信号d(t)を乗算するスイッチドキ
    ャパシタ乗算回路において、前記分布乗算回路と関連す
    る乗算信号を前記バイポーラ搬送波信号を全波整流した
    ものに相当するものとし、且つ前記分布乗算回路の出力
    に前記バイポーラ搬送波信号の瞬時極性を表わす2進信
    号を乗算する補助乗算回路を前記分布乗算回路の出力端
    子に接続してあることを特徴とするスイッチドキャパシ
    タ乗算回路。
JP61164841A 1985-07-18 1986-07-15 スイツチドキヤパシタ乗算回路 Pending JPS6221317A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8502071A NL8502071A (nl) 1985-07-18 1985-07-18 Vermenigvuldigschakeling van het geschakelde capaciteiten type.
NL8502071 1985-07-18

Publications (1)

Publication Number Publication Date
JPS6221317A true JPS6221317A (ja) 1987-01-29

Family

ID=19846336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61164841A Pending JPS6221317A (ja) 1985-07-18 1986-07-15 スイツチドキヤパシタ乗算回路

Country Status (5)

Country Link
US (1) US4716375A (ja)
EP (1) EP0209948B1 (ja)
JP (1) JPS6221317A (ja)
DE (1) DE3670737D1 (ja)
NL (1) NL8502071A (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989002192A1 (en) * 1987-08-28 1989-03-09 The University Of Melbourne Switched capacitor circuit
US5182521A (en) * 1987-08-28 1993-01-26 The University Of Melbourne Time-multiplexed switched capacitor circuit having reduced capacitance
WO1989006069A1 (en) * 1987-12-24 1989-06-29 The University Of Melbourne Switched capacitor circuits
JP3023434B2 (ja) * 1993-02-05 2000-03-21 株式会社鷹山 スケーラ回路
US5604458A (en) * 1993-02-05 1997-02-18 Yozan Inc. Scaler circuit
US5666080A (en) * 1993-06-17 1997-09-09 Yozan, Inc. Computational circuit
US5617053A (en) * 1993-06-17 1997-04-01 Yozan, Inc. Computational circuit
CN1109404C (zh) * 1993-09-20 2003-05-21 株式会社鹰山 计算电路
EP0741366B1 (en) * 1995-04-26 2001-02-14 Yozan Inc. Multiplication circuit
US6452424B1 (en) 1999-09-28 2002-09-17 Conexant Systems, Inc. Method and apparatus for multiple channel signal processing
DE602007011031D1 (de) 2007-02-15 2011-01-20 St Microelectronics Srl Volldifferentieller Demodulator mit variabler Verstärkung und Demodulationsverfahren eines Signals
JP2010199822A (ja) * 2009-02-24 2010-09-09 Panasonic Corp 検波回路、物理量センサ装置
US10111173B2 (en) * 2015-06-19 2018-10-23 Intel Corporation Fully integrated wake-up receiver

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8104668A (nl) * 1981-10-14 1983-05-02 Philips Nv Vermenigvuldigschakeling voor stereo-decoders.
US4439693A (en) * 1981-10-30 1984-03-27 Hughes Aircraft Co. Sample and hold circuit with improved offset compensation
NL8204687A (nl) * 1982-12-03 1984-07-02 Philips Nv Klokgestuurde filterinrichting.
NL8302591A (nl) * 1983-07-20 1985-02-18 Philips Nv Vermenigvuldigschakeling met geschakelde capaciteiten circuits.
US4531106A (en) * 1983-10-04 1985-07-23 At&T Technologies, Inc. Switched capacitor circuits
NL8401277A (nl) * 1984-04-19 1985-11-18 Philips Nv Fasevergrendelde lus met omschakelbare fasedetektor.

Also Published As

Publication number Publication date
EP0209948B1 (en) 1990-04-25
US4716375A (en) 1987-12-29
DE3670737D1 (de) 1990-05-31
NL8502071A (nl) 1987-02-16
EP0209948A1 (en) 1987-01-28

Similar Documents

Publication Publication Date Title
Carroll et al. Synchronizing nonautonomous chaotic circuits
EP0132885B1 (en) Multiplying circuit comprising switched-capacitor circuits
EP0135212B1 (en) Band-rejection filter of the switched capacitor type
JPS6221317A (ja) スイツチドキヤパシタ乗算回路
US5150324A (en) Analog arithmetic circuit that can perform multiplication division expansion and compression by using delta sigma modulator
JPH01129607A (ja) 精密電圧−デューティサイクル・コンバータ及び低リプル高帯域幅電荷平衡復調器を含む絶縁増幅器
GB2149599A (en) Signal generator
US4352210A (en) Linear mixer with reduced spurious responses
EP0251703B1 (en) Circuitry for multiplying a signal by a periodic waveform
EP0523306A1 (en) Decimation filter for a sigma-delta converter and an analog-to-digital converter using the same
JPS626536A (ja) 信号変換装置
JP3451117B2 (ja) 離散時間信号処理装置
EP0493607B1 (en) Clock regenerating circuit
CA1238954A (en) Frequency comparator circuits
JPS62145927A (ja) デ−タ変換装置
JPH0462203B2 (ja)
US4933974A (en) Switched capacitor pilot phase and magnitude detector
Murata et al. Tuning Voltage Sweeper Based on Digital Technique
SU1019583A1 (ru) Устройство дл выделени квадратурных составл ющих узкополосных сигналов
JPS62222743A (ja) モデイフアイドカドリフエイズ符号による送信方式
JPS6222294B2 (ja)
SU1314471A1 (ru) Устройство синхронизации по групповому сигналу в многоканальных системах св зи
SU1672568A1 (ru) Способ дельта-модул ции
RU2013862C1 (ru) Устройство цифровой фазовой автоматической подстройки частоты
JPS6155802B2 (ja)