SU1672568A1 - Способ дельта-модул ции - Google Patents
Способ дельта-модул ции Download PDFInfo
- Publication number
- SU1672568A1 SU1672568A1 SU894716499A SU4716499A SU1672568A1 SU 1672568 A1 SU1672568 A1 SU 1672568A1 SU 894716499 A SU894716499 A SU 894716499A SU 4716499 A SU4716499 A SU 4716499A SU 1672568 A1 SU1672568 A1 SU 1672568A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- signal
- output signal
- clock interval
- integrating
- sign
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к автоматике и технике св зи. Его использование в системах передачи информации позвол ет расширить область применени за счет увеличени динамического диапазона входного аналогового сигнала. Это обеспечиваетс благодар задержке выходного сигнала на тактовый интервал, интегрированию его нар ду с интегрированием незадержанного выходного сигнала и суммированию обоих интегрированных сигналов с делением пополам, что дает более сглаженную форму аппроксимирующего сигнала. 4 ил.
Description
Изобретение относитс к автоматике и технике св зи и может быть использовано в системах передачи информации.
Цель изобретени - повышение точности
На фиг. 1 и 2 представлены варианты устройства, реализующего способ; на фиг. 3 и 4 - временные диаграммы.
Способ дельта-модул ции (ДМ) включает в себ следующие операции:
формирование сигнала ошибки путем вычитани аппроксимирующего сигнала из входного аналогового сигнала;
определение знзка сигнала ошибки в дискретные моменты времени, отсто щие друг от друга на тактовый интервал выходного сигнала;
формирование выходного сигнала в виде тактированной последовательности импульсов одинаковой амплитуды, знак
каждого из которых соответствует знаку сигнала ошибки в данном тактовом интервале интегрирование выходного сигнала
задержка выходного сиги зла на один тактовый интервал;
интегрирование задержанного выходного сигнала;
формирование аппроксимирующего сигнала в виде полусуммы обоих интегрированных сигналов.
Предлагаемый способ реализуетс с помощью устройства, содержащего вычитатель 1, компаратор 2, делитель 3 напр жени на два, сумматор 4, первый и второй интеграторы 5 и 6, элемент 7 задержки и лискретиза- тор 8. Это устройство обеспечивает линейную ДМ.
Дл ДМ с двойным интегрированием в устройство ввод т (фиг. 2) третий и четвертый интеграторы 9 и 10.
Способ дельта-модул ции осуществл етс таким образом.
ил
с
о
1
W
ел о со
Входной аналоговый сигнал X(t) подаетс на вычитатель 1, где из него вычитаетс аппроксимирующий сигнал UЈ(t). Разностный сигнал сравниваетс в компараторе 2 с нулевым напр жением. Получаемый в результате сравнени сигнал дискретизирует- с в дискретизаторе 8 с периодом Т и подаетс на выход в виде ДМ-последова- тельности Цт.),
В цепи обратной св з сигнал Цт) интегрируетс в интеграторе 5 (фиг. 1) либо дважды интегрируетс в интеграторах 9 и 5 (фиг. 2), в результате чего формируетс сигнал Ui(t). Кроме того, сигнал Цт.) задерживаетс на тактовый интервал Т в элементе 7 задержки и интегрируетс интегратором 6 (фиг. 1) или интеграторами 10 и 6 (фиг. 2). Полученный при этом сигнал UaW складываетс в сумматоре 4 с сигналом Ui(t) и делитс в делителе 3. Так формируетс аппроксимирующий сигнал UЈ(t), подаваемый в вычитатель 1.
В зависимости от степени симметричности интеграторов 5 и 6 (5, 9 и 6, 10) шаг квантовани может быть уменьшен в 2 - 5 раз (шаг квантовани - минимальное значение амплитуды входного гармонического
сигнала, при котором нарушаетс режим молчани в дельта-модул торе.
Таким образом, динамический диапазон входных сигналов расшир етс , На приемной стороне при этом может
быть применен более простой фильтр.
Claims (1)
- Кроме того в некоторых случа х (фиг. 4) возможно снижение перегрузки по крутизне . Формула изобретениСпособ дельта-модул ции, заключающийс в формировании сигнала ошибки путем вычитани аппроксимирующего сигнала .из входного аналогового сигнала, оп- ределении знака сигнала ошибки в дискретные моменты времени, отсто щие друг от друга на тактовый интервал, формирование выходного сигнала в виде тактированной последовательности импульсов одинаковой амплитуды, знак каждого из которых соответствует знаку сигнала ошибки в данном тактовом интервале, и интегрировании выходного сигнала, отличающий- с тем, что, с целью повышени точности, задерживают выходной сигнал на один тактовый интервал, интегрируют задержанный выходной сигнал и формируют аппроксимирующий сигнал в виде полусуммы обоих интегрированных сигналов.&Фиг. 2Ur(t) () /гЧ-: щтРежип молчани (0):j ч™ЛШ1ЕВ1. 1111 & I. I. I. Ii i iU,(t)x(tРежим полчанин (А 0)XVt/iI I ПС.II. I. II I Ii i 111 iФиг.Зl(t)Т T(i)I I I
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894716499A SU1672568A1 (ru) | 1989-06-06 | 1989-06-06 | Способ дельта-модул ции |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894716499A SU1672568A1 (ru) | 1989-06-06 | 1989-06-06 | Способ дельта-модул ции |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1672568A1 true SU1672568A1 (ru) | 1991-08-23 |
Family
ID=21459671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894716499A SU1672568A1 (ru) | 1989-06-06 | 1989-06-06 | Способ дельта-модул ции |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1672568A1 (ru) |
-
1989
- 1989-06-06 SU SU894716499A patent/SU1672568A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1112552, кл. Н 03 М 3/02, 1983. Стил Р. Принципы дельта-модул ции. - М : Св зь, 1979, с 14-28 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4588979A (en) | Analog-to-digital converter | |
Candy et al. | The structure of quantization noise from sigma-delta modulation | |
Candy | A use of double integration in sigma delta modulation | |
US5150324A (en) | Analog arithmetic circuit that can perform multiplication division expansion and compression by using delta sigma modulator | |
EP0084353B1 (en) | Delta-sigma modulator with switched capacitor implementation | |
KR920002674B1 (ko) | △-∑변조기를 이용한 a/d 변환회로 | |
JPH01288016A (ja) | アナログ−デジタル変換回路 | |
EP0520617A2 (en) | Sigma-delta analogue-to-digital converter with improved stability. | |
KR950004756A (ko) | 신호 처리 회로 | |
US4843390A (en) | Oversampled A/D converter having digital error correction | |
US4573037A (en) | Analog-to digital converter and method | |
JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
KR101204962B1 (ko) | 샘플링된 데이터 취득 시스템에서의 오프셋 제거를 위한프랙탈 시퀀싱 기법 | |
US6456950B1 (en) | Method and apparatus for estimating and digitizing instantaneous frequency and phase of bandpass signals | |
JPS6221317A (ja) | スイツチドキヤパシタ乗算回路 | |
JP3212222B2 (ja) | 被変調フィードバック・ループを有するアナログ−ディジタル・コンバータ | |
SU1672568A1 (ru) | Способ дельта-модул ции | |
JP2002100992A (ja) | Δς型ad変換器 | |
US4622649A (en) | Convolution processor | |
JPS62152223A (ja) | Daコンバ−タ・システム | |
JPH03209918A (ja) | Pcm変復調装置の積分補間装置 | |
Zrilic et al. | Frequency deviation measurement based on two-arm/spl Delta/-/spl Sigma/modulated bridge | |
JPH0191533A (ja) | A/d変換器 | |
Behar et al. | Digital quadrature demodulation of LFM signals obtained by lowpass filtering | |
JPS6355811B2 (ru) |