JPH03209918A - Pcm変復調装置の積分補間装置 - Google Patents

Pcm変復調装置の積分補間装置

Info

Publication number
JPH03209918A
JPH03209918A JP582390A JP582390A JPH03209918A JP H03209918 A JPH03209918 A JP H03209918A JP 582390 A JP582390 A JP 582390A JP 582390 A JP582390 A JP 582390A JP H03209918 A JPH03209918 A JP H03209918A
Authority
JP
Japan
Prior art keywords
signal
sampling
modulation
output
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP582390A
Other languages
English (en)
Inventor
Junichi Yonetani
淳一 米谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TEN KK
Zero Engineering Co Ltd
Original Assignee
TEN KK
Zero Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TEN KK, Zero Engineering Co Ltd filed Critical TEN KK
Priority to JP582390A priority Critical patent/JPH03209918A/ja
Publication of JPH03209918A publication Critical patent/JPH03209918A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、PCM変復調において、原信号を忠実に再
現することができるようにしたPCM変復調装置の積分
補間装置に関するものである。
(従来の技術) 従来のPCM変復調装置は、パルス波形と入力信号の乗
算であり、限られたサンプリングポイントによって、原
信号の再現を試みる近似方式である。一般に一つの線分
で括られた内側の面積を求める場合には、積分、すなわ
ちΔ関数によって解を得る。これは、サンプリング間隔
を無限小とすれば正確に面積を近似できることによる。
(発明が解決しようとする課題) しかしながら、前記従来におけるPCM変復調は、振幅
離散、つまり非連続の点の集合に対応する方形波が形作
る階段状波形によって原信号の再現を試みている。とこ
ろが、この方式では、サンプリング間隔を無限小として
も、Δ関数とはならないため、正確な近似は、当初から
不可能である。
また、標本化に際して、いわゆる折り返しスペクトル歪
みを除くため、アナログ波形は前処理として低域通過フ
ィルタを通す。すなわち、標本化に際して、変復調波形
内に、サンプリング周波数成分を含んでいるため、サン
プリング周波数と原信号の変調によるサイドバンドが発
生する。このため、アンチエリアスフィルタを必要とす
るとともに、このアンチエリアスフィルタの充分な減衰
を与える遮断周波数としては、サンプリング周波数の1
/2以下でなければならなかった。
(課題を解決するための手段) 前記課題を解決するために、本発明は、変調前若しくは
復調前の信号を入力して、−サンプリング周期だけ遅延
させた信号を形成する遅延手段と、該遅延手段により形
成した遅延信号を前記遅延させる前の信号から差し引い
て差信号を形成する減算手段と、該減算手段により形成
した差信号を処理して、−サンプリング周期毎の積分若
しくは積分値に等しい面積の信号を形成する差信号処理
手段と、該差信号処理手段により得られた差信号を、前
記遅延信号に加算する加算手段とを具備してなるもので
ある。
(作用) 前記構成により、本発明は、離散状態のサンプリングポ
イント間を直線で補間した信号を、簡易な構成により得
ることができるため、従来のようにサンプリング周波数
を高くすることなく、忠実な原波形の変復調が可能であ
る。しかも、変復調波形内にサンプリング周波数と原信
号の変調によるサイドバンドが原理的に発生せず、従っ
て、折り返し雑音の発生も無いため、アンチエリアスフ
ィルタが不要となる。さらに、サンプリング定理によっ
て、従来は、記録可能な周波数の上限がサンプリング周
波数の1/2であったものが、本発明にあっては、周波
数成分としてはこれに限定されることが無くなる。
(実施例) 第1図は、本発明に係るPCM変復調装置の積分補間装
置の第1実施例の構成を示すブロック図である。本実施
例は、PCMの復調信号をD/A変換してアナログ原信
号を得る段階に設けられ、原信号の再生を簡単な構成に
より行えるものである゛。
入力されるデータは、PCM変調された量子化データで
あり、このデータ信号を振幅離散/連続変換器(D/A
変換器のようなデジタル信号をアナログ信号に変換する
ものである)1により、各量子化データに対応する振幅
の方形波信号に変換する。この振幅離散/連続変換器1
の出力Aが、例えば、第2図Aに示すようであったとす
る。
遅延回路2は、PCMのサンプリング周期に等しい周期
のクロックにより作動して、振幅離散/連続変換器1の
出力Aを−サンプリング周期遅延させた信号Bを形成し
て出力する。第2図Bにその信号Bを示す。
振幅離散/連続変換器1の出力信号Aと遅延回路2の出
力信号Bは、減算器3に入力されて、両信号A、Bのレ
ベル差信号C(=A−B)が形成されて出力される。こ
のレベル差信号Cを第2図Cに示す。
 − リセット積分回路4は、減算器3の出力信号Cを処理す
る差信号処理手段であり、遅延回路2と同一のクロック
により、−サンプリング周期毎に積分値が0にリセット
されるものである。積分の対象となる入力は、減算器3
の出力信号Cである。
従って、このリセット積分回路4の出力信号りは、第2
図りのようになる。
そして、リセット積分回路4の出力信号りと遅延回路2
の出力信号Bとを加算器5により加算して、第2図Eに
示すような連続信号を形成することができる。
このようにして得られたアナログの連続信号Eは、サン
プリングポイント間を直線で補間したものとなり、サン
プリング周波数成分を含んでいないため、サンプリング
周波数と原信号の変調によるサイドバンドが原理的に発
生しない。従って、折り返し雑音の発生も無いため、ア
ンチエリアスフィルタを必要としない。また、従来のサ
ンプリング定理によって記録可能な周波数上限が、サン
プリング周波数の1/2であったものが、これに限定さ
れること無く、サンプリング周波数の1/2よりも高い
周波数成分も復調することができる。
以上の作用を、第2図Aに示すデータの場合をは例とし
て、より具体的に説明する。
データの第1パルス信号P1と第2パルス信号P2は、
−サンプリング周期の時間差を有している。そして、復
調後の連続する信号のエンベロープは、同図中の点a−
cを結ぶ直線に近似されるはずである。ここで、三角形
abcの面積を81、減算器3の出力信号Cにおけるパ
ルス信号P1eの面積S2、三角形abdの面積をSL
’とすると、5L=81’、52=281である。
パルス信号Pieは、第2パルス信号P2と、前記第1
パルス信号P1を遅延回路2で−サンプリング周期だけ
遅らせた第1遅延パルス信号Pldの差信号であるから
、その面積−82の絶対値は、第1パルス信号P1と第
2パルス信号P2の面積の差に等しい。従って、減算器
3から出力されたパルス信号P1eの積分により、三角
形abcの面積Slに絶対値が等しい負の面積−81の
三角波パルスPisが得られる。そして、加算器5にお
いて、第1遅延パルス信号Pldと三角波パルスPis
とを加算すると、その出力Eの点のd−eを結ぶエンベ
ロープは、前記点a−cを結ぶエンベロープと同一とな
る。すなわち、第1パルス信号P1から面積Sl’を差
し引いた信号が得られる。
従来のPCMの復調に際しては、信号Aをそのままアン
チエリアスフィルタに入力して補間するため、そのエン
ベロープは直線的とはならず、時定数により発生する群
遅延特性のために、原信号の正確な時間再現信号とはな
らないし、サンプリング周波数と原信号のサイドバンド
が含まれる。
これに対し、本実施例によれば、前述のように、原信号
の正確な再現信号が得られるとともに、リセット積分回
路4は、差信号Cを積分するのであるから、サンプリン
グ信号や原信号のサイドバンドが発生することが無い。
なお、ここで積分回路とは、サンプリング周波数を0点
とするノツチフィルタであるから、特に入力側にフィル
タ回路を設けなくても、自然な高域減衰特性を伴って信
号が取り込まれることとなる。
第3図は、本発明の第2実施例の構成を示すブロック図
である。本実施例は、第1実施例と同様のPCM復調装
置における積分補間装置であり、アナログ回路素子を用
いて構成したものである。
すなわち、遅延回路12と、振幅離散/連続゛変換器6
,7と、リセット積分回路8と、反転増幅器9と、加算
器lOとから構成されている。
遅延回路12は、データを2値信号のままクロックに従
って−サンプリング周期だけ遅延させるものである。振
幅離散/連続変換器6,7の出力信号は、第1実施例に
おける振幅離散/連続変換器1と遅延回路2の出力信号
A、Bに相当する。
従って、反転増幅器9からは信号Bに相当する信号の反
転信号すが出力されて信号Aに加えられることにより信
号Cに相当する信号が形成され、これがリセット積分回
路8に入力されることにより、リセット積分回路8から
は信号りに相当する信号の反転信号dが出力されて、信
号すに加算されることにより、加算器1 号が出力される。
第4図は、本発明の第3実施例の構成を示すブロック図
である。本実施例は、第2実施例を改良したものであり
、遅延回路12の出力をインバータ11により反転させ
た後に振幅離散/連続変換器7を通すことにより、信号
Bを反転した信号すを形成して、加算器10において、
リセット積分回路8の出力信号dに加算することにより
信号Eを得るものである。すなわち、前記第2実施例に
おける反転増幅器9に代えてインバータ11を用いた構
成である。
第5図は、本発明の第4実施例の構成を示すブロック図
である。本実施例は、前記第2図における信号Aと信号
Bの差信号を形成する行程の代わりに、2確信号段階で
減算器13を用いて−サンプリング周期分のデータから
、そのデータを遅延回路12によリーサンプリング周期
だけ遅延させたデータを差し引いて、D/A変換するこ
とにより、前記信号Cと同等の信号を得るようにしたも
0からは信号Eに相当する信 のである。
第6図は、本発明の第5実施例の構成を示すブロック図
であり、本実施例は、前記第4実施例における反転増幅
器9の代わりに、D/A変換前において反転を行うイン
バータ11を用いた例である。従って、遅延回路12の
出力がインバータ11により反転された後に振幅離散/
連続変換器7に入力されることにより、信号Bの反転信
号すが形成される。その他の動作は、第4実施例と同様
である。
ここで、前記各実施例ではPCMデータをD/A変換し
て復調する際の構成例を示したが、これは、アナログ信
号をA/D変換してPCM変調する際にも同様に適用す
ることができる。
従来は、入力信号がサンプリングポイントを通過した点
の集合によって、入力信号に対する近似を試みているの
であるが、本来、近似に必要なのは、サンプリング間隔
内におけるレベル値では無く、サンプリング間隔内にお
いて入力信号が描(面積なのである。サンプリングポイ
ントにおけるレベル値−非連続の点集合による近似では
、サンプリング周波数の整数分の一付近の入力信号fi
nがあった場合、かかる整数分の−の周波数fcから離
調した周波数(fc−fin )という超低周波領域に
ビートが発生する。さらに、入力信号finが整数分の
−の周波数fcと同調した場合には、入力信号fink
全でのゼロポイントにサンプリングポイントが一致して
しまうため、入ツノ信号のサンプリングが不可能となっ
てしまう。
ところが、一般に、入力信号というものは、基本周波数
の上下にスペクトラムの幅、すなわちスプレッドを持っ
ているために、上記の現象により、特定周波数がサンプ
リングできなくても、これを検知することができない。
また、非連続の点によるサンプリングとは、サンプリン
グ周波数の整数分の−の各帯域において、シャープなゼ
ロポイントを持つ櫛型フィルタに相当する。このため、
サンプリング周波数を上昇させればさせる程、サンプリ
ングできない特定周波数が増加し、近似精度の向上を図
ることがてきな1 くなる。つまり、従来のサンプリング方法を使用したA
/D変換又はD/A変換には、特定スペクトラムの消失
と不要ビートの発生とが、回避できない障害となってい
る。
第7図は、本発明の第6実施例の構成を示すブロック図
である。本実施例は、さらに簡易な構成により積分補間
を実現させるものである。本実施例は、アナログ信号を
PCM変調する際の積分補間を行うものであり、アナロ
グ入力信号データをサンプリングし、積分補間された値
をA/D変換する構成としたものである。
本実施例は、入力されるアナログ信号データをクロック
信号に従ってサンプリングするサンプル/ホールド回路
(以下、S/Hという)14と、該S/Hの出力信号A
を−サンプリング周期遅延してサンプリング(サンプリ
ング周期は同一である)する遅延用S/H15と、これ
らS/H14゜15の出力信号A、Hのレベル差信号C
を形成する減算器16と、該減算器16の出力信号Cの
レベルを半分にする半減器(1/2の増幅率を有す12 る増幅器である)17と、遅延用S/H15の出力Bに
半減器17の出力信号りを加算する加算器I8と、該加
算器18の出力信号EをA/D変換する振幅連続/離散
変換器19とから構成されている。
第8図に、本実施例の各部の出力信号A−Eの一例を前
記第1実施例のときと同様の設定で示しである。アナロ
グ信号入力は、初段のS/H14でサンプリングされ、
サンプリングポイント毎の方形波になる。そして、遅延
用S/H15の出力信号Bは、信号Aを−サンプリング
周期だけ遅延させたものとなる。そして、信号Cは、信
号Aから信号Bを差し引いたものである。
半減器17の出力信号りは、信号Cのレベルを半分にし
たものであるから、第1パルスPOhは、信号Cの第1
パルスPOeの半分のレベルであり、同様に信号りの第
2パルスPlhは、信号Cの第2パルスPieの半分の
レベルである。従って、第2パルスPlhの面積は一$
1となる。すなわち、この半減器17は、リセット積分
器4,8と同様の作用を呈することになり、その構成は
さらに簡易化できる。
よって、信号りと信号Bを加算器18で加算することに
より得られる信号Eの第2パルスP1.Eの面積SEは
、信号Aの第1パルスP1の面積から81の面積を差し
引いた値になる。すなわち、信号Aの第1パルスPIの
a−Cを結ぶエンベロープを考えたとき、前記信号Eの
第2パルスPIBの面積SEは、四角形aefcの面積
に等しい。
この信号りの第2パルスPIEをA/D変換してPCM
変調することにより、信号Aの第1パルスP1を点aと
点Cを結ぶエンベロープによりサンプリングして変調し
たことになる。これにより入力されたアナログ信号に極
めて近似したPCM変調データが得られる。
(発明の効果) 以上詳細に説明したように、本発明は、離散状態のサン
プリングポイント間を直線で補間した信号を、簡易な構
成により得ることができるため、従来のようにサンプリ
ング周波数を高くすること=15 なく、忠実な原波形の変復調が可能である。しかも、変
復調波形内にサンプリング周波数と原信号の変調による
サイトバンドが原理的に発生せず、従って、折り返し雑
音の発生も無いため、アンチエリアスフィルタが不要と
なる。さらに、サンプリング定理によって、従来は、記
録可能な周波数の上限がサンプリング周波数のI/2で
あったものが、本発明にあっては、周波数成分としては
、これに限定されることが無くなる。
【図面の簡単な説明】
第1図は本発明の第1実施例の構成を示すブック図、第
2図はその各部の出力信号A−Eの例を示す波形図、第
3図は本発明は第2実施例の構成を示すブロック図、第
4図は本発明の第3実施例の構成を示すブロック図、第
5図は本発明は第4実施例の構成を示すブロック図、第
6図は本発明の第5実施例の構成を示すブロック図、第
7図は本発明の第6実施例の構成を示すブロック図、第
8図はその各部の出力信号A−Eの例を示す波形図であ
る。   G 1.6.7・・・振幅離散/連続変換器2.12・・・
遅延回路 3.13.16・・・減算器 4.8・・・リセット積分回路 5.10.18・・・加算器 9・・・振幅連続/離散変換器

Claims (1)

  1. 【特許請求の範囲】 パルス・コード・モジュレーション(以下、PCMとい
    う)変復調装置の変調前若しくは復調前の信号を積分補
    間する装置であって、 変調前若しくは復調前の信号を入力して、一サンプリン
    グ周期だけ遅延させた信号を形成する遅延手段と、 該遅延手段により形成した遅延信号を前記遅延させる前
    の信号から差し引いて差信号を形成する減算手段と、 該減算手段により形成した差信号を処理して、一サンプ
    リング周期毎の積分若しくは積分値に等しい面積の信号
    を形成する差信号処理手段と、該差信号処理手段により
    得られた差信号を、前記遅延信号に加算する加算手段と
    を具備してなることを特徴とするPCM変復調装置の積
    分補間装置。
JP582390A 1990-01-11 1990-01-11 Pcm変復調装置の積分補間装置 Pending JPH03209918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP582390A JPH03209918A (ja) 1990-01-11 1990-01-11 Pcm変復調装置の積分補間装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP582390A JPH03209918A (ja) 1990-01-11 1990-01-11 Pcm変復調装置の積分補間装置

Publications (1)

Publication Number Publication Date
JPH03209918A true JPH03209918A (ja) 1991-09-12

Family

ID=11621794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP582390A Pending JPH03209918A (ja) 1990-01-11 1990-01-11 Pcm変復調装置の積分補間装置

Country Status (1)

Country Link
JP (1) JPH03209918A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433113B1 (ko) * 1995-06-29 2004-09-04 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 보간기
JP2015177621A (ja) * 2014-03-14 2015-10-05 シンフォニアテクノロジー株式会社 電力変換装置の信号変換装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433113B1 (ko) * 1995-06-29 2004-09-04 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 보간기
JP2015177621A (ja) * 2014-03-14 2015-10-05 シンフォニアテクノロジー株式会社 電力変換装置の信号変換装置

Similar Documents

Publication Publication Date Title
JPH01288016A (ja) アナログ−デジタル変換回路
JP2632852B2 (ja) デジタルssb変調器
EP0800266B1 (en) Digital FM demodulator
JPH07162383A (ja) Fmステレオ放送装置
JPH03209918A (ja) Pcm変復調装置の積分補間装置
US5047705A (en) Digital amplitude modulation apparatus
JPH05292133A (ja) ディジタル復調回路
JPS6115610B2 (ja)
JPH071850B2 (ja) デイジタル処理fm変調装置
JP2922530B2 (ja) デジタル変調装置
JP2504755B2 (ja) 周波数オフセツトおよびジツタ印加回路
JP2914979B2 (ja) 周波数変換装置
JP3983364B2 (ja) ディジタル変調装置
JP3454724B2 (ja) 復調回路
JPH0319093Y2 (ja)
JP2650162B2 (ja) 映像信号処理装置
JPS63290014A (ja) ディジタル振幅変調器
JPH08149170A (ja) 変調装置
KR0157493B1 (ko) 디지탈 메인 엠퍼시스회로
JP2525218B2 (ja) 積分回路
JPH0969858A (ja) 信号生成器
SU1672568A1 (ru) Способ дельта-модул ции
JPS63111797A (ja) デジタル復調装置
JPS61166228A (ja) 過負荷補償型d/a変換回路
JPH02194708A (ja) 振幅復調回路