JP3454724B2 - 復調回路 - Google Patents
復調回路Info
- Publication number
- JP3454724B2 JP3454724B2 JP25932898A JP25932898A JP3454724B2 JP 3454724 B2 JP3454724 B2 JP 3454724B2 JP 25932898 A JP25932898 A JP 25932898A JP 25932898 A JP25932898 A JP 25932898A JP 3454724 B2 JP3454724 B2 JP 3454724B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- clock
- frequency
- noise shaping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、キャリア周波数に
信号で変調をかけた変調信号を、元の信号に戻す復調回
路におけるデジタル復調回路に関するものである。
信号で変調をかけた変調信号を、元の信号に戻す復調回
路におけるデジタル復調回路に関するものである。
【０００２】
【従来の技術】図５は、従来のデジタル復調回路ＤＭ１
１を示す図である。
１を示す図である。
【０００３】デジタル復調回路ＤＭ１１において、キャ
リア周波数ｆｃに信号で変調をかけた変調信号をアンテ
ナ１１が受信し、この受信した変調信号を受信用増幅器
１２が増幅し、変調信号以外の成分をバンドパスフィル
タ１３が除去し、受信した変調信号と発振器１５が発生
した正弦波とを検波器１４がアナログ乗算し、このアナ
ログ乗算によって、キャリア周波数の近傍にある信号成
分を直流近傍に周波数変換する。なお、発振器１５は、
選択したいチャンネルのキャリア周波数と同一の周波数
の正弦波を発生する。
リア周波数ｆｃに信号で変調をかけた変調信号をアンテ
ナ１１が受信し、この受信した変調信号を受信用増幅器
１２が増幅し、変調信号以外の成分をバンドパスフィル
タ１３が除去し、受信した変調信号と発振器１５が発生
した正弦波とを検波器１４がアナログ乗算し、このアナ
ログ乗算によって、キャリア周波数の近傍にある信号成
分を直流近傍に周波数変換する。なお、発振器１５は、
選択したいチャンネルのキャリア周波数と同一の周波数
の正弦波を発生する。
【０００４】そして、検波器１４が出力した直流近傍の
信号以外の信号をローパスフィルタ１６が除去し、上記
直流近傍の信号をＡ／Ｄ変換器１７がデジタル信号に変
換し、ＤＳＰ（デジタルシグナルプロセッサ）等で構成
されているデジタル復調器１８が、Ａ／Ｄ変換器１７の
デジタル出力信号を処理し、元の信号を再生する。
信号以外の信号をローパスフィルタ１６が除去し、上記
直流近傍の信号をＡ／Ｄ変換器１７がデジタル信号に変
換し、ＤＳＰ（デジタルシグナルプロセッサ）等で構成
されているデジタル復調器１８が、Ａ／Ｄ変換器１７の
デジタル出力信号を処理し、元の信号を再生する。
【０００５】図６は、従来のデジタル復調回路ＤＭ１１
の各要部における動作を説明する図である。
の各要部における動作を説明する図である。
【０００６】図６（１）は、従来のデジタル復調回路Ｄ
Ｍ１１において、キャリア周波数ｆｃに信号で変調をか
けた変調信号をアンテナで受信し、受信増幅器１２で増
幅したスペクトラムを示す図である。キャリア周波数ｆ
ｃの周辺に信号電力が存在する。
Ｍ１１において、キャリア周波数ｆｃに信号で変調をか
けた変調信号をアンテナで受信し、受信増幅器１２で増
幅したスペクトラムを示す図である。キャリア周波数ｆ
ｃの周辺に信号電力が存在する。
【０００７】図６（２）は、図６（１）に示す信号をア
ナログバンドパスフィルタ１３が入力し、出力した信号
を示す図であり、この信号は、キャリア周波数ｆｃ周辺
以外の雑音が除去された信号である。
ナログバンドパスフィルタ１３が入力し、出力した信号
を示す図であり、この信号は、キャリア周波数ｆｃ周辺
以外の雑音が除去された信号である。
【０００８】図６（３）は、従来のデジタル復調回路Ｄ
Ｍ１１における検波器１４の出力信号を示す図である。
Ｍ１１における検波器１４の出力信号を示す図である。
【０００９】図７は、従来のデジタル復調回路ＤＭ１１
における検波器１４を構成するギルバート回路を示す回
路図である。
における検波器１４を構成するギルバート回路を示す回
路図である。
【００１０】正弦波発振器１５で発生したキャリア周波
数ｆｃと同一周波数の正弦波と、図６（２）に示すバン
ドパスフィルタ１３の出力信号とを、検波器１４が乗算
する。ここで、信号成分をｓｉｎ（ｘ）とすると、検波
器１４における動作は、次の式（１）に示すようにな
る。
数ｆｃと同一周波数の正弦波と、図６（２）に示すバン
ドパスフィルタ１３の出力信号とを、検波器１４が乗算
する。ここで、信号成分をｓｉｎ（ｘ）とすると、検波
器１４における動作は、次の式（１）に示すようにな
る。
【００１１】ｓｉｎ（ｆｃ）・ｓｉｎ（ｆｃ）＝［ｃｏ
ｓ（２ｆｃ−ｘ）＋ｃｏｓ（ｘ）］／２……式（１） 検波器１４が検波することによって、上記式（１）で示
すように、信号をｆｃの付近から直流付近と、２ｆｃ付
近とに分布するように変換することができる。さらに、
ローパスフイルタ１６が、直流付近以外の信号を除去す
ると、図６（４）に示す波形になる。最後に、図６
（４）に示す信号を、Ａ／Ｄ変換器１７がＡ／Ｄ変換す
る。
ｓ（２ｆｃ−ｘ）＋ｃｏｓ（ｘ）］／２……式（１） 検波器１４が検波することによって、上記式（１）で示
すように、信号をｆｃの付近から直流付近と、２ｆｃ付
近とに分布するように変換することができる。さらに、
ローパスフイルタ１６が、直流付近以外の信号を除去す
ると、図６（４）に示す波形になる。最後に、図６
（４）に示す信号を、Ａ／Ｄ変換器１７がＡ／Ｄ変換す
る。
【００１２】このときに、直流付近のみならず、Ａ／Ｄ
変換器のサンプリングによる折返しによって、Ａ／Ｄ変
換器のサンプリング周波数ｆｓの近傍に、直流付近に分
布する信号が再び分布し、図６（５）に示すようにな
る。そして、デジタル復調器１８は、図６（５）に示す
直流付近に分布した信号に着目し、信号を復調するもの
である。
変換器のサンプリングによる折返しによって、Ａ／Ｄ変
換器のサンプリング周波数ｆｓの近傍に、直流付近に分
布する信号が再び分布し、図６（５）に示すようにな
る。そして、デジタル復調器１８は、図６（５）に示す
直流付近に分布した信号に着目し、信号を復調するもの
である。
【００１３】従来のデジタル復調回路ＤＭ１１におい
て、上記手順で復調するので、正確な乗算を行うために
はギルバート回路のようなアナログ乗算器が必要であ
り、このギルバート回路のようなアナログ乗算器は、高
精度化が困難であるという問題がある。
て、上記手順で復調するので、正確な乗算を行うために
はギルバート回路のようなアナログ乗算器が必要であ
り、このギルバート回路のようなアナログ乗算器は、高
精度化が困難であるという問題がある。
【００１４】図８は、ＰＳＫ（Phase Shift keying）で
変調された信号を復調する従来のデジタル復調回路ＤＭ
１２を示す図である。
変調された信号を復調する従来のデジタル復調回路ＤＭ
１２を示す図である。
【００１５】従来のデジタル復調回路ＤＭ１２は、検波
器１４とローパスフィルタ１６とＡ／Ｄ変換器１７とに
よって構成されるブロックを２組（第１のブロック、第
２のブロック）用意し、アナログ発振器４０が正弦波信
号を発振し、この発振された正弦波信号を第２のブロッ
クに入力するとともに、正弦波入力に対してその位相が
９０°ずれた余弦波を発生するπ／２位相シフト回路４
１の出力の余弦波を第１のブロックに人力する。
器１４とローパスフィルタ１６とＡ／Ｄ変換器１７とに
よって構成されるブロックを２組（第１のブロック、第
２のブロック）用意し、アナログ発振器４０が正弦波信
号を発振し、この発振された正弦波信号を第２のブロッ
クに入力するとともに、正弦波入力に対してその位相が
９０°ずれた余弦波を発生するπ／２位相シフト回路４
１の出力の余弦波を第１のブロックに人力する。
【００１６】このようにすることによって、従来のデジ
タル正弦波を乗算した回路からは、正弦波で変調された
信号を取り出すことができ、余弦波を乗算した回路から
は、余弦波で変調された信号を取り出すことができる。
タル正弦波を乗算した回路からは、正弦波で変調された
信号を取り出すことができ、余弦波を乗算した回路から
は、余弦波で変調された信号を取り出すことができる。
【００１７】
【発明が解決しようとする課題】上記従来例において、
検波器１４の他に、歪みが低い発振器１５、４０と、正
弦波を余弦波に変換するアナログπ／２位相シフト回路
４１とを必要とし、一般的には、歪みが低いアナログπ
／２位相シフト回路を、現在主流のＭＯＳプロセスで実
現することが困難であるという問題がある。
検波器１４の他に、歪みが低い発振器１５、４０と、正
弦波を余弦波に変換するアナログπ／２位相シフト回路
４１とを必要とし、一般的には、歪みが低いアナログπ
／２位相シフト回路を、現在主流のＭＯＳプロセスで実
現することが困難であるという問題がある。
【００１８】本発明は、低歪みのアナログ検波器、アナ
ログπ／２位相シフト器を使用せずに、復調することが
できる復調回路を提供することを目的とするものであ
る。
ログπ／２位相シフト器を使用せずに、復調することが
できる復調回路を提供することを目的とするものであ
る。
【００１９】
【課題を解決する手段】本発明は、キャリア周波数に信
号で変調をかけた変調信号を元の信号に戻す復調回路に
おいて、上記変調信号を入力し、上記変調信号以外の成
分を除去するアナログバンドパスフィルタと、上記アナ
ログバンドパスフィルタの出力信号を、上記キャリア周
波数と同一の周波数でオーバーサンプリングすることに
よって、上記キャリア周波数の近傍に存在する信号成分
を、折返しによって直流近傍に周波数変換するとともに
デジタル信号に変換するノイズシェーピング型Ａ／Ｄ変
換器と、上記ノイズシェーピング型Ａ／Ｄ変換器が変換
した上記デイジタル信号のうちで、上記キャリア周波数
近傍の信号を除去し、上記直流近傍の折返し成分のみを
取り出すデジタルローパスフィルタと、上記デジタルロ
ーパスフィルタが取り出した上記直流近傍のディジタル
化された信号を処理し、元の信号を再生するデジタルシ
グナルプロセッサとを有する復調回路である。
号で変調をかけた変調信号を元の信号に戻す復調回路に
おいて、上記変調信号を入力し、上記変調信号以外の成
分を除去するアナログバンドパスフィルタと、上記アナ
ログバンドパスフィルタの出力信号を、上記キャリア周
波数と同一の周波数でオーバーサンプリングすることに
よって、上記キャリア周波数の近傍に存在する信号成分
を、折返しによって直流近傍に周波数変換するとともに
デジタル信号に変換するノイズシェーピング型Ａ／Ｄ変
換器と、上記ノイズシェーピング型Ａ／Ｄ変換器が変換
した上記デイジタル信号のうちで、上記キャリア周波数
近傍の信号を除去し、上記直流近傍の折返し成分のみを
取り出すデジタルローパスフィルタと、上記デジタルロ
ーパスフィルタが取り出した上記直流近傍のディジタル
化された信号を処理し、元の信号を再生するデジタルシ
グナルプロセッサとを有する復調回路である。
【００２０】
【発明の実施の形態および実施例】図１は、本発明の第
１の実施例である復調回路ＤＭ１を示す図である。
１の実施例である復調回路ＤＭ１を示す図である。
【００２１】復調回路ＤＭ１は、アンテナ１１と、増幅
する受信用増幅器１２と、バンドパスフイルタ１３と、
ノイズシェーピング型Ａ／Ｄ変換器５１と、デジタルロ
ーパスフイルタ５２と、復調用ＤＳＰ（デジタルシグナ
ルプロセッサ）５４とを有するものである。
する受信用増幅器１２と、バンドパスフイルタ１３と、
ノイズシェーピング型Ａ／Ｄ変換器５１と、デジタルロ
ーパスフイルタ５２と、復調用ＤＳＰ（デジタルシグナ
ルプロセッサ）５４とを有するものである。
【００２２】アンテナ１１は、キャリア周波数に信号で
変調をかけた変調信号を受信するアンテナであり、受信
用増幅器１２は、変調信号を増幅ものであり、バンドパ
スフイルタ１３は、変調信号以外の成分を除去するバン
ドパスフイルタである。ノイズシェーピング型Ａ／Ｄ変
換器５１は、クロック発振器５３で発生したクロックを
オーバーサンプリング周波数としてＡ／Ｄ変換を行うも
のであり、サンプリングによって検波器と同様の検波動
作を行うことが可能なものである。デジタルローパスフ
イルタ５２は、ノイズシェーピング型Ａ／Ｄ変換器５１
で発生したノイズシェーピング雑音等の直流近傍の信号
以外を除去するローパスフイルタであり、復調用ＤＳＰ
５４は、デジタルローパスフィルタ５２の出力信号を処
理し、元の信号を再生するデジタルシグナルプロセッサ
である。
変調をかけた変調信号を受信するアンテナであり、受信
用増幅器１２は、変調信号を増幅ものであり、バンドパ
スフイルタ１３は、変調信号以外の成分を除去するバン
ドパスフイルタである。ノイズシェーピング型Ａ／Ｄ変
換器５１は、クロック発振器５３で発生したクロックを
オーバーサンプリング周波数としてＡ／Ｄ変換を行うも
のであり、サンプリングによって検波器と同様の検波動
作を行うことが可能なものである。デジタルローパスフ
イルタ５２は、ノイズシェーピング型Ａ／Ｄ変換器５１
で発生したノイズシェーピング雑音等の直流近傍の信号
以外を除去するローパスフイルタであり、復調用ＤＳＰ
５４は、デジタルローパスフィルタ５２の出力信号を処
理し、元の信号を再生するデジタルシグナルプロセッサ
である。
【００２３】図２は、上記実施例における復調回路ＤＭ
１の動作を説明する図である。
１の動作を説明する図である。
【００２４】図２（１）は、復調回路ＤＭ１において、
キャリア周波数に信号で変調をかけた変調信号をアンテ
ナ１１で受信し、受信増幅器１２で増幅したスペクトラ
ムを示す図である。受信増幅器１２の出力信号におい
て、キャリア周波数ｆｃの周辺に信号電力が存在する。
キャリア周波数に信号で変調をかけた変調信号をアンテ
ナ１１で受信し、受信増幅器１２で増幅したスペクトラ
ムを示す図である。受信増幅器１２の出力信号におい
て、キャリア周波数ｆｃの周辺に信号電力が存在する。
【００２５】図２（２）は、復調回路ＤＭ１において、
バンドパスフィルタ１３が図２（１）に示す信号を入力
したときに、バンドパスフィルタ１３が出力する信号を
示す図であり、キャリア周波数ｆｃ周辺以外の雑音が除
去されている。
バンドパスフィルタ１３が図２（１）に示す信号を入力
したときに、バンドパスフィルタ１３が出力する信号を
示す図であり、キャリア周波数ｆｃ周辺以外の雑音が除
去されている。
【００２６】図２（３）は、上記実施例の特徴的な動作
を示す図である。図２（３）に示すように、キャリア周
波数ｆｃと同一周波数のオーバーサンプリング周波数ｆ
ｓによって、ノイズシェーピングＡ／Ｄ変換器５１を動
作させ、これによってキャリア周波数ｆｃ近傍に分布す
る信号を、サンプリング動作で生ずる折返し信号とし
て、直流近傍にミラーリングする（発生させる）もので
ある。
を示す図である。図２（３）に示すように、キャリア周
波数ｆｃと同一周波数のオーバーサンプリング周波数ｆ
ｓによって、ノイズシェーピングＡ／Ｄ変換器５１を動
作させ、これによってキャリア周波数ｆｃ近傍に分布す
る信号を、サンプリング動作で生ずる折返し信号とし
て、直流近傍にミラーリングする（発生させる）もので
ある。
【００２７】ノイズシェーピングＡ／Ｄ変換器５１にお
いて、量子化雑音は、図２（３）に示すように、直流近
傍とオーバーサンプリング周波数ｆｓ（ｆｃ）近傍とに
おいて小さくなる特性を有し、この２つの領域でのみ高
精度特性を示す。したがって、上記動作のように、オー
バーサンプリング周波数ｆｓとキャリア周波数ｆｃとを
同一にした場合、折返し信号として、直流近傍にミラー
リングする動作を高精度で実行することができる。さら
に、図２（３）に示すＡ／Ｄ変換器５１の出力信号をデ
ジタルローパスフィルタ５２に入力することによって、
直流近傍にだけ信号が分布した理想的な信号を得ること
ができる。
いて、量子化雑音は、図２（３）に示すように、直流近
傍とオーバーサンプリング周波数ｆｓ（ｆｃ）近傍とに
おいて小さくなる特性を有し、この２つの領域でのみ高
精度特性を示す。したがって、上記動作のように、オー
バーサンプリング周波数ｆｓとキャリア周波数ｆｃとを
同一にした場合、折返し信号として、直流近傍にミラー
リングする動作を高精度で実行することができる。さら
に、図２（３）に示すＡ／Ｄ変換器５１の出力信号をデ
ジタルローパスフィルタ５２に入力することによって、
直流近傍にだけ信号が分布した理想的な信号を得ること
ができる。
【００２８】上記実施例が従来回路と著しく異なる点
は、構造的には、高精度化が困難なアナログ検波器を必
要としなくなる点であり、従来回路では発振器としてア
ナログ正弦波発生器を必要とするが、上記実施例ではク
ロック発振器で足りる点である。つまり、発振した正弦
波に歪みがあった場合に、従来回路ではこの歪みによっ
て検波精度を劣化させるが、上記実施例では、クロック
発振器で足りるので、歪みによる精度劣化が生じない。
は、構造的には、高精度化が困難なアナログ検波器を必
要としなくなる点であり、従来回路では発振器としてア
ナログ正弦波発生器を必要とするが、上記実施例ではク
ロック発振器で足りる点である。つまり、発振した正弦
波に歪みがあった場合に、従来回路ではこの歪みによっ
て検波精度を劣化させるが、上記実施例では、クロック
発振器で足りるので、歪みによる精度劣化が生じない。
【００２９】また、上記実施例と従来回路との間におけ
る性能面での大きな差異は、復調用ＤＳＰの入力波形で
ある。つまり、従来回路では、図６（５）に示すよう
に、Ａ／Ｄ変換器による折返し雑音が、サンプリング周
波数の近傍に分布するが、上記実施例では、ディジタル
フィルタ５２によって、サンプリング周波数近傍の信号
も除去することができるので、図２（４）に示すよう
に、理想的な波形を得ることができる。
る性能面での大きな差異は、復調用ＤＳＰの入力波形で
ある。つまり、従来回路では、図６（５）に示すよう
に、Ａ／Ｄ変換器による折返し雑音が、サンプリング周
波数の近傍に分布するが、上記実施例では、ディジタル
フィルタ５２によって、サンプリング周波数近傍の信号
も除去することができるので、図２（４）に示すよう
に、理想的な波形を得ることができる。
【００３０】さらに、上記実施例では、Ａ／Ｄ変換器に
ノイズシェーピング型Ａ／Ｄ変換器５１を使用している
点に特徴がある。ノイズシェーピングＡ／Ｄ変換器５１
は、分解能の低いＡ／Ｄ変換器を使用し、変換する信号
の帯域よりも非常に高いオーバーサンプリング周波数で
サンプリングするものであり、このオーバーサンプリン
グの際に、積分器等を用いて量子化雑音の分布を変え、
信号帯域付近の量子化雑音を小さくする技術を用いたＡ
／Ｄ変換器である。したがって、図２（３）に示すよう
に、低周波で量子化雑音が小さくなる性質を持ってい
る。また、ノイズシェーピングＡ／Ｄ変換器５１は、そ
の原理から、サンプリング周波数付近でも、量子化雑音
が小さくなる特性を有する。
ノイズシェーピング型Ａ／Ｄ変換器５１を使用している
点に特徴がある。ノイズシェーピングＡ／Ｄ変換器５１
は、分解能の低いＡ／Ｄ変換器を使用し、変換する信号
の帯域よりも非常に高いオーバーサンプリング周波数で
サンプリングするものであり、このオーバーサンプリン
グの際に、積分器等を用いて量子化雑音の分布を変え、
信号帯域付近の量子化雑音を小さくする技術を用いたＡ
／Ｄ変換器である。したがって、図２（３）に示すよう
に、低周波で量子化雑音が小さくなる性質を持ってい
る。また、ノイズシェーピングＡ／Ｄ変換器５１は、そ
の原理から、サンプリング周波数付近でも、量子化雑音
が小さくなる特性を有する。
【００３１】したがって、復調器のようにキャリア周波
数ｆｃの近傍にある信号を直流近傍に変換する場合、ノ
イズシェーピングＡ／Ｄ変換器５１を用い、キャリア周
波数ｆｃとオーバーサンプリング周波数とを同一にし、
Ａ／Ｄ変換することによって、直接かつ高精度に信号を
直流近傍に変換することができる。また、キャリア周波
数ｆｃは、数十〜数百ＭＨｚと高周波であり、一般のＡ
／Ｄ変換器では高精度の変換特性を有したままこのよう
な高いサンプリング速度を実現することは困難である
が、ノイズシェーピングＡ／Ｄ変換器５１では、低い信
号帯域のみで、高精度変換特性を有したまま、数十〜数
百ＭＨｚのオーバーサンプリングを実現することは容易
である。
数ｆｃの近傍にある信号を直流近傍に変換する場合、ノ
イズシェーピングＡ／Ｄ変換器５１を用い、キャリア周
波数ｆｃとオーバーサンプリング周波数とを同一にし、
Ａ／Ｄ変換することによって、直接かつ高精度に信号を
直流近傍に変換することができる。また、キャリア周波
数ｆｃは、数十〜数百ＭＨｚと高周波であり、一般のＡ
／Ｄ変換器では高精度の変換特性を有したままこのよう
な高いサンプリング速度を実現することは困難である
が、ノイズシェーピングＡ／Ｄ変換器５１では、低い信
号帯域のみで、高精度変換特性を有したまま、数十〜数
百ＭＨｚのオーバーサンプリングを実現することは容易
である。
【００３２】図３は、上記実施例におけるノイズシェー
ピングＡ／Ｄ変換器５１の具体例を示す回路図である。
ピングＡ／Ｄ変換器５１の具体例を示す回路図である。
【００３３】ノイズシェーピングＡ／Ｄ変換器５１は、
ノイズシェーピングＡ／Ｄ変換器５１の基本回路である
１次Δ−ΣＡ／Ｄ変換器を構成した例であり、増幅器７
４と抵抗Ｒ１、Ｒ２と容量Ｃとによって、ＲＣ積分器を
構成し、比較器７５によって増幅器７４の出力を１ｂｉ
ｔ量子化し、インバータＩＮＶ１によって１ｂｉｔのＤ
／Ａ変換器を構成し、帰還をかける回路である。比較器
７５は、ノイズシェーピング型Ａ／Ｄ変換器に設けられ
ている帰還用Ｄ／Ａ変換器の例であり、この帰還用Ｄ／
Ａ変換器として、電流出力型Ｄ／Ａ変換器、ＰＷＭ型Ｄ
／Ａ変換器、ビットストリ−ム型Ｄ／Ａ変換器のうちの
どれを使用していもよい。
ノイズシェーピングＡ／Ｄ変換器５１の基本回路である
１次Δ−ΣＡ／Ｄ変換器を構成した例であり、増幅器７
４と抵抗Ｒ１、Ｒ２と容量Ｃとによって、ＲＣ積分器を
構成し、比較器７５によって増幅器７４の出力を１ｂｉ
ｔ量子化し、インバータＩＮＶ１によって１ｂｉｔのＤ
／Ａ変換器を構成し、帰還をかける回路である。比較器
７５は、ノイズシェーピング型Ａ／Ｄ変換器に設けられ
ている帰還用Ｄ／Ａ変換器の例であり、この帰還用Ｄ／
Ａ変換器として、電流出力型Ｄ／Ａ変換器、ＰＷＭ型Ｄ
／Ａ変換器、ビットストリ−ム型Ｄ／Ａ変換器のうちの
どれを使用していもよい。
【００３４】従来は、積分器としてスイッチトキャパシ
タ回路を用いている。しかし、アナログ入力の周波数が
オーバーサンプリング周波数に近い復調器においてスイ
ッチトキャパシタ積分器を用いると、スイッチのＯＮ抵
抗とサンプリング容量とによる時定数によって、サンプ
リング容量が十分セットリングしない状態で、サンプリ
ングが終了し、これによって、セットリング誤差が発生
し、高精度なＡ／Ｄ変換を行うことが困難である。
タ回路を用いている。しかし、アナログ入力の周波数が
オーバーサンプリング周波数に近い復調器においてスイ
ッチトキャパシタ積分器を用いると、スイッチのＯＮ抵
抗とサンプリング容量とによる時定数によって、サンプ
リング容量が十分セットリングしない状態で、サンプリ
ングが終了し、これによって、セットリング誤差が発生
し、高精度なＡ／Ｄ変換を行うことが困難である。
【００３５】これに対して、ＲＣ積分器は、いわば上記
スイッチが存在しないものであり（スイッチが存在して
いたとしてもそのスイッチが常にオン状態のものであ
り）、したがって、従来例においてスイッチトキャパシ
タ積分器を用いたときのようなセットリング誤差が、上
記実施例では発生せず、よって、上記実施例では、アナ
ログ入力の周波数がオーバーサンプリング周波数に近い
状態における高精度変換が可能になる。
スイッチが存在しないものであり（スイッチが存在して
いたとしてもそのスイッチが常にオン状態のものであ
り）、したがって、従来例においてスイッチトキャパシ
タ積分器を用いたときのようなセットリング誤差が、上
記実施例では発生せず、よって、上記実施例では、アナ
ログ入力の周波数がオーバーサンプリング周波数に近い
状態における高精度変換が可能になる。
【００３６】図４は、本発明の第２の実施例である復調
回路ＤＭ２を示す回路図である。
回路ＤＭ２を示す回路図である。
【００３７】復調回路ＤＭ２は、図８に示す従来例にお
いて、ＰＳＫ（Phase Shift keying）で変調された信号
を復調する回路に応用した場合の回路である。
いて、ＰＳＫ（Phase Shift keying）で変調された信号
を復調する回路に応用した場合の回路である。
【００３８】復調回路ＤＭ２は、アンテナ１１と、受信
アンプ１２と、第１ブロックＢ１と、第２ブロックＢ２
と、復調用ＤＳＰ４２と、クロック発信機８１と、分周
器８２とを有する。
アンプ１２と、第１ブロックＢ１と、第２ブロックＢ２
と、復調用ＤＳＰ４２と、クロック発信機８１と、分周
器８２とを有する。
【００３９】第１ブロックＢ１は、ノイズシェーピング
Ａ／Ｄ変換器５１と、デジタルローパスフィルタ５２と
によって構成されている。第２ブロックＢ２は、ノイズ
シェーピングＡ／Ｄ変換器５１と同様のノイズシェーピ
ングＡ／Ｄ変換器５１’と、デジタルローパスフィルタ
５２と同様のデジタルローパスフィルタ５２’とによっ
て構成されている。
Ａ／Ｄ変換器５１と、デジタルローパスフィルタ５２と
によって構成されている。第２ブロックＢ２は、ノイズ
シェーピングＡ／Ｄ変換器５１と同様のノイズシェーピ
ングＡ／Ｄ変換器５１’と、デジタルローパスフィルタ
５２と同様のデジタルローパスフィルタ５２’とによっ
て構成されている。
【００４０】クロック発振器８１は、キャリア周波数ｆ
ｃの４倍のクロック（４×ｆｃ）を発振するものであ
る。分周器８２は、４倍のクロック（４×ｆｃ）を１／
４分周して、１／４分周クロックを作り、この１／４分
周クロックを、第２ブロックＢ２に入力し、また、上記
１／４分周クロックをさらに１クロック分だけ遅延させ
た１クロック遅延１／４分周クロックを、第１ブロック
Ｂ１に入力する分周器である。これによって、第１ブロ
ックＢ１からは、正弦波で変調された信号が取り出さ
れ、第２ブロックＢ２からは、余弦波で変調された信号
が取り出される。
ｃの４倍のクロック（４×ｆｃ）を発振するものであ
る。分周器８２は、４倍のクロック（４×ｆｃ）を１／
４分周して、１／４分周クロックを作り、この１／４分
周クロックを、第２ブロックＢ２に入力し、また、上記
１／４分周クロックをさらに１クロック分だけ遅延させ
た１クロック遅延１／４分周クロックを、第１ブロック
Ｂ１に入力する分周器である。これによって、第１ブロ
ックＢ１からは、正弦波で変調された信号が取り出さ
れ、第２ブロックＢ２からは、余弦波で変調された信号
が取り出される。
【００４１】従来例では、検波器、正弦波を余弦波に変
換する低歪みなアナログπ／２位相シフト回路が必要に
なるが、上記実施例によれば、検波器は必要なくなり、
しかも、低歪み特性を必要とする発振器・アナログπ／
２位相シフト回路を、歪み特性を問題としないクロック
発生器と分周器とに置き換えることができるので、高精
度アナログ回路を必要とせずに、高精度復調器を実現す
ることができる。
換する低歪みなアナログπ／２位相シフト回路が必要に
なるが、上記実施例によれば、検波器は必要なくなり、
しかも、低歪み特性を必要とする発振器・アナログπ／
２位相シフト回路を、歪み特性を問題としないクロック
発生器と分周器とに置き換えることができるので、高精
度アナログ回路を必要とせずに、高精度復調器を実現す
ることができる。
【００４２】上記実施例は、検波器やπ／２位相シフト
器等の高精度アナログ回路を用いずに、キャリア信号に
変調をかけた変調信号をホモダイン検波する復調回路
を、Ａ／Ｄ変換器、クロック発生器、分周器等で構成し
ているので、復調回路のオンチップ化を大規模ＬＳＩで
実現することができる。
器等の高精度アナログ回路を用いずに、キャリア信号に
変調をかけた変調信号をホモダイン検波する復調回路
を、Ａ／Ｄ変換器、クロック発生器、分周器等で構成し
ているので、復調回路のオンチップ化を大規模ＬＳＩで
実現することができる。
【００４３】
【発明の効果】請求項１、３に記載の発明によれば、従
来回路では必要としていた発振器・アナログπ／２位相
シフト回路等の高精度アナログ回路を使用せずに、復調
回路を構成することができるという効果を奏する。
来回路では必要としていた発振器・アナログπ／２位相
シフト回路等の高精度アナログ回路を使用せずに、復調
回路を構成することができるという効果を奏する。
【００４４】請求項２に記載の発明によれば、ＲＣ積分
器を用いたノイズシェーピングＡ／Ｄ変換器をＡ／Ｄ変
換器に用いることによって、必要帯域を高精度に変換
し、しかも、キャリア周波数と同一の高いサンプリング
周波数を有するＡ／Ｄ変換器を容易に得られ、したがっ
て、低歪み・高精度アナログ特性を得にくいＭＯＳプロ
セスでも復調器を実現することが可能になり、大規模論
理ＬＳＩに復調回路をオンチップすることができるとい
う効果を奏する。
器を用いたノイズシェーピングＡ／Ｄ変換器をＡ／Ｄ変
換器に用いることによって、必要帯域を高精度に変換
し、しかも、キャリア周波数と同一の高いサンプリング
周波数を有するＡ／Ｄ変換器を容易に得られ、したがっ
て、低歪み・高精度アナログ特性を得にくいＭＯＳプロ
セスでも復調器を実現することが可能になり、大規模論
理ＬＳＩに復調回路をオンチップすることができるとい
う効果を奏する。
【図１】本発明の第１の実施例である復調回路ＤＭ１を
示す図である。
示す図である。
【図２】上記実施例における復調回路ＤＭ１の動作を説
明する図である。
明する図である。
【図３】上記実施例におけるノイズシェーピングＡ／Ｄ
変換器５１の具体例を示す回路図である。
変換器５１の具体例を示す回路図である。
【図４】本発明の第２の実施例である復調回路ＤＭ２を
示す回路図である。
示す回路図である。
【図５】従来のデジタル復調回路ＤＭ１１を示す図であ
る。
る。
【図６】従来のデジタル復調回路ＤＭ１１の各要部にお
ける動作の説明図である。
ける動作の説明図である。
【図７】従来のデジタル復調回路ＤＭ１１における検波
器１４を構成するギルバート回路を示す回路図である。
器１４を構成するギルバート回路を示す回路図である。
【図８】ＰＳＫ（Phase Shift keying）で変調された信
号を復調する従来のデジタル復調回路ＤＭ１２を示す図
である。
号を復調する従来のデジタル復調回路ＤＭ１２を示す図
である。
１１…アンテナ、
１２…受信増幅器、
１３…アナログバンドパスフィルタ、
５１…ノイズシェーピングＡ／Ｄ変換器、
５２…デジタルローパスフィルタ、
５３…クロック発振器、
７１…アナログ入力、
Ｒ１、Ｒ２…抵抗、
Ｃ…容量、
７４…増幅器、
７５…比較器、
ＩＮＶ１…インバータ、
８１…キャリア周波数の４倍のクロック発振器、
８２…１／４分周器および１クロック遅延発生器。
フロントページの続き
(56)参考文献 特開 平５−136837（ＪＰ，Ａ)
特開 平４−177946（ＪＰ，Ａ)
特開 昭62−200849（ＪＰ，Ａ)
特開 平９−149091（ＪＰ，Ａ)
特開 平６−296167（ＪＰ，Ａ)
特開 平３−135231（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/22
H03M 3/02
H04B 1/10
H04B 1/26
Claims (3)
- 【請求項１】 キャリア周波数に信号で変調をかけた変
調信号を元の信号に戻す復調回路において、 上記変調信号を入力し、上記変調信号以外の成分を除去
するアナログバンドパスフィルタと；上記アナログバン
ドパスフィルタの出力信号を、上記キャリア周波数と同
一の周波数でオーバーサンプリングすることによって、
上記キャリア周波数の近傍に存在する信号成分を、折返
しによって直流近傍に周波数変換するとともにデジタル
信号に変換するノイズシェーピング型Ａ／Ｄ変換器と；
上記ノイズシェーピング型Ａ／Ｄ変換器が変換した上記
デイジタル信号のうちで、上記キャリア周波数近傍の信
号を除去し、上記直流近傍の折返し成分のみを取り出す
デジタルローパスフィルタと；上記デジタルローパスフ
ィルタが取り出した上記直流近傍のディジタル化された
信号を処理し、元の信号を再生するデジタルシグナルプ
ロセッサと；を有することを特徴とする復調回路。 - 【請求項２】 請求項１において、 上記ノイズシェーピング型Ａ／Ｄ変換器は、抵抗と容量
と増幅器とによって構成されているＲＣ積分器を有し、 上記ノイズシェーピング型Ａ／Ｄ変換器に設けられてい
る帰還用Ｄ／Ａ変換器として、電流出力型Ｄ／Ａ変換
器、ＰＷＭ型Ｄ／Ａ変換器またはビットストリ−ム型Ｄ
／Ａ変換器が使用されていることを特徴とする復調回
路。 - 【請求項３】 上記ノイズシェーピング型Ａ／Ｄ変換器
と上記デジタルローパスフィルタとによって第１ブロッ
クを構成し、 上記ノイズシェーピング型Ａ／Ｄ変換器と同じノイズシ
ェーピング型Ａ／Ｄ変換器と上記デジタルローパスフィ
ルタと同じデジタルローパスフィルタとによって構成さ
れている第２ブロックと；上記キャリア周波数の４倍の
周波数のクロックを発振するクロック発振器と；上記ク
ロック発振器が発振したクロックを１／４に分周し、こ
の１／４分周クロックと、上記１／４分周クロックを１
クロック分だけ時間的に遅れさせた１クロック遅延１／
４分周クロックとを出力する１／４分周回路と；を有
し、上記第１ブロックが、上記キャリア周波数に信号で
変調をかけた変調信号と、上記１／４分周クロックとを
入力し、正弦波で変調された復調信号を出力し、一方、
上記第２ブロックが、上記キャリア周波数に信号で変調
をかけた変調信号と、１クロック遅延１／４分周クロッ
クを入力し、余弦波で変調された復調信号を出力するこ
とを特徴とする復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25932898A JP3454724B2 (ja) | 1998-08-28 | 1998-08-28 | 復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25932898A JP3454724B2 (ja) | 1998-08-28 | 1998-08-28 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000078217A JP2000078217A (ja) | 2000-03-14 |
| JP3454724B2 true JP3454724B2 (ja) | 2003-10-06 |
Family
ID=17332576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25932898A Expired - Fee Related JP3454724B2 (ja) | 1998-08-28 | 1998-08-28 | 復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454724B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017069824A (ja) * | 2015-09-30 | 2017-04-06 | エスアイアイ・セミコンダクタ株式会社 | 受信機および通信システム |
| CN113951833A (zh) * | 2021-11-29 | 2022-01-21 | 武汉资联虹康科技股份有限公司 | 一种通道可拔插式便携近红外脑功能成像系统及方法 |
-
1998
- 1998-08-28 JP JP25932898A patent/JP3454724B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000078217A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621345A (en) | In-phase and quadrature sampling circuit | |
| US5841388A (en) | A/D converter apparatus with frequency conversion function and radio apparatus using the same | |
| JP2926615B2 (ja) | Ｓｓｂ信号発生器 | |
| JP3419484B2 (ja) | 変調器、送信器 | |
| JP4633902B2 (ja) | デジタルダウンコンバータ | |
| JP4004951B2 (ja) | 無線受信機 | |
| KR980007647A (ko) | 고해상도 텔레비전 수신기의 디지털 복조회로 및 방법 | |
| JPS63503348A (ja) | デイジタル・ゼロｉｆ選局部分回路 | |
| JP2002111528A (ja) | 受信機 | |
| US6690748B2 (en) | Receiver with improved digital intermediate to base band demodulator | |
| US6356594B1 (en) | Data converter | |
| JPWO2007020845A1 (ja) | ダイレクトコンバージョン受信機 | |
| US6507627B1 (en) | Direct conversion receiving apparatus with DC component cut function | |
| JP2002076975A (ja) | デジタルダウンコンバータ、及び受信機 | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| JP2005536907A (ja) | シグマ−デルタ変換を用いたイメージ排斥回路 | |
| JP3454724B2 (ja) | 復調回路 | |
| US5586147A (en) | Demodulation method using quadrature modulation | |
| Agarwal et al. | A fractional sample rate conversion filter for a software radio receiver on FPGA | |
| JPH05505286A (ja) | バンドパス信号用補間形ａｄ変換器 | |
| US8036625B1 (en) | Method and apparatus for mixing a signal | |
| JPH10164164A (ja) | デジタル復調器 | |
| US5732003A (en) | Sawtooth phase filter | |
| JP2000068839A (ja) | シグマデルタ型ａ／ｄ変換器、復調器、受信機及びディスク装置 | |
| Nair | All Digital FM Demodulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |