JPH08149170A

JPH08149170A - 変調装置

Info

Publication number: JPH08149170A
Application number: JP6282155A
Authority: JP
Inventors: Hiroaki Sudo; 浩章須藤
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-11-16
Filing date: 1994-11-16
Publication date: 1996-06-07

Abstract

(57)【要約】【目的】ディジタル周波数変換回路をディジタル乗算
器を用いずに構成し、ディジタル周波数変換回路の高速
化を図ることによって、ディジタル周波数変換信号の高
周波化を図ることができるようにする。【構成】帯域制限されたベースバンドＩ，Ｑ信号20，
21をディジタルＩ，Ｑ信号26，27に変換する極性反転器
41，42とパラレル−シリアル(Ｐ／Ｓ)変換器39，40，4
3，44によって構成されるディジタル周波数変換回路を
用いることによって、Ｄ／Ａ変換器８，９の処理速度の
４分の１周波数のディジタル周波数変換信号を出力する
ことができる。また、ディジタル周波数信号の高次高調
波成分をディジタル周波数変換信号として出力すること
により、さらにディジタル周波数変換回路の出力信号の
高周波化を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル移動体通信
等の無線機に使用する変調装置に関する。

【０００２】

【従来の技術】図５は従来のこの種の変調装置の構成を
示すブロック図である。図５において、１，２はベース
バンドＩ，Ｑ信号18，19を帯域制限するディジタル帯域
制限フィルタ、３，４は帯域制限されたベースバンド
Ｉ，Ｑ信号20，21とキャリア信号(ＣＯＳ信号24，ＳＩ
Ｎ信号25)を乗算するディジタル乗算器、５，６はそれ
ぞれＣＯＳ波形信号，ＳＩＮ波形信号を出力するＲＯ
Ｍ、７はＲＯＭ５，６からキャリア信号を呼び出すカウ
ンタ、８，９はディジタル信号をアナログ信号に変換す
るＤ／Ａ変換器、10，11は前記Ｄ／Ａ変換器８，９によ
って得られたアナログ信号の不要周波数成分を除去する
ローパスフィルタ、12，13はアナログベースバンドＩ，
Ｑ信号30，31の振幅を調整する可変アッテネータ(AT
T)、14，15は前記振幅調整されたアナログベースバンド
Ｉ，Ｑ信号32，33に対し直流オフセット調整を行う直流
(DC)オフセット調整回路、16は前記直流オフセット調整
されたアナログベースバンドＩ，Ｑ信号34，35に対し直
交変調を行う直交変調器、17は前記直交変調器16の出力
である直交変調信号37の不要周波数成分を除去するバン
ドパスフィルタである。

【０００３】以上のように構成された変調装置の動作を
説明すると、まずベースバンドＩ信号18およびベースバ
ンドＱ信号19がそれぞれディジタル帯域制限フィルタ
１，２に入力され、帯域制限されて、それぞれ帯域制限
されたベースバンドＩ信号20，ベースバンドＱ信号21が
得られる。

【０００４】次に、前記帯域制限されたベースバンドＩ
信号20，ベースバンドＱ信号21は、それぞれディジタル
乗算器３，４に入力される。また、サンプリングクロッ
ク22がカウンタ７に入力され、カウンタ７から制御信号
23が出力される。この制御信号23はＲＯＭ５，６のアド
レスに入力され、それぞれＲＯＭ５からＣＯＳ波形信号
24、ＲＯＭ６からＳＩＮ波形信号25が出力され、それぞ
れディジタル乗算器３，４に入力される。そして、帯域
制限されたベースバンドＩ信号20とＣＯＳ波形信号24は
ディジタル乗算器３によって乗算され、ディジタル周波
数変換されたベースバンドＩ信号26が得られる。また、
帯域制限されたベースバンドＱ信号21とＳＩＮ波形信号
25はディジタル乗算器４によって乗算され、ディジタル
周波数変換されたベースバンドＱ信号27が得られる。

【０００５】このベースバンドＩ信号26およびベースバ
ンドＱ信号27は、それぞれのＤ／Ａ変換器８，９に入力
され、アナログＩ信号28，アナログＱ信号29が得られ
る。

【０００６】これらアナログＩ信号28，アナログＱ信号
29は、それぞれローパスフィルタ10，11に入力され、不
要周波数成分を除去され、それぞれアナログベースバン
ドＩ信号30，アナログベースバンドＱ信号31が得られ
る。

【０００７】次に前記アナログベースバンドＩ，Ｑ信号
30，31は、それぞれの可変アッテネータ(ATT)12，13に
入力され、それぞれアナログベースバンドＩ，Ｑ信号3
2，33が得られる。このアナログベースバンドＩ，Ｑ信
号32，33は、それぞれ直流オフセット調整回路14，15に
入力され、直流オフセット調整されて、アナログベース
バンドＩ，Ｑ信号34，35が得られる。

【０００８】次に、このアナログベースバンドＩ，Ｑ信
号34，35は直交変調器16に入力される。また直交変調器
16に局部発振器ＬＯから局部発振信号36が入力され、ア
ナログベースバンドＩ，Ｑ信号34，35が直交変調され、
直交変調信号37が得られる。

【０００９】最後に、この直交変調信号37はバンドパス
フィルタ17に入力され、不要周波数成分を除去されるこ
とによって、変調信号38が得られ出力される。

【００１０】

【発明が解決しようとする課題】しかしながら、上記従
来のディジタル乗算器を用いたディジタル周波数変換回
路によってディジタル周波数変換されたベースバンド
Ｉ，Ｑ信号を直交変調した後に生じるキャリアリークお
よびイメージリークは、一般に後段のバンドパスフィル
タによって除去される。しかし、ディジタル周波数変換
信号の周波数が低くなるにつれて、直交変調後に生じる
キャリアリークおよびイメージリークは希望信号に近接
して生じるため、急峻なフィルタが要求され、フィルタ
の実現が困難になる。したがって、ディジタル周波数変
換信号の高周波化を図る必要がある。

【００１１】しかし、上記構成のディジタル周波数変換
回路では、このディジタル周波数変換回路によって出力
されるディジタル周波数変換信号の周波数が、一般的に
ディジタル乗算器の処理速度によって決定される。１周
期当たりのサンプリング数を４とした場合、ディジタル
周波数変換信号の周波数はディジタル乗算器の処理速度
の４分の１が限界であるという欠点があった。

【００１２】本発明は、このような従来の欠点を解決す
るもので、ディジタル周波数変換回路をディジタル乗算
器を用いずに構成することにより、ディジタル周波数変
換の処理速度の高速化を図り、さらにディジタル周波数
変換回路の出力信号の高周波化を図ることを第１の目的
とする。

【００１３】また、ディジタル周波数変換回路をディジ
タル乗算器を用いずに構成し、さらに前記ディジタル周
波数変換信号の高次高調波成分をディジタル周波数変換
信号として出力することにより、さらにディジタル周波
数変換回路の出力信号の高周波化を図ることを第２の目
的とする。

【００１４】また、ディジタル周波数変換回路をディジ
タル乗算器を用いずに構成し、さらに前記ディジタル周
波数変換信号の折り返し雑音成分をディジタル周波数変
換信号として出力することにより、さらにディジタル周
波数変換回路の出力信号の高周波化を図ることを第３の
目的とする。

【００１５】

【課題を解決するための手段】本発明は、上記第１の目
的を達成するため、ベースバンドＩ，Ｑ信号を帯域制限
するディジタル帯域制限フィルタと、極性反転器とパラ
レル−シリアル変換器によって構成されるディジタル周
波数変換回路と、前記ディジタル周波数変換回路によっ
て得られるディジタル信号をアナログ信号に変換するＤ
／Ａ変換器と、前記アナログ信号の不要周波数成分を除
去するローパスフィルタと、前記アナログ信号の振幅を
調整する可変アッテネータと、前記アナログ信号に対し
直流オフセット調整を行う直流オフセット調整回路と、
前記ベースバンド信号に対し直交変調を行う直交変調器
と、前記直交変調器の出力信号の不要周波数成分を除去
するバンドパスフィルタとからなることを特徴とする。

【００１６】また、上記第２の目的を達成するため、ベ
ースバンドＩ，Ｑ信号を帯域制限するディジタル帯域制
限フィルタと、極性反転器とパラレル−シリアル変換器
によって構成されるディジタル周波数変換回路と、前記
ディジタル周波数変換回路によって得られるディジタル
信号をアナログ信号に変換するＤ／Ａ変換器と、前記ア
ナログ信号の高次高調波成分を出力信号として取り出
し、不要周波数成分を除去するバンドパスフィルタと、
前記アナログ信号の振幅を調整する可変アッテネータ
と、前記アナログ信号に対し直流オフセット調整を行う
直流オフセット調整回路と、前記ベースバンド信号に対
し直交変調を行う直交変調器と、前記直交変調器の出力
信号の不要周波数成分を除去するバンドパスフィルタと
からなることを特徴とする。

【００１７】また上記第３の目的を達成するため、ベー
スバンドＩ，Ｑ信号を帯域制限するディジタル帯域制限
フィルタと、極性反転器とパラレル−シリアル変換器に
よって構成されるディジタル周波数変換回路と、前記デ
ィジタル周波数変換回路によって得られるディジタル信
号を極性反転する極性反転器と、前記極性反転されたデ
ィジタル信号をアナログ信号に変換するＤ／Ａ変換器
と、前記アナログ信号の折り返し雑音成分を出力信号と
して取り出し、不要周波数成分を除去するバンドパスフ
ィルタと、前記アナログ信号の振幅を調整する可変アッ
テネータと、前記アナログ信号に対し直流オフセット調
整を行う直流オフセット調整回路と、前記ベースバンド
信号に対し直交変調を行う直交変調器と、前記直交変調
器の出力信号の不要周波数成分を除去するバンドパスフ
ィルタとからなり、前記バンドパスフィルタの出力から
変調信号を得ることを特徴とする。

【００１８】

【作用】本発明によれば、帯域制限されたベースバンド
Ｉ，Ｑ信号をディジタル信号に変換する極性反転器とパ
ラレル−シリアル変換器によって構成されるディジタル
周波数変換回路を用いることによって、本発明ではキャ
リアの１周期当たりのオーバーサンプリング数を４とし
ているため、Ｄ／Ａ変換器の処理速度の４分の１周波数
のディジタル周波数変換信号を出力することができる。

【００１９】また、ディジタル周波数信号の高次高調波
成分をディジタル周波数変換信号として出力することに
より、さらにディジタル周波数変換回路の出力信号の高
周波化を図ることができる。

【００２０】

【実施例】以下、本発明の各実施例を図面を参照し説明
する。

【００２１】(実施例１)図１は本発明の第１の実施例に
おける変調装置の構成を示すブロック図である。図１に
おいて、39，40と43，44は２つの系統の信号を１つの系
統の信号に変換するパラレル−シリアル変換器(以下、
Ｐ／Ｓ変換器という)、41，42はディジタル信号の極性
を反転する極性反転器であり、これら極性反転器41，42
およびＰ／Ｓ変換器39，40，43，44によってディジタル
周波数変換回路を構成する。その他、前記図５と同じ機
能の各ブロック，信号等には同じ番号を付し、その説明
を省略する。

【００２２】図２は図１の変調装置におけるディジタル
周波数変換回路のタイミングチャートを示し、後述する
図３，図４の変調装置におけるディジタル周波数変換回
路のタイミングチャートでもある。ここでは、図１に対
応して説明する。Ａはサンプリングクロックで、図１の
22に対応する。ＢはサンプリングクロックＡを２分周し
たサンプリングクロック、Ｃは帯域制限されたベースバ
ンドＩ信号で、図１の20に対応する。Ｄは帯域制限され
たベースバンドＱ信号で、図１の21に対応する。Ｅは０
信号(例えば、演算ビット数を８ビットとした場合、100
00000の８ビット信号となる)で、図１の45に対応する。
ＦはベースバンドＩ信号と０信号を時間順に合成して１
つの系統にした信号で、図１の46に対応する。Ｇはベー
スバンドＩ信号を極性反転した信号と０信号を時間順に
合成して１つの系統にした信号、Ｈはディジタル周波数
変換されたベースバンドＩ信号で、図１の26に対応す
る。ＩはベースバンドＱ信号と０信号を時間順に合成し
て１つの系統にした信号で、図１の47に対応する。Ｊは
ベースバンドＱ信号を極性反転した信号と０信号を時間
順に合成して１つの系統にした信号、Ｋはディジタル周
波数変換されたベースバンドＱ信号で、図１の27に対応
する。

【００２３】以上のように構成された変調装置の動作を
図２のタイミングチャートを用いて説明する。まず、ベ
ースバンドＩ信号18およびベースバンドＱ信号19がそれ
ぞれディジタル帯域制限フィルタ１，２に入力され帯域
制限されて、それぞれ図２のＣ，Ｄに示すベースバンド
Ｉ信号20，ベースバンドＱ信号21が得られる。

【００２４】次に、この帯域制限されたＣのベースバン
ドＩ信号20とＥの０信号(45)は、Ｐ／Ｓ変換器39によっ
てＡのサンプリングクロック22のタイミングで時間順に
合成されて１つの系統の図２に示すＦの信号46とされ、
信号Ｆ(46)の信号Ｉ1(nT)が出力される。この信号Ｆ(4
6)の信号Ｉ1(nT)は(数１)で示される。

【００２５】

【数１】ただし、n；1，2，3，……、k；1，2，3，……、T；サ
ンプリングクロック周期次に、信号Ｆ(46)の信号Ｉ1(nT)は２つの系統の信号に
分けられ、そのうちの１つの系統の信号は極性反転器41
によって極性反転されて、図２に示すＧの信号48の信号
Ｉ2(nT)が得られる。この信号Ｇ(48)の信号Ｉ2(nT)は
(数２)で示される。

【００２６】

【数２】ただし、n；1，2，3，……、k；1，2，3，……、T；サ
ンプリングクロック周期次に、信号Ｆ(46)の信号Ｉ1(nT)と信号Ｇ(48)の信号Ｉ2
(nT)は、Ｐ／Ｓ変換器43によってＡのサンプリングクロ
ック22を２分周したＢのサンプリングクロックのタイミ
ングで時間順に合成されて１つの系統の図２に示すＨの
信号26とされ、信号Ｈ(26)のディジタル周波数変換され
たＩ信号Ｉ3(nT)が出力される。この信号Ｉ3(nT)は(数
３)で示される。

【００２７】

【数３】ただし、n；1，2，3，……、k；1，2，3，……、T；サ
ンプリングクロック周期同様にして、帯域制限されたＤのベースバンドＱ信号21
とＥの０信号(45)は、Ｐ／Ｓ変換器40によってＡのサン
プリングクロック22のタイミングで時間順に合成されて
１つの系統の図２に示すＩの信号47とされ、信号Ｉ(47)
の信号Ｑ1(nT)が出力される。この信号Ｉ(47)の信号Ｑ1
(nT)は(数４)で示される。

【００２８】

【数４】ただし、n；1，2，3，……、k；1，2，3，……、T；サ
ンプリングクロック周期次に、信号Ｉ(47)の信号Ｑ1(nT)は２つの系統の信号に
分けられ、そのうちの１つの系統の信号は極性反転器42
によって極性反転されて、図２に示すＪの信号49の信号
Ｑ2(nT)が得られる。この信号Ｊ(49)の信号Ｑ2(nT)は
(数５)で示される。

【００２９】

【数５】ただし、n；1，2，3，……、k；1，2，3，……、T；サ
ンプリングクロック周期次に、信号Ｉ(47)の信号Ｑ1(nT)と信号Ｊ(49)の信号Ｑ2
(nT)は、Ｐ／Ｓ変換器44によってＡのサンプリングクロ
ック22を２分周したＢのサンプリングクロックのタイミ
ングで時間順に合成されて１つの系統の図２に示すＫの
信号27とされ、信号Ｋ(27)のディジタル周波数変換され
たＱ信号Ｑ3(nT)が出力される。この信号Ｑ3(nT)は(数
６)で示される。

【００３０】

【数６】ただし、n；1，2，3，……、k；1，2，3，……、T；サ
ンプリングクロック周期ＨのベースバンドＩ信号(26)およびＫのベースバンドＱ
信号(27)は、それぞれＤ／Ａ変換器８，９に入力され、
それぞれアナログＩ信号28，アナログＱ信号29が得られ
る。

【００３１】このアナログＩ信号28，アナログＱ信号29
は、それぞれローパスフィルタ10，11に入力され、不要
周波数成分を除去され、それぞれアナログベースバンド
Ｉ信号30，アナログベースバンドＱ信号31が得られる。

【００３２】次に、このアナログベースバンドＩ，Ｑ信
号30，31は、それぞれ可変アッテネータ(ATT)12，13に
入力され、それぞれアナログベースバンドＩ，Ｑ信号3
2，33が得られる。このアナログベースバンドＩ，Ｑ信
号32，33はそれぞれ直流オフセット調整回路14，15に入
力され、直流オフセット調整されて、それぞれアナログ
ベースバンドＩ，Ｑ信号34，35が得られる。

【００３３】次に、このアナログベースバンドＩ，Ｑ信
号34，35は直交変調器16に入力される。また、直交変調
器16には局部発振器ＬＯからの局部発振信号36が入力さ
れ、アナログベースバンドＩ，Ｑ信号34，35が直交変調
され、直交変調信号37が得られる。

【００３４】最後に、この直交変調信号37はバンドパス
フィルタ17に入力され、不要周波数成分を除去されるこ
とによって、変調信号38が得られ出力される。

【００３５】以上のように本実施例(1)は、従来のよう
なディジタル乗算器を用いず、極性反転器とＰ／Ｓ変換
器とからなるディジタル周波数変換回路によって、本発
明ではキャリアの１周期当たりのオーバーサンプリング
数を４としているため、Ｄ／Ａ変換器の処理速度の４分
の１の周波数のディジタル周波数変換信号を出力するこ
とができる。

【００３６】例えば、演算ビット数を10ビットとした場
合、現状の一般的な市販10ビットディジタル乗算器の最
高処理速度は40MHz程度であり、従来構成ではディジタ
ル周波数変換信号の周波数は10MHz程度が限界である。
しかし、一般的な市販10ビットのＤ／Ａ変換器の最高処
理速度は400MHz程度であるため、本実施例(1)では、デ
ィジタル周波数変換信号の周波数を100MHz程度とするこ
とができ、従来構成の10倍程度の周波数のディジタル周
波数変換信号を得ることができる。

【００３７】(実施例２)図３は本発明の第２の実施例に
おける変調装置の構成を示すブロック図である。この第
２の実施例が前記第１の実施例(図１)と異なるところ
は、Ｄ／Ａ変換器８，９から出力されたアナログＩ信号
28およびアナログＱ信号29の高次高調波成分を出力信号
として取り出し、不要周波数成分を除去するバンドパス
フィルタ50，51を備えた構成にある。

【００３８】ここで、前記図１にて説明した同じ機能の
各ブロック信号等には同じ番号を付し、その説明を省略
する。

【００３９】次に、第２の実施例の動作を説明すると、
Ｄ／Ａ変換器８，９から出力されるアナログＩ信号28お
よびアナログＱ信号29を得るまでは、図２のタイミング
チャートに示す順序で、前記第１の実施例と同じであ
る。

【００４０】アナログＩ信号28およびアナログＱ信号29
は、それぞれバンドパスフィルタ50，51によって、例え
ば第２次高調波を出力信号として取り出し、不要周波数
成分を除去されることによって、アナログベースバンド
Ｉ信号30およびアナログベースバンドＱ信号31が得られ
る。

【００４１】以下の動作は前記第１の実施例と同様であ
るので説明を省略する。

【００４２】以上のように本実施例(2)は従来のような
ディジタル乗算器を用いず、極性反転器とＰ／Ｓ変換器
とからなるディジタル周波数変換回路によって、ディジ
タル周波数変換信号の基本波成分の周波数は、本発明に
おいてはキャリアの１周期当たりのオーバーサンプリン
グ数を４としているため、Ｄ／Ａ変換器の処理速度の４
分の１とすることができる。また、バンドパスフィルタ
によって、例えば第２次高調波を出力信号として取り出
し、不要周波数成分を除去したアナログベースバンド
Ｉ，Ｑ信号が得られる。

【００４３】また、サンプリングの定理により、第２次
高調波成分の周波数は基本波成分の周波数の５倍であ
る。したがって、本実施例(2)では、Ｄ／Ａ変換器の処
理速度の４分の５の周波数のディジタル周波数変換信号
を得ることができる。

【００４４】例えば、演算ビット数を10ビットとした場
合、現状の一般的な市販10ビットディジタル乗算器の最
高処理速度は40MHz程度であり、従来構成ではディジタ
ル周波数変換信号の周波数は10MHz程度が限界である。
しかし、一般的な市販10ビットのＤ／Ａ変換器の最高処
理速度は400MHz程度であるため、本実施例(2)では、デ
ィジタル周波数変換信号の周波数を500MHz程度とするこ
とができ、従来構成の50倍程度の周波数のディジタル周
波数変換信号を得ることができる。

【００４５】(実施例３)図４は本発明の第３の実施例に
おける変調装置の構成を示すブロック図である。この第
３の実施例が前記第２の実施例(図３)と異なるところ
は、ディジタル周波数変換されたベースバンドＩ信号26
とベースバンドＱ信号27を極性反転する極性反転器52，
53と、前記極性反転されたベースバンドＩ，Ｑ信号54，
55のディジタル信号をアナログ信号に変換するＤ／Ａ変
換器８，９の出力部であるアナログＩ信号28およびアナ
ログＱ信号29の折り返し雑音成分を出力信号として取り
出し、不要周波数成分を除去するバンドパスフィルタ5
0，51を備えた構成にある。

【００４６】ここで、前記図１および図３にて説明した
同じ機能の各ブロック，信号等には同じ符号を付し、そ
の説明を省略する。

【００４７】次に、第３の実施例の動作を図２のタイミ
ングチャートを用いて説明する。

【００４８】Ｈのディジタル周波数変換されたＩ信号(2
6)およびＫのディジタル周波数変換されたＱ信号(27)を
得るまでは、前記第１の実施例と同じである。

【００４９】Ｈのディジタル周波数変換されたＩ信号(2
6)とＫのディジタル周波数変換されたＱ信号(27)は、そ
れぞれ極性反転器52，53により極性反転され、それぞれ
ベースバンドＩ信号54，ベースバンドＱ信号55が得られ
る。

【００５０】ベースバンドＩ信号54，ベースバンドＱ信
号55はそれぞれＤ／Ａ変換器８，９に入力され、それぞ
れアナログＩ信号28，アナログＱ信号29が得られる。

【００５１】これらのアナログＩ信号28およびアナログ
Ｑ信号29は、それぞれバンドパスフィルタ50，51によっ
て、折り返し雑音成分を出力信号として取り出し、不要
周波数成分を除去されることによって、アナログベース
バンドＩ信号30，アナログベースバンドＱ信号31が得ら
れる。

【００５２】以下の動作は前記第１の実施例と同様であ
るので説明を省略する。

【００５３】以上のように本実施例(3)は従来のような
ディジタル乗算器を用いず、極性反転器とＰ／Ｓ変換器
とからなるディジタル周波数変換回路によって、ディジ
タル周波数変換信号の基本波成分の周波数は、本発明に
おいてはキャリアの１周期当たりのオーバーサンプリン
グ数を４としているため、Ｄ／Ａ変換器の処理速度の４
分の１とすることができる。また、バンドパスフィルタ
によって、折り返し雑音成分を取り出し、不要周波数成
分を除去したアナログベースバンドＩ，Ｑ信号が得られ
る。

【００５４】また、サンプリングの定理により、折り返
し雑音成分の周波数は基本波成分の周波数の３倍であ
る。したがって、本実施例(3)では、Ｄ／Ａ変換器の処
理速度の４分の３の周波数のディジタル周波数変換信号
を得ることができる。

【００５５】例えば、演算ビット数を10ビットとした場
合、現状の一般的な市販10ビットディジタル乗算器の最
高処理速度は40MHz程度であり、従来構成ではディジタ
ル周波数変換信号の周波数は10MHz程度が限界である。
しかし、一般的な市販10ビットのＤ／Ａ変換器の最高処
理速度は400MHz程度であるため、本実施例(3)では、デ
ィジタル周波数変換信号の周波数を300MHz程度とするこ
とができ、従来構成の30倍程度の周波数のディジタル周
波数変換信号を得ることができる。

【００５６】

【発明の効果】以上説明したように、本発明は、ディジ
タル周波数変換回路を従来のようなディジタル乗算器を
用いず、極性反転器とパラレル−シリアル変換器によっ
て構成されることによって、ディジタル周波数変換信号
の基本波成分の周波数は、Ｄ／Ａ変換器の処理速度の４
分の１とすることができる。

【００５７】また、請求項１記載の発明によれば、例え
ば、演算ビット数を10ビットとした場合、現状の一般的
な市販10ビットディジタル乗算器の最高処理速度は40MH
z程度であり、従来構成ではディジタル周波数変換信号
の周波数は10MHz程度が限界である。しかし、一般的な
市販10ビットのＤ／Ａ変換器の最高処理速度は400MHz程
度であるため、本実施例(1)では、ディジタル周波数変
換信号の周波数を100MHz程度とすることができ、従来構
成の10倍程度の周波数のディジタル周波数変換信号を得
ることができる。

【００５８】また請求項２記載の発明によれば、バンド
パスフィルタによって、例えば第２次高調波を出力信号
として取り出し、不要周波数成分を除去したアナログ
Ｉ，Ｑ信号が得られる。また、サンプリングの定理によ
り、第２次高調波成分の周波数は基本波成分の周波数の
５倍である。したがって、第２の実施例では、Ｄ／Ａ変
換器の処理速度の４分の５の周波数のディジタル周波数
変換信号を得ることができる。

【００５９】例えば、演算ビット数を10ビットとした場
合、現状の一般的な市販10ビットディジタル乗算器の最
高処理速度は40MHz程度であり、従来構成ではディジタ
ル周波数変換信号の周波数は10MHz程度が限界である。
しかし、一般的な市販10ビットのＤ／Ａ変換器の最高処
理速度は400MHz程度であるため、本実施例(2)では、デ
ィジタル周波数変換信号の周波数を500MHz程度とするこ
とができ、従来構成の50倍程度の周波数のディジタル周
波数変換信号を得ることができる。

【００６０】また請求項３記載の発明によれば、バンド
パスフィルタによって、折り返し雑音成分を取り出し、
不要周波数成分を除去したアナログベースバンドＩ，Ｑ
信号が得られる。また、サンプリングの定理により、折
り返し雑音成分の周波数は基本波成分の周波数の３倍で
ある。したがって、本実施例(3)では、Ｄ／Ａ変換器の
処理速度の４分の３の周波数のディジタル周波数変換信
号を得ることができる。

【００６１】例えば、演算ビット数を10ビットとした場
合、現状の一般的な市販10ビットディジタル乗算器の最
高処理速度は40MHz程度であり、従来構成ではディジタ
ル周波数変換信号の周波数は10MHz程度が限界である。
しかし、一般的な市販10ビットのＤ／Ａ変換器の最高処
理速度は400MHz程度であるため、本実施例(3)では、デ
ィジタル周波数変換信号の周波数を300MHz程度とするこ
とができ、従来構成の30倍程度の周波数のディジタル周
波数変換信号を得ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における変調装置の構成
を示すブロック図である。

【図２】図１，図３および図４のディジタル周波数変換
回路のタイミングチャートである。

【図３】本発明の第２の実施例における変調装置の構成
を示すブロック図である。

【図４】本発明の第３の実施例における変調装置の構成
を示すブロック図である。

【図５】従来の変調装置の構成を示すブロック図であ
る。

【符号の説明】

１，２…ディジタル帯域制限フィルタ、８，９…Ｄ／
Ａ変換器、 10，11…ローパスフィルタ、 12，13…可
変アッテネータ(ATT)、 14，15…直流(DC)オフセット
調整回路、 16…直交変調器、 17，50，51…バンドパ
スフィルタ、 18…ベースバンドＩ信号、 19…ベース
バンドＱ信号、 20…帯域制限されたベースバンドＩ信
号、 21…帯域制限されたベースバンドＱ信号、 22…
サンプリングクロック、 26…ディジタル周波数変換さ
れたベースバンドＩ信号、 27…ディジタル周波数変換
されたベースバンドＱ信号、 28…アナログＩ信号、
29…アナログＱ信号、 30…アナログＩ信号28の不要周
波数成分を除去したアナログベースバンドＩ信号、 31
…アナログＱ信号29の不要周波数成分を除去したアナロ
グベースバンドＱ信号、 32…アナログベースバンドＩ
信号30を振幅調整したアナログベースバンドＩ信号、
33…アナログベースバンドＱ信号31を振幅調整したアナ
ログベースバンドＱ信号、 34…アナログベースバンド
Ｉ信号32を直流オフセット調整したアナログベースバン
ドＩ信号、 35…アナログベースバンドＱ信号33を直流
オフセット調整したアナログベースバンドＱ信号、 36
…局部発振信号、 37…直交変調信号、 38…変調信
号、 39，40，43，44…パラレル−シリアル(Ｐ／Ｓ)変
換器、 41，42，52，53…極性反転器、 45…０信号、
46…Ｉ信号と０信号を時間順に合成し１つの系統にし
た信号、 47…Ｑ信号と０信号を時間順に合成し１つの
系統にした信号、 48…信号46を極性反転した信号、49
…信号47を極性反転した信号、 54…ベースバンドＩ信
号26を極性反転したベースバンドＩ信号、 55…ベース
バンドＱ信号27を極性反転したベースバンドＱ信号。

Claims

【特許請求の範囲】

【請求項１】ベースバンドＩ信号，ベースバンドＱ信
号を帯域制限するディジタル帯域制限フィルタと、極性
反転器とパラレル−シリアル変換器によって構成される
ディジタル周波数変換回路と、前記ディジタル周波数変
換回路によって得られるディジタル信号をアナログ信号
に変換するＤ／Ａ変換器と、前記アナログ信号の不要周
波数成分を除去するローパスフィルタと、前記アナログ
信号の振幅を調整する可変アッテネータと、前記アナロ
グ信号に対し直流オフセット調整を行う直流オフセット
調整回路と、前記ベースバンド信号に対し直交変調を行
う直交変調器と、前記直交変調器の出力信号の不要周波
数成分を除去するバンドパスフィルタとからなり、前記
バンドパスフィルタの出力から変調信号を得ることを特
徴とする変調装置。
【請求項２】ベースバンドＩ信号，ベースバンドＱ信
号を帯域制限するディジタル帯域制限フィルタと、極性
反転器とパラレル−シリアル変換器によって構成される
ディジタル周波数変換回路と、前記ディジタル周波数変
換回路によって得られるディジタル信号をアナログ信号
に変換するＤ／Ａ変換器と、前記アナログ信号の高次高
調波成分を出力信号として取り出し、不要周波数成分を
除去するバンドパスフィルタと、前記アナログ信号の振
幅を調整する可変アッテネータと、前記アナログ信号に
対し直流オフセット調整を行う直流オフセット調整回路
と、前記ベースバンド信号に対し直交変調を行う直交変
調器と、前記直交変調器の出力信号の不要周波数成分を
除去するバンドパスフィルタとからなり、前記バンドパ
スフィルタの出力から変調信号を得ることを特徴とする
変調装置。
【請求項３】ベースバンドＩ信号，ベースバンドＱ信
号を帯域制限するディジタル帯域制限フィルタと、極性
反転器とパラレル−シリアル変換器によって構成される
ディジタル周波数変換回路と、前記ディジタル周波数変
換回路によって得られるディジタル信号を極性反転する
極性反転器と、前記極性反転されたディジタル信号をア
ナログ信号に変換するＤ／Ａ変換器と、前記アナログ信
号の折り返し雑音成分を出力信号として取り出し、不要
周波数成分を除去するバンドパスフィルタと、前記アナ
ログ信号の振幅を調整する可変アッテネータと、前記ア
ナログ信号に対し直流オフセット調整を行う直流オフセ
ット調整回路と、前記ベースバンド信号に対し直交変調
を行う直交変調器と、前記直交変調器の出力信号の不要
周波数成分を除去するバンドパスフィルタとからなり、
前記バンドパスフィルタの出力から変調信号を得ること
を特徴とする変調装置。