JP3387999B2 - デジタル直交変調器 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、デジタル移動体通信等
の無線機に使用されるデジタル直交変調器に関し、特
に、高い周波数の変調波が得られるように構成したもの
である。 【０００２】 【従来の技術】従来のデジタル直交変調器は、図３
（ａ）に示すように、Ｉベースバンド信号10を帯域制限
するデジタル・フィルタ１と、Ｑベースバンド信号を帯
域制限するデジタル・フィルタ２と、キャリア信号とし
てコサイン（ＣＯＳ）波形信号16を出力するＲＯＭ６
と、サイン（ＳＩＮ）波形信号17を出力するＲＯＭ７
と、ＲＯＭ６およびＲＯＭ７にＣＯＳ波形信号およびＳ
ＩＮ波形信号を呼出すための制御信号15を送るカウンタ
５と、帯域制限されたＩベースバンド信号12とＣＯＳ波
形信号16とを乗算するデジタル乗算器３と、帯域制限さ
れたＱベースバンド信号13とＳＩＮ波形信号17とを乗算
するデジタル乗算器４と、デジタル乗算器３から出力さ
れるＩ信号18とデジタル乗算器４から出力されるＱ信号
19とを加算する加算器８と、加算器８から出力されるデ
ジタル変調信号20をアナログ変調信号21に変換するＤ／
Ａ変換器９とを備えている。 【０００３】このデジタル直交変調器では、まずベース
バンドＩ信号10と、ベースバンドＱ信号11とが、それぞ
れデジタル・フィルタ１または２に入力し、これらのデ
ジタル・フィルタ１、２で帯域制限されたベースバンド
Ｉ信号12およびベースバンドＱ信号13がそれぞれデジタ
ル乗算器３、４に入力する。また、標本化周波数クロッ
ク14がカウンタ５に入力し、カウンタ５は制御信号15を
出力する。 【０００４】この制御信号15は、ＣＯＳ波形発生ＲＯＭ
６およびＳＩＮ波形発生ＲＯＭ７に入力し、ＣＯＳ波形
発生ＲＯＭ６は、ＣＯＳ波形信号16として、図３（ｂ）
に示すＣＯＳカーブのサンプル点における値を制御信号
に応じて順次出力する。また、ＳＩＮ波形発生ＲＯＭ７
は、ＳＩＮ波形信号17として、図３（ｃ）に示すＳＩＮ
カーブのサンプル点における値を制御信号に応じて順次
出力する。これらの波形信号16、17は、デジタル乗算器
３または４に入力する。 【０００５】デジタル乗算器３は、ベースバンドＩ信号
12とＣＯＳ波形信号16とを乗算してＩ信号18を出力し、
また、デジタル乗算器４は、ベースバンドＱ信号13とＳ
ＩＮ波形信号17とを乗算してＱ信号19を出力する。 【０００６】これらのＩ信号18およびＱ信号19は、加算
器８によって加算され、デジタル変調信号20として出力
される。 【０００７】このデジタル変調信号20は、ＣＯＳ波形信
号およびＳＩＮ波形信号がそれぞれ図３（ｂ）および
（ｃ）に示すサンプル値によって近似されるとき、次の
ような時系列データとなる。 Ｉ(０)、Ｑ(１)、−Ｉ(２)、−Ｑ(３)、‥ ただし、Ｉ(ｍ)、Ｑ(ｍ)は、ｍ時点におけるＩ、Ｑの値
を示す。 【０００８】この時系列データは、ＣＯＳ波形およびＳ
ＩＮ波形の周期、即ち、変調波の周期をＴとするとき、
一般的に次のように表わすことができる。 Ｉ(ｎＴ)、Ｑ((ｎ＋1/4)Ｔ)、−Ｉ((ｎ＋1/2)Ｔ)、−Ｑ((ｎ＋3/4)Ｔ)、‥ （１） ただし、ｎ；０，１，２，‥ このデジタル変調信号20がＤ／Ａ変換器９でアナログ信
号に変換され、アナログ変調信号21が得られる。 【０００９】 【発明が解決しようとする課題】ところで、変調器から
出力される変調信号は、後段部で局部発振信号との混合
によってアップコンバートされた後、必要な信号成分以
外はフィルタで除去される。このフィルタには、変調信
号の周波数が低くなるにつれて急峻な狭帯域のフィルタ
特性が要求され、その実現が困難になる。そのため、変
調器から出力される変調信号の周波数を可能な限り上げ
ることが必要になる。 【００１０】しかし、変調器により出力される変調波の
周波数は、デジタル乗算器の演算速度で決まってしま
い、キャリア信号の１周期を４つのサンプル点で近似す
る構成の変調器では、デジタル乗算器の最高演算速度の
１／４が限界となる。 【００１１】デジタル乗算器等のデジタル機器では、同
時に処理する演算ビット数の少ない機器程、演算速度は
速い。例えば８ビット・デジタル乗算器の方が１２ビッ
ト・デジタル乗算器よりも演算速度は速い。従って、演
算ビット数の少ないデジタル機器を用いることにより変
調信号の周波数を上げることができる。しかし、反面、
少ないビット数での乗算では、変調器の特性が劣ること
になる。 【００１２】一般に変調器の特性は、隣接チャネル漏洩
電力と符号間干渉量とによって評価される。従来のデジ
タル変調器のように、ベースバンド帯にデジタル・フィ
ルタを配して帯域制限を行なう場合には、このデジタル
・フィルタの寄与の多くは、符号間干渉の改善に費やさ
れる。そのため、この変調器の乗算器には、隣接チャネ
ル漏洩電力の除去をもたらす精度が要求され、これを満
たすために乗算器の演算ビット数は１２ビット程度が必
要となる。 【００１３】現状の１２ビットの乗算器の最高演算速度
は３０ＭＨｚ程度であり、そのため変調信号の周波数
は、凡そ７ＭＨｚが限界となる。 【００１４】本発明は、こうした従来の欠点を解消する
ものであり、高い周波数の変調波を出力することがで
き、高速動作が可能な、新たな着想に基づくデジタル直
交変調器を提供することを目的としている。 【００１５】 【課題を解決するための手段】そこで、本発明では、デ
ジタル変調信号をアナログ信号に変換して出力するデジ
タル直交変調器において、ベースバンドＩ信号およびベ
ースバンドＱ信号を時間順に合成し１つの系統の信号に
変換する第１のパラレル−シリアル変換手段と、第１の
パラレル−シリアル変換手段における出力信号の極性反
転した信号を出力する極性反転手段と、第１のパラレル
−シリアル変換手段の出力信号および極性反転手段の出
力信号を時間順に合成し前記デジタル変調信号に変換す
る第２のパラレル−シリアル変換手段と、このデジタル
変調信号をアナログ変換したアナログ変調信号を局部発
振信号と混合してアップコンバートするアナログ・ミキ
サーと、アナログ・ミキサーの出力信号に対して帯域制
限を行なうロールオフ・フィルタとを設けている。 【００１６】 【作用】このデジタル変調器は、乗算器を用いずにデジ
タル変調を実現している。このデジタル直交変調器が出
力する変調波の周波数は、デジタル変調信号をアナログ
信号に変換するＤ／Ａ変換器の最高動作速度の１／４の
周波数が限界となるが、Ｄ／Ａ変換器の最高動作速度
は、デジタル乗算器のそれに比べて１０倍程度速いた
め、本発明のデジタル変調器では、従来の装置よりも高
い周波数の変調波を得ることができる。 【００１７】また、このデジタル変調器の後段には、単
なる不要信号成分の除去のためのフィルタでは無く、ア
ナログ変調信号の帯域を制限するロールオフ・フィルタ
を配している。そのために、Ｄ／Ａ変換器に対する隣接
チャネル漏洩電力の要求特性が緩和され、Ｄ／Ａ変換器
の所要演算ビット数を削減することが可能となり、最高
動作速度の一層の高速化を図ることができる。その結
果、変調波の周波数をさらに高めることが可能となる。 【００１８】 【実施例】本発明の実施例におけるデジタル直交変調器
は、図１に示すように、二つの系統から入力する信号を
時間順に合成して一つの系統の信号に変換するパラレル
−シリアル変換器（Ｐ／Ｓ変換器）22および23と、入力
信号の極性を反転する極性反転器24と、Ｐ／Ｓ変換器23
から出力されたデジタル変調信号ｍをアナログ変調波信
号21に変換するＤ／Ａ変換器９と、Ｄ／Ａ変換器９から
出力されたアナログ変調信号を局部発振信号28と混合し
てアップコンバートするアナログ・ミキサー25と、アナ
ログ・ミキサー25によって出力された２ｎｄＩＦ信号29
を帯域制限するロールオフ・フィルタ26とを備えてい
る。 【００１９】また、図２には、実施例におけるデジタル
直交変調器のタイミング・チャートを示している。 【００２０】ａはＰ／Ｓ変換器22および23に入力するサ
ンプリング・クロックである。ｂはサンプリング・クロ
ックａを２分周したクロックで、Ｐ／Ｓ変換器22におい
て形成される。ｃはサンプリング・クロックａを４分周
したクロックで、Ｐ／Ｓ変換器23において形成され、変
調波周波数クロックとしてＤ／Ａ変換器９に出力され
る。 【００２１】ｄはベースバンドＩ、Ｑを作り出すシンボ
ルクロックであり、ｅはベースバンドＩ信号、また、ｆ
はベースバンドＱ信号である。 【００２２】ｇはベースバンドＩ信号ｅとクロックｂと
の論理積によって得られた信号であり、ｈはベースバン
ドＱ信号ｆとクロックｂの極性反転した信号との論理積
によって得られた信号である。ｉはｇとｈとの論理和で
あり、これはベースバンドＩ信号ｅとベースバンドＱ信
号ｆとを時間順に合成し一つの系統に変換した信号に相
当しており、Ｐ／Ｓ変換器22から出力される。 【００２３】ｊは信号ｉを極性反転器24により極性反転
した信号である。ｋは信号ｉと変調波周波数クロックｃ
との論理積によって得られた信号であり、ｌは信号ｊ
と、変調波周波数クロックｃを極性反転した信号との論
理積によって得られた信号である。 【００２４】ｍは信号ｋと信号ｌとの論理和であり、Ｐ
／Ｓ変換器23から出力されるデジタル変調信号である。 【００２５】このデジタル直交変調器の動作について説
明する。 【００２６】９０度の位相差をもつベースバンドＩ信号
ｅとベースバンドＱ信号ｆとがＰ／Ｓ変換器22に入力す
ると、Ｐ／Ｓ変換器22は、これらの信号をサンプリング
・クロックａの周期のタイミングで時間順に合成する。 【００２７】そのために、ベースバンドＩ信号ｅとサン
プリング・クロックａの２倍の周期を持つクロックｂと
の論理積によって信号ｇを求め、また、ベースバンドＱ
信号ｆとクロックｂの反転信号との論理積によって信号
ｈを求め、信号ｇと信号ｈとの論理和により信号ｉを得
る。信号ｇは、変調波の周期をＴとするとき、信号Ｉ
(ｎＴ／２)と表わすことができ、また、信号ｈは、信号
Ｑ((ｎ＋1/2)Ｔ／２）と表わすことができるから、信号
ｉ（＝Ｓ(ｎＴ／２)）は、次式（２）のようになる。 【００２８】 Ｓ(ｎＴ／２)＝Ｉ(ｎＴ／２)＋Ｑ((ｎ＋1/2)Ｔ／２)） （２） ただし、ｎ；０，１，２，‥ Ｔ；１／変調波周波数。 【００２９】信号ｉ（＝Ｓ(ｎＴ／２)）は、Ｐ／Ｓ変換
器22から出力された後、二つの系統の信号に分けられ、
そのうちの一つ系統の信号は、極性反転器24によって極
性反転され、信号ｊ（＝−Ｓ(ｎＴ／２)）に変換され
る。従って、信号ｊは次式（３）によって表わされる。 【００３０】 −Ｓ(ｎＴ／２)＝−Ｉ(ｎＴ／２)−Ｑ((ｎ＋1/2)Ｔ／２)） （３） ただし、 ｎ；０，１，２，‥ Ｔ；１／変調波周波数。 【００３１】信号ｉ（＝Ｓ(ｎＴ／２)）と信号ｊ（＝−
Ｓ(ｎＴ／２)）とは、Ｐ／Ｓ変換器23に入力し、Ｐ／Ｓ
変換器23は、信号ｉと信号ｊとをクロックｂの周期のタ
イミングで時間順に合成する。 【００３２】そのために、信号ｉとクロックｂの２倍の
周期を持つ変調波周波数クロックｃとの論理積によって
信号ｋ（＝Ｓ(ｎＴ))を求め、また、信号ｊと変調波周
波数クロックｃを極性反転した信号との論理積によって
信号ｌ（＝−Ｓ((ｎ＋1/2)Ｔ））を求め、信号ｋ（＝Ｓ
(ｎＴ)）と信号ｌ（＝−Ｓ((ｎ＋1/2)Ｔ）との論理和に
よって、デジタル変調信号ｍ（＝ＤＡＴＡ(ｎＴ)）を得
る。このデジタル変調信号ｍは、次式（４）に示すよう
になる。 【００３３】 ＤＡＴＡ(ｎＴ)＝Ｉ(ｎＴ)＋Ｑ((ｎ＋1/4)Ｔ)−Ｉ((ｎ＋1/2)Ｔ) −Ｑ((ｎ＋3/4)Ｔ） （４） ただし、ｎ；０，１，２，‥ Ｔ；１／変調波周波数。 【００３４】式（４）は、図２における信号ｍの波形が
示すように、変調波の一周期内に、Ｉ(ｎＴ)、Ｑ((ｎ＋
1/4)Ｔ)、−Ｉ((ｎ＋1/2)Ｔ)、−Ｑ((ｎ＋3/4)Ｔ）のデ
ータが時系列的に順次出力されることを表わしており、
これは、式（１）の内容と同じである。 【００３５】このデジタル変調信号ｍは、Ｄ／Ａ変換器
９に入力し、変調波周波数クロックｃのタイミングでア
ナログ変調波信号21に変換される。 【００３６】このアナログ変調波信号（１ｓｔＩＦ信
号）21は、アナログ・ミキサー25に入力し、局部発振信
号28と混合されてアップコンバートされ、２ｎｄＩＦ信
号29として出力される。 【００３７】この２ｎｄＩＦ信号29は、ロールオフ・フ
ィルタ（バンドパス・フィルタ）26によって帯域制限さ
れ、変調出力信号30が出力される。 【００３８】このように、実施例のデジタル直交変調器
は、ベースバンドＩ信号とベースバンドＱ信号とを時間
順に合成して１つの系統の信号を出力する第１のＰ／Ｓ
変換器と、第１のＰ／Ｓ変換器によって作られた信号の
極性を反転する極性反転器と、第１のＰ／Ｓ変換器によ
って作られた信号とこの極性反転器によって作られた信
号とを時間順に合成してデジタル変調信号を出力する第
２のＰ／Ｓ変換器と、第２のＰ／Ｓ変換器から出力され
たデジタル変調信号をアナログ変調波に変換するＤ／Ａ
変換器と、変換されたアナログ変調波を局部発振信号に
よってアップコンバートするアナログ・ミキサーと、ア
ップコンバートされたアナログ変調波を帯域制限するロ
ールオフ・フィルタとによって構成されており、乗算器
を用いずにデジタル直交変調を実現している。 【００３９】このデジタル直交変調器の出力する変調波
の周波数は、Ｄ／Ａ変換器の動作速度によって制限を受
け、変調波の１周期内に４つの値をＤ／Ａ変換する構成
のために、Ｄ／Ａ変換器の最高動作速度の１／４の周波
数が変調波周波数の限界となる。 【００４０】しかし、Ｄ／Ａ変換器の最高動作速度は、
乗算器のそれに比べて凡そ１０倍程度速い。そのため、
実施例のデジタル直交変調器は、従来の装置より極めて
高い周波数の変調波を得ることができる。 【００４１】また、実施例のデジタル直交変調器では、
後段に挿入したロールオフ・フィルタが帯域を制限して
隣接チャネル漏洩電力の改善を果たしている。そのた
め、Ｄ／Ａ変換器には、符号間干渉の除去を実現するた
めの精度が求められるが、この符号間干渉の除去に必要
な精度は、隣接チャネル漏洩電力の除去のために要する
精度に比べて少ない演算ビット数で対応することができ
る。 【００４２】つまり、従来構成のようにベースバンド帯
にデジタル・フィルタを挿入して帯域制限を行なう場合
には、所要演算ビット数の決定においては隣接チャネル
漏洩電力への対策が支配的となり、十分な特性を得るた
めの所要演算ビット数として１２ビット程度が必要であ
ったが、しかし、本発明では、後段部にロールオフ・フ
ィルタを挿入して帯域制限を行なっているため、Ｄ／Ａ
変換器出力の際の隣接チャネル漏洩電力の要求特性は緩
和され、所要演算ビット数の決定においては符号間干渉
への対策が支配的となり、演算ビット数を８ビット程度
に削減しても十分な特性を得ることが可能になる。従っ
て、その分、演算速度の高速化を図ることができる。 【００４３】現状の１２ビット・デジタル乗算器の最高
動作速度は３０ＭＨｚ程度であり、従来の変調装置にお
ける変調波周波数は７ＭＨｚ程度が限界であったが、８
ビットＤ／Ａ変換器の最高動作速度は４００ＭＨｚ程度
であるため、本発明の変調器では、変調波周波数を１０
０ＭＨｚ程度とすることができ、従来の装置の約１４倍
の周波数の変調信号を得ることができる。従って、後段
に挿入されるロールオフ・フィルタの設計もそれだけ容
易となる。 【００４４】 【発明の効果】以上の実施例の説明から明らかなよう
に、本発明のデジタル直交変調器は、従来の装置と基本
的に異なる構成によってデジタル直交変調を実現するこ
とができる。また、使用するデジタル機器の所要演算ビ
ット数を削減することができ、それよって動作の高速化
を図ることができる。また、従来の装置の約１４倍に達
する周波数の変調波を得ることができ、後段に配置する
ロールオフ・フィルタの設計が容易になる。

【図面の簡単な説明】 【図１】本発明のデジタル直交変調器における実施例の
構成を示すブロック図、 【図２】実施例のデジタル直交変調器における各種信号
のタイミング・チャート、 【図３】従来のデジタル直交変調器の構成を示すブロッ
ク図（ａ）とキャリアデータを示す図（ｂ）（ｃ）であ
る。 【符号の説明】 ａ サプリング周波数クロック ｂ サンプリング周波数を２分周したクロック ｃ 変調波周波数クロック ｄ ベースバンドＩ、Ｑ信号を作り出すシンボルクロッ
ク ｅ ベースバンドＩ信号 ｆ ベースバンドＱ信号 ｇ 信号ｅとクロックｂとの論理積から得た信号 ｈ 信号ｆとクロックｂの極性反転信号との論理積から
得た信号 ｉ ベースバンドＩ、Ｑ信号を時間順に合成し１つの系
統にした信号 ｊ 信号ｉを極性反転した信号 ｋ 信号ｉとクロックｃとの論理積から得た信号 ｌ 信号ｊとクロックｃの極性反転信号との論理積から
得た信号 ｍ デジタル変調波 １、２ デジタル・フィルタ ３、４ デジタル乗算器 ５ カウンタ ６ ＣＯＳ波形発生ＲＯＭ ７ ＳＩＮ波形発生ＲＯＭ ８ 加算器 ９ Ｄ／Ａ変換器 10 ベースバンドＩ信号 11 ベースバンドＱ信号 12 帯域制限されたベースバンドＩ信号 13 帯域制限されたベースバンドＱ信号 14 標本化周波数クロック 15 制御信号 16 ＣＯＳ波形信号 17 ＳＩＮ波形信号 18 Ｉ信号 19 Ｑ信号 20 デジタル変調信号 21 アナログ変調信号 22、23 Ｐ／Ｓ変換器 24 極性反転器 25 アナログ・ミキサー 26 ロールオフ・フィルタ 28 局部発振信号 29 ２ｎｄＩＦ信号 30 変調出力信号

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 デジタル変調信号をアナログ信号に変換
   して出力するデジタル直交変調器において、 ベースバンドＩ信号およびベースバンドＱ信号を時間順
   に合成し１つの系統の信号に変換する第１のパラレル−
   シリアル変換手段と、 前記第１のパラレル−シリアル変換手段における出力信
   号の極性反転した信号を出力する極性反転手段と、 前記第１のパラレル−シリアル変換手段の出力信号およ
   び前記極性反転手段の出力信号を時間順に合成し前記デ
   ジタル変調信号に変換する第２のパラレル−シリアル変
   換手段と、 前記デジタル変調信号をアナログ変換したアナログ変調
   信号を局部発振信号と混合してアップコンバートするア
   ナログ・ミキサーと、 前記アナログ・ミキサーの出力信号に対して帯域制限を
   行なうロールオフ・フィルタとを設けたことを特徴とす
   るデジタル直交変調器。