JPH0823359A - ディジタル直交変調器 - Google Patents

Abstract

(57)【要約】 【目的】 基本波の周波数をＤ／Ａ変換器の処理速度よ
り低い周波数とし、高次高調波成分を変調信号として用
いることにより、さらに高速化を図る。 【構成】 ベースバンドＩ，Ｑ信号を第１のParalell−
Serial変換器20によって時間順に合成し１つの系統の信
号を得る。前記第１のParalell−Serial変換器20によっ
て作られた信号を２つの系統の信号に分け、そのうちの
１つの系統の信号に対して、極性反転器22によって極性
を反転する。前記第１のParalell−Serial変換器20によ
って作られた信号と前記極性反転器22によって作られた
信号とを、第２のParalell−Serial変換器21によって時
間順に合成しディジタル変調信号を得る。このディジタ
ル変調信号をＤ／Ａ変換器７によってアナログ変調信号
に変換することによって、アナログ変調信号を得る。こ
のアナログ変調信号に対し、バンドパスフィルタ23によ
って高次高調波成分を変調信号として取り出し、不要周
波数成分を除去することで、バンドパスフィルタ23の出
力からアナログ変調信号を得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル移動体通信
等に使用する無線機に使用する直交変調器に関する。

【０００２】

【従来の技術】図９は従来のディジタル直交変調器の構
成図であり、１と２はベースバンドＩ，Ｑ信号とキャリ
ア信号とを乗算する乗算器、３はキャリア信号であるＳ
ＩＮ波形信号およびＣＯＳ波形信号を呼び出すカウン
タ、４は前記ＣＯＳ波形信号(図10(a)，図10(b)参照)を
出力するＲＯＭ、５は前記ＳＩＮ波形信号(図11(a)，図
11(b)参照)を出力するＲＯＭ、６は前記両乗算器１，２
からの出力信号を加算する加算器、７はディジタル変調
信号をアナログ変調信号に変換するディジタル／アナロ
グ(Ｄ／Ａ)変換器、８はアナログ変調信号の不要周波数
成分を除去するローパスフィルタである。

【０００３】図９に示したディジタル直交変調器では、
まずベースバンドＩ信号９とベースバンドＱ信号10がそ
れぞれ乗算器１，２に入力される。また、サンプリング
周波数クロック11がカウンタ３に入力され、制御信号12
が出力される。この制御信号12は、ＣＯＳ波形発生用の
ＲＯＭ４とＳＩＮ波形発生用のＲＯＭ５に入力され、各
ＲＯＭ４，５からはそれぞれＣＯＳ波形信号13，ＳＩＮ
波形信号14が出力され、それぞれ乗算器１，２に入力さ
れる。ベースバンドＩ信号９とＣＯＳ波形信号13は一方
の乗算器１によって乗算され、Ｉ信号15が出力される。
また、ベースバンドＱ信号10とＳＩＮ波形信号14は他方
の乗算器２によって乗算され、Ｑ信号16が出力される。
次にＩ信号15とＱ信号16は加算器６によって加算され、
ディジタル変調信号17が出力される。次に、ディジタル
変調信号17はＤ／Ａ変換器７に入力され、アナログ変調
信号18が得られる。最後にアナログ変調信号18はローパ
スフィルタ８によって不要周波数成分を除去されること
によって、変調信号19が得られる。

【０００４】図12は従来のディジタル直交変調器の他例
の構成図であり、101と102はベースバンドＩ，Ｑ信号を
それぞれ帯域制限するディジタルフィルタ、103と104は
ベースバンドＩ，Ｑ信号とキャリア信号を乗算する乗算
器、105はＳＩＮ波形信号およびＣＯＳ波形信号を呼び
出すカウンタ、106はＣＯＳ波形信号を出力するＲＯ
Ｍ、107はＳＩＮ波形信号を出力するＲＯＭ、108はベー
スバンドＩ，Ｑ信号を加算する加算器、109はディジタ
ル変調信号をアナログ変調信号に変換するＤ／Ａ変換
器、110はアナログ変調信号の不要周波数成分を除去す
るローパスフィルタ、111はローパスフィルタ110によっ
て出力されたアナログ信号を局部発信信号と混合しアッ
プコンバートするアナログミキサー、112はアナログミ
キサー111によって出力されたアナログ信号の不要周波
数成分を除去するバンドパスフィルタである。

【０００５】図12に示したディジタル直交変調器では、
まずベースバンドＩ信号113とベースバンドＱ信号114
が、それぞれディジタルフィルタ101，102に入力され、
帯域制限される。次に、帯域制限されたベースバンドＩ
信号115と帯域制限されたベースバンドＱ信号116が、そ
れぞれ乗算器103，104に入力される。また、サンプリン
グ周波数クロック117がカウンタ105に入力され、制御信
号118が出力される。この制御信号118はＣＯＳ波形発生
用のＲＯＭ106とＳＩＮ波形発生用のＲＯＭ107に入力さ
れ、各ＲＯＭ106，107からはそれぞれＣＯＳ波形信号11
9，ＳＩＮ波形信号120が出力され、それぞれ乗算器10
3，104に入力される。前記ベースバンドＩ信号115とＣ
ＯＳ波形信号119は一方の乗算器103によって乗算され、
Ｉ信号121が出力される。また、前記ベースバンドＱ信
号116とＳＩＮ波形信号120は他方の乗算器104によって
乗算され、Ｑ信号122が出力される。次にＩ信号121とＱ
信号122は加算器108によって加算され、ディジタル変調
信号123が出力される。次に、ディジタル変調信号123は
Ｄ／Ａ変換器109に入力され、アナログ変調信号124が得
られる。アナログ変調信号124はローパスフィルタ110に
よって不要周波数成分を除去され、アナログ信号125が
得られる。アナログ信号125はアナログミキサー111に入
力され、局部発信信号126と混合されてアップコンバー
トされ、アナログ信号127が得られる。最後に、アナロ
グ信号127はバンドパスフィルタ112に入力され、不要周
波数成分を除去されることによって、変調信号128が得
られる。

【０００６】

【発明が解決しようとする課題】上述したように従来の
技術では、変調器から出力される変調信号は、一般的に
後段部で局部発信信号と混合されてアップコンバートさ
れ、必要な信号成分以外はフィルタで除去される。しか
し、変調信号の周波数が低くなるにつれて狭帯域なフィ
ルタが要求され、前記フィルタ動作の実現が困難になる
ため、変調器から出力される変調信号の高周波化を図る
必要がある。

【０００７】しかし、変調器によって出力される変調波
の周波数は乗算器の演算速度で決まるため、前記構成の
従来のディジタル直交変調器では、変調波の周波数は乗
算器の最高演算速度の１/４が限界である。演算ビット
数を８ビットとした場合、現状の８ビットの乗算器の最
高演算速度は40MHz程度が限界であるため、変調信号の
周波数は10MHz程度が限界である。

【０００８】また演算ビット数を削減するにつれて処理
速度を上げることができるが、特性劣化が大きくなる。
一般に変調器の特性は隣接チャネル漏洩電力と変調精度
によって評価されるが、図12に示した構成では、ベース
バンド部においてディジタルフィルタを用いて帯域制限
を行った場合、所要演算ビット数の決定においては隣接
チャネル漏洩電力が支配的となり、充分な特性を得るた
めの所要演算ビット数は12ビット程度必要となる。現状
の12ビット乗算器の処理速度は15MHz程度が限界である
ため、変調信号の周波数は２MHz程度が限界である。

【０００９】本発明のディジタル直交変調器は、このよ
うな従来の問題を解消するもので、基本波の周波数をＤ
／Ａ変換器の処理速度より低い周波数とし、しかも前記
変調信号の高次高調波成分を変調信号として出力するこ
とにより、さらに高速化を図ることを目的とする。

【００１０】またＤ／Ａ変換器の最高処理速度より低い
周波数の変調信号を得、しかも前記変調信号の折り返し
雑音成分を変調信号として出力することにより、さらに
高い周波数の変調信号を得ることを目的とする。

【００１１】また基本波の周波数を乗算器の処理速度と
同じ周波数とすることができ、しかも変調信号の高次高
調波成分を変調信号として出力することにより、さらに
高速化を図ることを目的とする。

【００１２】また乗算器の最高処理速度と同じ周波数の
変調信号を得、しかも前記変調信号の折り返し雑音成分
を変調信号として出力することにより、さらに数倍の周
波数の変調信号を得ることを目的とする。

【００１３】また乗算器の最高処理速度と同じ周波数の
変調信号を出力でき、さらに演算ビット数を削減するこ
とによって、さらに高速化を図ることを目的とする。

【００１４】

【課題を解決するための手段】前記目的を達成するた
め、本発明のディジタル直交変調器は、ベースバンド
Ｉ，Ｑ信号を時間順に合成し１つの系統の信号を得る第
１のパラレル−シリアル変換器と、この第１のパラレル
−シリアル変換器によって作られた信号の極性を反転す
る極性反転器と、前記第１のパラレル−シリアル変換器
によって作られた信号と前記極性反転器によって作られ
た信号を時間順に合成しディジタル変調信号を得る第２
のパラレル−シリアル変換器と、ディジタル変調信号を
アナログ変調信号に変換するディジタル／アナログ変換
器と、前記アナログ変調信号の高次高調波成分を変調信
号として取り出し、不要周波数成分を除去して出力する
バンドパスフィルタとからなることを特徴とする。

【００１５】またベースバンドＩ，Ｑ信号を時間順に合
成し１つの系統の信号を得る第１のパラレル−シリアル
変換器と、この第１のパラレル−シリアル変換器によっ
て作られた信号の極性を反転する第１の極性反転器と、
前記第１のパラレル−シリアル変換器によって作られた
信号と前記第１の極性反転器によって作られた信号を時
間順に合成しディジタル変調信号を得る第２のパラレル
−シリアル変換器と、前記ディジタル変調信号の極性を
反転する第２の極性反転器と、前記ディジタル変調信号
を極性反転した信号をアナログ変調信号に変換するディ
ジタル／アナログ変換器と、前記アナログ変調信号の折
り返し雑音成分を変調信号として取り出し、不要周波数
成分を除去して出力するバンドパスフィルタとからなる
ことを特徴とする。

【００１６】またベースバンドＩ，Ｑ信号を時間順に合
成し１つの系統の信号を得る第１のパラレル−シリアル
変換器と、ベースバンドＩ，Ｑ信号を加算する加算器
と、ベースバンドＩ，Ｑ信号を減算する減算器と、前記
加算器と減算器からの信号に対しそれぞれ１/√２の乗
算を行う一対の乗算器と、各乗算器からの系統の信号を
時間順に合成し１つの系統の信号を得る第２のパラレル
−シリアル変換器と、前記第１のパラレル−シリアル変
換器によって作られた信号と前記第２のパラレル−シリ
アル変換器によって作られた信号を時間順に合成し１つ
の系統の信号を得る第３のパラレル−シリアル変換器
と、この第３のパラレル−シリアル変換器によって作ら
れた信号の極性を反転する極性反転器と、前記第３のパ
ラレル−シリアル変換器によって作られた信号と前記極
性反転器によって作られた信号を時間順に合成しディジ
タル変調波を得る第４のパラレル−シリアル変換器と、
ディジタル変調信号をアナログ変調信号に変換するディ
ジタル／アナログ変換器と、前記アナログ変調信号の高
次高調波成分を変調信号として取り出し、不要周波数成
分を除去して出力するバンドパスフィルタとからなるこ
とを特徴とする。

【００１７】またベースバンドＩ，Ｑ信号を時間順に合
成し１つの系統の信号を得る第１のパラレル−シリアル
変換器と、ベースバンドＩ，Ｑ信号を加算する加算器
と、ベースバンドＩ，Ｑ信号を減算する減算器と、前記
加算器と減算器からの信号に対しそれぞれ１/√２の乗
算を行う一対の乗算器と、各乗算器からの系統の信号を
時間順に合成し１つの系統の信号を得る第２のパラレル
−シリアル変換器と、前記第１のパラレル−シリアル変
換器によって作られた信号と前記第２のパラレル−シリ
アル変換器によって作られた信号を時間順に合成し１つ
の系統の信号を得る第３のパラレル−シリアル変換器
と、この第３のパラレル−シリアル変換器によって作ら
れた信号の極性を反転する第１の極性反転器と、前記第
３のパラレル−シリアル変換器によって作られた信号と
前記第１の極性反転器によって作られた信号を時間順に
合成しディジタル変調信号を得る第４のパラレル−シリ
アル変換器と、前記ディジタル変調信号の極性を反転す
る第２の極性反転器と、前記ディジタル変調信号を極性
反転した信号をアナログ変調信号に変換するディジタル
／アナログ変換器と、前記アナログ変調信号の折り返し
雑音成分を変調信号として取り出し、不要周波数成分を
除去して出力するバンドパスフィルタとからなることを
特徴とする。

【００１８】またベースバンドＩ，Ｑ信号を時間順に合
成し１つの系統の信号を得る第１のパラレル−シリアル
変換器と、ベースバンドＩ，Ｑ信号を加算する加算器
と、ベースバンドＩ，Ｑ信号を減算する減算器と、前記
加算器と減算器からの信号に対しそれぞれ１/√２の乗
算を行う一対の乗算器と、各乗算器からの系統の信号を
時間順に合成し１つの系統の信号を得る第２のパラレル
−シリアル変換器と、前記第１のパラレル−シリアル変
換器によって作られた信号と前記第２のパラレル−シリ
アル変換器によって作られた信号を時間順に合成し１つ
の系統の信号を得る第３のパラレル−シリアル変換器
と、この第３のパラレル−シリアル変換器によって作ら
れた信号の極性を反転する極性反転器と、前記第３のパ
ラレル−シリアル変換器によって作られた信号と前記極
性反転器によって作られた信号を時間順に合成しディジ
タル変調波を得る第４のパラレル−シリアル変換器と、
ディジタル変調信号をアナログ変調信号に変換するディ
ジタル／アナログ変換器と、前記アナログ変調信号の不
要周波数成分を除去するローパスフィルタと、このロー
パスフィルタによって出力されたアナログ信号を局部発
信信号と混合しアップコンバートするアナログミキサー
と、このアナログミキサーによって出力されたアナログ
信号を帯域制限して出力するバンドパスフィルタとから
なることを特徴とする。

【００１９】

【作用】前記構成の本発明に係るディジタル直交変調器
では、パラレル−シリアル(Paralell−Serial)変換器
と、極性反転器と、Ｄ／Ａ変換器と、アナログ変調信号
の高次高調波成分を変調信号として取り出すバンドパス
フィルタとによってディジタル直交変調器を構成し、乗
算器を用いずにディジタル直交変調器を実現することに
よって、Ｄ／Ａ変換器の処理速度より低い周波数の変調
信号を出力することを図り、さらに高次高調波成分を変
調信号として出力することにより、さらに高速化を図
る。

【００２０】またParalell−Serial変換器と、極性反転
器と、Ｄ／Ａ変換器と、アナログ変調信号の折り返し雑
音成分を変調信号として取り出すバンドパスフィルタと
によってディジタル直交変調器を構成し、乗算器を用い
ずにディジタル直交変調器を実現することによって、Ｄ
／Ａ変換器の最高処理速度のより低い周波数の変調信号
を出力する。

【００２１】またParalell−Serial変換器と、加算器
と、減算器と、乗算器と、極性反転器と、Ｄ／Ａ変換器
と、アナログ変調信号の高次高調波成分を変調信号とし
て取り出すバンドパスフィルタとによってディジタル直
交変調器を構成し、Paralell−Serial変換器の前段に乗
算器を挿入することによって、乗算器の処理速度と同じ
周波数の変調信号を出力することを図り、さらに高次高
調波成分を変調信号として出力することにより、さらに
高速化を図る。

【００２２】またParalell−Serial変換器と、加算器
と、減算器と、乗算器と、極性反転器と、Ｄ／Ａ変換器
と、アナログ変調信号の折り返し雑音成分を変調信号と
して取り出すバンドパスフィルタとによってディジタル
直交変調器を構成し、Paralell−Serial変換器の前段に
乗算器を挿入することによって、乗算器の最高処理速度
の数倍の周波数の変調信号を出力することを図る。

【００２３】またParalell−Serial変換器と、加算器
と、減算器と、乗算器と、極性反転器と、Ｄ／Ａ変換器
と、ローパスフィルタと、アナログミキサーと、バンド
パスフィルタとによってディジタル直交変調器を構成
し、Paralell−Serial変換器の前段に乗算器を挿入する
ことによって、乗算器の最高処理速度と同じ周波数の変
調信号を出力することを図り、さらに帯域制限を後段部
においてバンドパスフィルタを用いて行うことにより演
算ビット数を削減することによって、さらに高速化を図
る。

【００２４】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００２５】図１は本発明のディジタル直交変調器の第
１の実施例の構成図であり、20と21は、２つの系統で入
力される信号を時間順に合成して１つの系統の信号に変
換する第１と第２のParalell−Serial変換器、22は入力
信号の極性を反転する極性反転器、７は第２のParalell
−Serial変換器21から出力されたディジタル変調信号を
アナログ変調信号に変換するＤ／Ａ変換器、23は、前記
ディジタル変調信号の２倍高周波成分を変調信号として
取り出し、不要周波数成分を除去するバンドパスフィル
タである。

【００２６】図２は前記第１実施例のタイミングチャー
トであり、Ａはサンプリングクロックで図１の11に対応
する。ＢはサンプリングクロックＡを２分周したクロッ
ク、ＣはサンプリングクロックＡを４分周したクロッ
ク、ＤはベースバンドＩ，Ｑ信号を作り出すシンボルク
ロック、ＥはベースバンドＩ信号で、図１の９に対応す
る。ＦはベースバンドＱ信号で、図１の10に対応する。
ＧはベースバンドＩ信号ＥとクロックＢの論理積によっ
て得られた信号、ＨはベースバンドＱ信号Ｆとクロック
Ｂを極性反転した信号の論理積によって得られた信号、
Ｉは、ベースバンドＩ，Ｑ信号を時間順に合成して１つ
の系統にした信号で、図１の24に対応する。Ｊは信号Ｉ
を極性反転した信号で、図１の25に対応する。Ｋは信号
ＩとクロックＣの論理積によって得られた信号、Ｌは信
号ＪとクロックＣを極性反転した信号の論理積によって
得られた信号、Ｍはディジタル変調信号で、図１の17に
対応する。

【００２７】次に前記第１実施例の動作を、図１および
図２を用いて説明する。ただし、本実施例においては、
２倍高調波成分を変調信号として用いる。

【００２８】90度の位相差をもつベースバンドＩ信号Ｅ
およびベースバンドＱ信号Ｆは、第１のParalell−Seri
al変換器20によってサンプリングクロックＡの周期のタ
イミングで時間順に合成される。すなわち、ベースバン
ドＩ信号ＥとサンプリングクロックＡを２分周したクロ
ックＢの論理積によってＧの信号Ｉ(nＴ/２)が得られ、
またベースバンドＱ信号ＦとサンプリングクロックＡを
２分周したクロックＢの反転の論理積によってＨの信号
Ｑ〔(n+1/２)Ｔ/２〕が得られ、前記信号Ｇと信号Ｈの
論理和によってＩの信号Ｓ(nＴ/４)が得られる。信号Ｉ
は(数１)に示すようになる。

【００２９】

【数１】Ｓ(nＴ/４)＝Ｉ(nＴ/４)；ｎ=２ｋ Ｓ(nＴ/４)＝Ｑ(nＴ/４)；ｎ=２ｋ+１ ただし、ｎ；０，１，２，……… ｋ；０，１，２，……… Ｔ；１/変調周波数 次に信号Ｉは、２つの系統の信号に分けられ、そのうち
の１つの系統の信号が極性反転器22によって極性反転さ
れ、Ｊの信号−Ｓ(nＴ/４)が得られる。信号Ｊは(数２)
に示すようになる。

【００３０】

【数２】−Ｓ(nＴ/４)＝−Ｉ(nＴ/４)；ｎ=２ｋ −Ｓ(nＴ/４)＝−Ｑ(nＴ/４)；ｎ=２ｋ+１ ただし、ｎ；０，１，２，……… ｋ；０，１，２，……… Ｔ；１/変調周波数 前記信号Ｉと信号Ｊは、第２のParalell−Serial変換器
21に入力される。第２のParalell−Serial変換器21によ
って、信号Ｉと信号ＪがサンプリングブロックＡを２分
周したクロックＢの周期のタイミングで時間順に合成さ
れる。すなわち、信号ＩとサンプリングブロックＡを４
分周したクロックＣの論理積によってＫの信号Ｓ(nＴ)
が得られ、また信号ＪとクロックＣを極性反転した信号
の論理積によってＬの信号−Ｓ〔(ｎ+1/２)Ｔ〕が得ら
れ、前記信号Ｋと信号Ｌの論理和によって、Ｍのディジ
タル変調信号DATA(nＴ)が得られる。ディジタル変調信
号Ｍは(数３)に示すようになる。

【００３１】

【数３】DATA(nＴ/４)＝Ｉ(nＴ/４) ；ｎ=４ｋ DATA(nＴ/４)＝Ｑ(nＴ/４) ；ｎ=４ｋ+１ DATA(nＴ/４)＝−Ｉ(nＴ/４)；ｎ=４ｋ+２ DATA(nＴ/４)＝−Ｑ(nＴ/４)；ｎ=４ｋ+３ ただし、ｎ；０，１，２，……… ｋ；０，１，２，……… Ｔ；１/変調周波数 ディジタル変調信号Ｍは、Ｄ／Ａ変換器７に入力され、
サンプリングクロックＡのタイミングでアナログ信号に
変換され、アナログ変調信号18が得られる。

【００３２】アナログ変調信号18はバンドパスフィルタ
23に入力され、２倍高調波成分を変調信号として取り出
し、不要周波数成分を除去して、変調信号19が得られ
る。

【００３３】以上のように第１実施例では、ベースバン
ドＩ，Ｑ信号を時間順に合成して１つの系統の信号を得
る第１のParalell−Serial変換器20と、この第１のPara
lell−Serial変換器20によって作られた信号の極性を反
転する極性反転器22と、第１のParalell−Serial変換器
20によって作られた信号と前記極性反転器22によって作
られた信号を時間順に合成し、ディジタル変調波を得る
第２のParalell−Serial変換器21と、ディジタル変調波
をアナログ変調波に変換するＤ／Ａ変換器７と、前記ア
ナログ変調信号の２倍高調波成分を取り出し、不要周波
数成分を除去するバンドパスフィルタ23からディジタル
直交変調器を構成し、乗算器を用いずにディジタル直交
変調器を構成するため、基本波成分の周波数はＤ／Ａ変
換器７の最高処理速度の１/４の周波数とすることがで
きる。また、２倍高周波成分の周波数はサンプリングの
定理により、基本波成分の５倍となる。したがって、第
１実施例ではＤ／Ａ変換器７の最高処理(動作)速度の５
/４の周波数の変調信号を出力することができるディジ
タル直交変調器を実現できる。

【００３４】演算ビット数を８ビットとした場合、現状
の乗算器の最高処理速度は40MHz程度であり、Ｄ／Ａ変
換器７の最高処理速度は400MHzであるため、従来構成で
は変調周波数は10MHz程度が限界であるが、第１実施例
では変調周波数を500MHz程度とすることができ、従来構
成の約50倍の周波数の変調信号を得ることができる。

【００３５】図３は本発明の第２実施例の構成図であ
り、この第２実施例が第１実施例と異なるところは、入
力信号の極性を反転する第１の極性反転器22と、ディジ
タル変調信号の極性を反転する第２の極性反転器30と、
第２のParalell−Serial変換器21から第２の極性反転器
30を介して出力されたディジタル変調信号をアナログ変
調信号に変換するＤ／Ａ変換器31と、前記アナログ変調
信号の折り返し雑音成分を変調信号として取り出し、不
要周波数成分を除去するバンドパスフィルタ32とを備え
た構成にある。

【００３６】なお、図１，図２にて説明した部材，信号
等に対応する第２実施例の部材，信号については同一符
号を付して、詳しい説明は省略する。

【００３７】第２実施例の動作を図２および図３を用い
て説明する。図２の符号Ｍ，図３の符号17に示されるデ
ィジタル変調信号の生成までは前記第１実施例と同じで
あるが、ディジタル変調信号Ｍは、第２の極性反転器30
によって極性反転され、信号33が得られる。

【００３８】信号33はＤ／Ａ変換器31に入力され、サン
プリングクロックＡのタイミングでアナログ信号に変換
され、アナログ変調信号34が得られる。

【００３９】アナログ変調信号34はバンドパスフィルタ
32に入力され、折り返し雑音成分を変調信号として取り
出し、不要周波数成分を除去して、変調信号35が得られ
る。折り返し雑音は基本波を極性反転した信号であるた
め、希望変調信号を得ることができる。

【００４０】以上のように、第２実施例では、ベースバ
ンドＩ，Ｑ信号を時間順に合成して１つの系統の信号を
得る第１のParalell−Serial変換器20と、この第１のPa
ralell−Serial変換器20によって作られた信号の極性を
反転する第１の極性反転器22と、前記第１のParalell−
Serial変換器20によって作られた信号と前記第１の極性
反転器22によって作られた信号を時間順に合成しディジ
タル変調波を得る第２のParalell−Serial変換器21と、
前記ディジタル変調信号の極性を反転する第２の極性反
転器30と、前記ディジタル変調信号を極性反転した信号
をアナログ変調信号に変換するＤ／Ａ変換器31と、前記
アナログ変調信号の折り返し雑音成分を変調信号として
取り出し、不要周波数成分を除去するバンドパスフィル
タ32からディジタル直交変調器を構成し、乗算器を用い
ずにディジタル直交変調器を構成するため、変調信号の
基本波成分の周波数はＤ／Ａ変換器31の最高処理速度の
１/４の周波数とすることができる。また、折り返し雑
音成分の周波数は、サンプリングの定理により基本波成
分の３倍となる。したがって、第２実施例ではＤ／Ａ変
換器の最高処理速度の３/４の周波数の変調信号を出力
することができるディジタル直交変調器を実現できる。

【００４１】演算ビット数を８ビットとした場合、現状
の乗算器の最高処理速度は40MHz程度であり、Ｄ／Ａ変
換器７の最高処理速度は400MHzであるため、従来構成で
は変調周波数は10MHz程度が限界であるが、第２実施例
では変調周波数を300MHz程度とすることができ、従来構
成の約30倍の周波数の変調波を得ることができる。

【００４２】図４は本発明の第３実施例の構成図であ
り、40と45と46と48は、２つの系統で入力される信号を
時間順に合成して１つの系統の信号に変換する第１ない
し第４のParalell−Serial変換器、41は２つの入力信号
の加算を行う加算器、42は２つの入力信号の減算を行う
減算器、43と44は入力信号に対して１/√２倍の乗算を
行う乗算器、47は入力信号の極性を反転する極性反転
器、49はParalell−Serial変換器48から出力されたディ
ジタル変調信号をアナログ変調波信号に変換するＤ／Ａ
変換器、50は前記ディジタル変調信号の高次高調波成分
を変調信号として取り出し、不要成分を除去するバンド
パスフィルタである。

【００４３】図５および図６は第３実施例のタイミング
チャートであり、Ａはサンプリングクロック、Ｂはサン
プリングクロックＡを２分周したクロック、Ｃはサンプ
リングクロックＡを４分周したクロック、Ｄはベースバ
ンドＩ，Ｑ信号を作り出すシンボルクロック、Ｅはベー
スバンドＩ信号で図４の９に対応する。Ｆはベースバン
ドＱ信号で図４の10に対応する。ＧはベースバンドＩ信
号ＥとクロックＢの論理積によって得られた信号、Ｈは
ベースバンドＱ信号ＦとクロックＢを極性反転した信号
の論理積によって得られた信号、Ｉは、ベースバンド
Ｉ，Ｑ信号を時間順に合成して１つの系統にした信号
で、図４の51に対応する。ＪはベースバンドＩ，Ｑ信号
を加算(Ｉ＋Ｑ)し、１/√２倍した信号で、図４の54に
対応する。ＫはベースバンドＩ，Ｑ信号を減算(−Ｉ＋
Ｑ)し、１/√２倍した信号で、図４の55に対応する。Ｌ
は信号ＪとクロックＣの論理積によって得られた信号、
Ｍは信号ＫとクロックＣを極性反転した信号の論理積に
よって得られた信号、Ｎは信号Ｊと信号Ｋを時間順に合
成して１つの系統にした信号で、図４の56に対応する。
Ｏは信号ＩとクロックＢの論理積によって得られた信
号、Ｐは信号ＮとクロックＢを極性反転した信号の論理
積によって得られた信号、Ｑは信号Ｉと信号Ｎを時間順
に合成して１つの系統にした信号で、図４の57に対応す
る。Ｒは信号Ｑを極性反転した信号で、図４の58に対応
する。Ｓは信号ＱとクロックＣの論理積によって得られ
た信号、Ｔは信号ＲとクロックＣを極性反転した信号の
論理積によって得られた信号、Ｕはディジタル変調信号
で図４の59に対応する。

【００４４】次に、前記第３実施例の動作を、図４〜図
６を用いて説明する。ただし、本実施例においては、２
倍高調波成分を変調信号として用いる。

【００４５】90度の位相差をもつベースバンドＩ信号Ｅ
およびベースバンドＱ信号Ｆは、第１のParalell−Seri
al変換器40に入力され、第１のParalell−Serial変換器
40によってサンプリングクロックＡを２分周したクロッ
クＢの周期のタイミングで時間順に合成される。すなわ
ち、ベースバンドＩ信号ＥとサンプリングクロックＡを
４分周したクロックＣの論理積によってＧの信号Ｉ(nＴ
/２)が得られ、またベースバンドＱ信号Ｆとサンプリン
グクロックＡを４分周したクロックＣを極性反転した信
号の論理積によってＨの信号Ｑ〔(n+1/２)Ｔ/２〕が得
られ、前記信号Ｇと信号Ｈの論理和によってＩの信号Ｓ
(nＴ/４)が得られる。信号Ｉは前記(数１)の式と同じ関
係になる。

【００４６】またベースバンドＩ信号Ｅおよびベースバ
ンドＱ信号Ｆは、加算器41および減算器42に入力され、
それぞれ加算(Ｉ＋Ｑ)および減算(−Ｉ＋Ｑ)が行われ
る。次に、これらの信号は乗算器43，44に入力され、そ
れぞれ１/√２倍され、第２のParalell−Serial変換器4
5によって、サンプリングクロックＡを２分周したクロ
ックＢの周期のタイミングで時間順に合成される。すな
わち、信号ＪとサンプリングクロックＡを４分周したク
ロックＣの論理積によってＬの信号〔Ｉ(nＴ/２)＋Ｑ(n
Ｔ/２)〕/√２が得られ、信号Ｋとサンプリングクロッ
クＡを４分周したクロックＣを極性反転した信号の論理
積によってＭの信号{−Ｉ〔(n+1/２)Ｔ/２〕＋Ｑ〔(n+1
/２)Ｔ/２〕｝/√２が得られ、信号Ｌと信号Ｍの論理和
によってＮの信号Ｕ(nＴ)が得られ、信号Ｌと信号Ｍの
論理和によってＮの信号Ｕ(nＴ)が得られる。信号Ｎは
(数４)に示すようになる。

【００４７】

【数４】 Ｕ(nＴ/４)＝｛Ｉ(nＴ/４)＋Ｑ(nＴ/４)｝/√２ ；ｎ=２ｋ Ｕ(nＴ/４)＝｛−Ｉ(nＴ/４)＋Ｑ(nＴ/４)｝/√２；ｎ=２ｋ+１ ただし、ｎ；０，１，２，……… ｋ；０，１，２，……… Ｔ；１/変調周波数 次に信号Ｉと信号Ｎは、第３のParalell−Serial変換器
46に入力される。これらの信号は、第３のParalell−Se
rial変換器46によって、サンプリングクロックＡの周期
のタイミングで時間順に合成される。すなわち、信号Ｉ
とサンプリングクロックＡを２分周したクロックの論理
積によって信号Ｏが得られ、信号Ｎとサンプリングクロ
ックＡを２分周したクロックＢを極性反転した信号の論
理積によって信号Ｐが得られ、信号Ｏと信号Ｐの論理和
によってＱの信号Ｖ(nＴ/８)が得られる。信号Ｑは(数
５)に示すようになる。

【００４８】

【数５】 Ｖ(nＴ/８)＝Ｉ(nＴ/８) ；ｎ=４ｋ Ｖ(nＴ/８)＝｛Ｉ(nＴ/８)＋Ｑ(nＴ/８)｝/√２ ；ｎ=４ｋ+１ Ｖ(nＴ/８)＝Ｑ(nＴ/８) ；ｎ=４ｋ+２ Ｖ(nＴ/８)＝｛−Ｉ(nＴ/８)＋Ｑ(nＴ/８)｝/√２；ｎ=４ｋ+３ ただし、ｎ；０，１，２，……… ｋ；０，１，２，……… Ｔ；１/変調周波数 次に信号Ｑは２つの系統の信号に分けられ、そのうちの
１つの系統の信号は極性反転器47によって極性反転さ
れ、Ｒの信号−Ｖ(nＴ/８)が得られる。信号Ｒは(数６)
に示すようになる。

【００４９】

【数６】 −Ｖ(nＴ/８)＝−Ｉ(nＴ/８) ；ｎ=４ｋ −Ｖ(nＴ/８)＝｛−Ｉ(nＴ/８)−Ｑ(nＴ/８)｝/√２；ｎ=４ｋ+１ −Ｖ(nＴ/８)＝−Ｑ(nＴ/８) ；ｎ=４ｋ+２ −Ｖ(nＴ/８)＝｛Ｉ(nＴ/８)−Ｑ(nＴ/８)｝/√２ ；ｎ=４ｋ+３ ただし、ｎ；０，１，２，……… ｋ；０，１，２，……… Ｔ；１/変調周波数 前記信号Ｑと信号Ｒは、第４のParalell−Serial変換器
48に入力され、第４のParalell−Serial変換器48によっ
て、信号Ｑと信号ＲがサンプリングクロックＡを４分周
したクロックＣの周期のタイミングで時間順に合成され
る。すなわち、信号Ｑと変調周波数クロックであるクロ
ックＤの論理積によってＳの信号Ｖ(nＴ)が得られ、信
号Ｒと変調周波数クロックであるクロックＣを極性反転
した信号の論理積によってＴの信号−Ｖ〔(n+1/２)Ｔ〕
が得られ、信号Ｓと信号Ｔの論理和によって、Ｕのディ
ジタル変調信号DATA(nＴ/８)が得られる。ディジタル変
調信号Ｕは(数７)に示すようになる。

【００５０】

【数７】 DATA(nＴ/８)＝Ｉ(nＴ/８) ；８ｋ DATA(nＴ/８)＝｛Ｉ(nＴ/８)＋Ｑ(nＴ/８)｝/√２ ；８ｋ+１ DATA(nＴ/８)＝Ｑ(nＴ/８) ；８ｋ+２ DATA(nＴ/８)＝｛−Ｉ(nＴ/８)＋Ｑ(nＴ/８)｝/√２；８ｋ+３ DATA(nＴ/８)＝−Ｉ(nＴ/８) ；８ｋ+４ DATA(nＴ/８)＝｛−Ｉ(nＴ/８)−Ｑ(nＴ/８)｝/√２；８ｋ+５ DATA(nＴ/８)＝−Ｑ(nＴ/８) ；８ｋ+６ DATA(nＴ/８)＝｛Ｉ(nＴ/８)−Ｑ(nＴ/８)｝/√２ ；８ｋ+７ ただし、ｎ；０，１，２，……… ｋ；０，１，２，……… Ｔ；１/変調周波数 ディジタル変調信号Ｕは、Ｄ／Ａ変換器49に入力され、
サンプリングクロックＡのタイミングでアナログ信号に
変換され、アナログ変調信号60が得られる。

【００５１】アナログ変調信号60はバンドパスフィルタ
50に入力され、２倍高調波成分を変調信号として取り出
され、不要周波数成分を除去され、変調信号61が得られ
る。

【００５２】以上のように第３実施例では、ベースバン
ドＩ，Ｑ信号を時間順に合成して１つの系統の信号を得
る第１のParalell−Serial変換器40と、ベースバンド
Ｉ，Ｑ信号を加算する加算器41および減算する減算器42
と、これらの信号に対し１/√２の乗算を行う乗算器4
3，44と、さらにこれら２つの系統の信号を時間順に合
成し１つの系統の信号を得る第２のParalell−Serial変
換器45と、前記第１のParalell−Serial変換器40によっ
て作られた信号と前記加算器41と減算器42と乗算器43，
44と第２のParalell−Serial変換器45によって作られた
信号を時間順に合成し１つの系統の信号を得る第３のPa
ralell−Serial変換器46と、この第３のParalell−Seri
al変換器46によって作られた信号の極性を反転する極性
反転器47と、第３のParalell−Serial変換器46によって
作られた信号と前記極性反転器47によって作られた信号
を時間順に合成しディジタル変調波を得る第４のParale
ll−Serial変換器48と、ディジタル変調信号をアナログ
変調信号に変換するＤ／Ａ変換器49と、前記アナログ変
調信号の２倍高調波成分を取り出し、不要周波数成分を
除去するバンドパスフィルタ50とからディジタル直交変
調器を構成し、第２のParalell−Serial変換器45の前段
に乗算器43，44を挿入することによって、基本波成分の
周波数は乗算器43，44の最高処理速度と同じ周波数とす
ることができる。また、第２高調波成分の周波数はサン
プリングの定理により基本波成分の９倍となる。したが
って、第３実施例では乗算器43，44の最高処理速度の９
倍の周波数の変調信号を得ることができるディジタル直
交変調器を実現できる。

【００５３】従来の構成で得ることができる変調波の周
波数は乗算器43，44の最高処理速度の１/８の周波数が
限界であったため、第３実施例では従来構成の72倍の周
波数の変調信号を得ることができる。

【００５４】図７は本発明の第４実施例の構成図であ
り、この第４実施例が第３実施例と異なるところは、入
力信号の極性を判定する第１の極性反転器47と、ディジ
タル変調信号の極性を反転する第２の極性反転器70と、
ディジタル変調信号を極性反転した信号をアナログ変調
信号に変換するＤ／Ａ変換器71と、前記ディジタル変調
信号の２倍高調波成分を変調信号として取り出し、不要
成分を除去するバンドパスフィルタ72とを備えた構成に
ある。

【００５５】なお、図４〜図６にて説明した部材，信号
等に対応する第４実施例の部材，信号については同一符
号を付して、詳しい説明は省略する。

【００５６】第４実施例の動作を図５〜図７を用いて説
明する。図６の符号Ｕ，図７の符号59に示されるディジ
タル変調信号の生成までは第３実施例と同じであるが、
ディジタル変調信号Ｕは第２の極性反転器70によって極
性反転され、信号73が得られる。信号73はＤ／Ａ変換器
71に入力され、サンプリングクロックＡのタイミングで
アナログ信号に変換され、アナログ変調信号74が得られ
る。

【００５７】アナログ変調信号74はバンドパスフィルタ
72に入力され、折り返し雑音分を変調信号として取り出
し、不要周波数成分を除去して、変調信号75が得られ
る。折り返し雑音分は基本波を極性反転した信号である
ため、希望変調信号を得ることができる。

【００５８】以上のように第４実施例では、ベースバン
ドＩ，Ｑ信号を時間順に合成し１つの系統の信号を得る
第１のParalell−Serial変換器40と、ベースバンドＩ，
Ｑ信号を加算する加算器41および減算する減算器42と、
これらの信号に対し１/√２の乗算を行う乗算器43，44
と、さらにこれら２つの系統の信号を時間順に合成し１
つの系統の信号を得る第２のParalell−Serial変換器45
と、前記第１のParalell−Serial変換器40によって作ら
れた信号と前記加算器41と減算器42と乗算器43，44と第
２のParalell−Serial変換器45によって作られた信号を
時間順に合成し１つの系統の信号を得る第３のParalell
−Serial変換器46と、この第３のParalell−Serial変換
器46によって作られた信号の極性を反転する第１の極性
反転器47と、第３のParalell−Serial変換器46によって
作られた信号と前記第１の極性反転器47によって作られ
た信号を時間順に合成しディジタル変調信号を得る第４
のParalell−Serial変換器48と、前記ディジタル変調信
号の極性を反転する第２の極性反転器70と、前記ディジ
タル変調信号を極性反転した信号をアナログ変調信号に
変換するＤ／Ａ変換器71と、前記アナログ変調信号の折
り返し雑音成分を取り出し、不要周波数成分を除去する
バンドパスフィルタ72とからディジタル直交変調器を構
成し、第２のParalell−Serial変換器45の前段に乗算器
43，44を挿入することによって、基本波成分の周波数は
乗算器43，44の最高処理速度と同じ周波数とすることが
できる。また、折り返し雑音成分の周波数はサンプリン
グの定理により基本波成分の７倍となる。したがって、
第４実施例では乗算器の最高処理速度の７倍の周波数の
変調信号を得ることができるディジタル直交変調器を実
現できる。

【００５９】従来構成で得ることができる変調波の周波
数は乗算器43，44の最高処理速度の１/８の周波数が限
界であったため、第４実施例では従来構成の56倍の周波
数の変調信号を得ることができる。

【００６０】図８は本発明の第５実施例の構成図であ
り、この第５実施例が第３実施例と異なるところは、ア
ナログ変調信号の不要周波数成分を除去するローパスフ
ィルタ80と、ローパスフィルタ80によって出力されたア
ナログ信号を局部発信信号と混合しアップコンバートす
るアナログミキサー81と、アナログミキサー81によって
出力されたアナログ信号を帯域制限するバンドパスフィ
ルタ82とを備えた構成にある。

【００６１】なお、図４〜図６にて説明した部材，信号
等に対応する第５実施例の部材，信号については同一符
号を付して、詳しい説明は省略する。

【００６２】第５実施例の動作を図８を用いて説明す
る。同図のアナログ変調信号60を生成するまでは第３実
施例と同じであるが、アナログ変調信号60はローパスフ
ィルタ80によって不要周波数成分を除去され、アナログ
信号83が得られる。アナログ信号83はアナログミキサー
81に入力され、局部発信信号84と混合されてアップコン
バートされ、アナログ信号85が得られる。アナログ信号
85はバンドパスフィルタ82に入力され、帯域制限される
ことによって、変調信号86が得られる。

【００６３】以上のように第５実施例では、ベースバン
ドＩ，Ｑ信号を時間順に合成し１つの系統の信号を得る
第１のParalell−Serial変換器40と、ベースバンドＩ，
Ｑ信号を加算する加算器41および減算する減算器42と、
これらの信号に対し１/√２の乗算を行う乗算器43，44
と、さらにこれらの２つの系統の信号を時間順に合成し
１つの系統の信号を得る第２のParalell−Serial変換器
45と、前記第１のParalell−Serial変換器40によって作
られた信号と前記加算器41と減算器42と乗算器43，44と
第２のParalell−Serial変換器45によって作られた信号
を時間順に合成し１つの系統の信号を得る第３のParale
ll−Serial変換器46と、この第３のParalell−Serial変
換器46によって作られた信号の極性を反転する極性反転
器47と、前記第３のParalell−Serial変換器46によって
作られた信号と前記極性反転器47によって作られた信号
を時間順に合成しディジタル変調波を得る第４のParale
ll−Serial変換器48と、ディジタル変調信号をアナログ
変調信号に変換するＤ／Ａ変換器49と、前記アナログ変
調信号から不要周波数成分を除去するローパスフィルタ
80と、不要周波数成分を除去したアナログ信号に局部発
信信号と混合してアップコンバートするアナログミキサ
ー81とアナログミキサー81からのアナログ信号を帯域制
限するバンドパスフィルタ82とからディジタル直交変調
器を構成し、第２のParalell−Serial変換器45の前段に
乗算器43，44を挿入することによって、乗算器の最高処
理速度と同じ周波数の変調信号を得ることができるディ
ジタル直交変調器を実現できる。

【００６４】また、演算ビット数を削減するにつれて処
理速度を上げることができるが、特性劣化が大きくな
る。変調器の特性は一般に隣接チャネル漏洩電力と変調
精度によって評価される。従来構成のようにベースバン
ド部においてディジタルフィルタを用いて帯域制限を行
った場合、所要演算ビット数の決定においては隣接チャ
ネル漏洩電力が支配的となり、所要演算ビット数は12ビ
ット程度必要となる。しかし、第５実施例では、後段部
においてバンドパスフィルタ82を用いて帯域制限を行っ
ているため、Ｄ／Ａ変換器49の出力時の隣接チャネル漏
洩電力の要求特性は緩和され、所要演算ビット数の決定
においては変調精度が支配的となり、所要演算ビット数
は８ビット程度に削減でき、さらに高速化を図ることが
できる。

【００６５】現状の12ビットディジタル乗算器の処理速
度は15MHz程度であり、従来構成では変調周波数は２MHz
程度が限界である。しかし、８ビット乗算器の処理速度
は60MHz程度であるため、第５実施例では変調周波数を6
0MHz程度とすることができ、従来構成の約30倍の変調信
号を得ることができる。

【００６６】

【発明の効果】以上説明したように、本発明のディジタ
ル直交変調器は、請求項１記載の発明によれば、２つの
Paralell−Serial変換器と、１つの極性反転器と、Ｄ／
Ａ変換器と、アナログ変調信号の高次高調波成分を変調
信号として取り出すバンドパスフィルタとからディジタ
ル直交変調器を構成し、乗算器を用いずにディジタル直
交変調器を実現できるため、基本波の周波数はＤ／Ａ変
換器の処理速度より低い周波数とすることができ、また
高次高調波成分を変調信号として出力することにより、
さらに高速化を図ることができる。

【００６７】請求項２記載の構成によれば、２つのPara
lell−Serial変換器と、２つの極性反転器と、Ｄ／Ａ変
換器と、アナログ変調信号の高次高調波成分を変調信号
として取り出すバンドパスフィルタとからディジタル直
交変調器を構成し、乗算器を用いずにディジタル直交変
調器を実現できるため、Ｄ／Ａ変換器の最高処理速度の
より低い周波数の変調波を得ることができる。

【００６８】請求項３記載の構成によれば、４つのPara
lell−Serial変換器と、加算器と、減算器と、２つの乗
算器と、極性反転器と、Ｄ／Ａ変換器と、アナログ変調
信号の高次高調波成分を取り出すバンドパスフィルタと
によってディジタル直交変調器を構成し、Paralell−Se
rial変換器の前段に乗算器を挿入することによって、基
本波の周波数を乗算器の処理速度と同じ周波数とするこ
とができ、また高次高調波成分を変調信号として出力す
ることにより、さらに高速化を図ることができる。

【００６９】請求項４記載の構成によれば、４つのPara
lell−Serial変換器と、加算器と、減算器と、２つの乗
算器と、２つの極性反転器と、Ｄ／Ａ変換器と、アナロ
グ変調信号の折り返し雑音成分を取り出すバンドパスフ
ィルタとによってディジタル直交変調器を構成し、Para
lell−Serial変換器の前段に乗算器を挿入することによ
って、乗算器の最高処理速度の数倍の周波数の変調信号
を得ることができる。

【００７０】請求項５記載の構成によれば、４つのPara
lell−Serial変換器と、加算器と、減算器と、２つの乗
算器と、極性反転器と、Ｄ／Ａ変換器と、ローパスフィ
ルタと、アナログミキサーと、バンドパスフィルタとに
よってディジタル直交変調器を構成し、Paralell−Seri
al変換器の前段に乗算器を挿入することによって、乗算
器の最高処理速度と同じ周波数の変調信号を得ることが
でき、また後段部においてバンドパスフィルタを用いて
帯域制限を行うことにより、所要演算ビット数を削減で
き、さらに高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明のディジタル直交変調器の第１実施例の
構成図である。

【図２】第１実施例の各信号のタイミングチャートであ
る。

【図３】本発明の第２実施例の構成図である。

【図４】本発明の第３実施例の構成図である。

【図５】第３実施例の各信号のタイミングチャートであ
る。

【図６】第３実施例の各信号のタイミングチャートであ
る。

【図７】本発明の第４実施例の構成図である。

【図８】本発明の第５実施例の構成図である。

【図９】従来のディジタル直交変調器の構成図である。

【図１０】ＣＯＳ波形信号の説明図である。

【図１１】ＳＩＮ波形信号の説明図である。

【図１２】従来のディジタル直交変調器の構成図であ
る。

【符号の説明】

７，31，49，71…ディジタル／アナログ(Ｄ／Ａ)変換
器、 ９…ベースバンドＩ信号、 10…ベースバンドＱ
信号、 20，21，40，41，46，48…パラレル−シリアル
変換器、 22，30，47，70…極性反転器、 23，32，5
0，72，82…バンドパスフィルタ、 41…加算器、 42
…減算器、 43，44…乗算器、 80…ローパスフィル
タ、 81…アナログミキサー。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ベースバンドＩ，Ｑ信号を時間順に合成
   し１つの系統の信号を得る第１のパラレル−シリアル変
   換器と、この第１のパラレル−シリアル変換器によって
   作られた信号の極性を反転する極性反転器と、前記第１
   のパラレル−シリアル変換器によって作られた信号と前
   記極性反転器によって作られた信号を時間順に合成しデ
   ィジタル変調信号を得る第２のパラレル−シリアル変換
   器と、ディジタル変調信号をアナログ変調信号に変換す
   るディジタル／アナログ変換器と、前記アナログ変調信
   号の高次高調波成分を変調信号として取り出し、不要周
   波数成分を除去して出力するバンドパスフィルタとから
   なることを特徴とするディジタル直交変調器。
2. 【請求項２】 ベースバンドＩ，Ｑ信号を時間順に合成
   し１つの系統の信号を得る第１のパラレル−シリアル変
   換器と、この第１のパラレル−シリアル変換器によって
   作られた信号の極性を反転する第１の極性反転器と、前
   記第１のパラレル−シリアル変換器によって作られた信
   号と前記第１の極性反転器によって作られた信号を時間
   順に合成しディジタル変調信号を得る第２のパラレル−
   シリアル変換器と、前記ディジタル変調信号の極性を反
   転する第２の極性反転器と、前記ディジタル変調信号を
   極性反転した信号をアナログ変調信号に変換するディジ
   タル／アナログ変換器と、前記アナログ変調信号の折り
   返し雑音成分を変調信号として取り出し、不要周波数成
   分を除去して出力するバンドパスフィルタとからなるこ
   とを特徴とするディジタル直交変調器。
3. 【請求項３】 ベースバンドＩ，Ｑ信号を時間順に合成
   し１つの系統の信号を得る第１のパラレル−シリアル変
   換器と、ベースバンドＩ，Ｑ信号を加算する加算器と、
   ベースバンドＩ，Ｑ信号を減算する減算器と、前記加算
   器と減算器からの信号に対しそれぞれ１/√２の乗算を
   行う一対の乗算器と、各乗算器からの系統の信号を時間
   順に合成し１つの系統の信号を得る第２のパラレル−シ
   リアル変換器と、前記第１のパラレル−シリアル変換器
   によって作られた信号と前記第２のパラレル−シリアル
   変換器によって作られた信号を時間順に合成し１つの系
   統の信号を得る第３のパラレル−シリアル変換器と、こ
   の第３のパラレル−シリアル変換器によって作られた信
   号の極性を反転する極性反転器と、前記第３のパラレル
   −シリアル変換器によって作られた信号と前記極性反転
   器によって作られた信号を時間順に合成しディジタル変
   調波を得る第４のパラレル−シリアル変換器と、ディジ
   タル変調信号をアナログ変調信号に変換するディジタル
   ／アナログ変換器と、前記アナログ変調信号の高次高調
   波成分を変調信号として取り出し、不要周波数成分を除
   去して出力するバンドパスフィルタとからなることを特
   徴とするディジタル直交変調器。
4. 【請求項４】 ベースバンドＩ，Ｑ信号を時間順に合成
   し１つの系統の信号を得る第１のパラレル−シリアル変
   換器と、ベースバンドＩ，Ｑ信号を加算する加算器と、
   ベースバンドＩ，Ｑ信号を減算する減算器と、前記加算
   器と減算器からの信号に対しそれぞれ１/√２の乗算を
   行う一対の乗算器と、各乗算器からの系統の信号を時間
   順に合成し１つの系統の信号を得る第２のパラレル−シ
   リアル変換器と、前記第１のパラレル−シリアル変換器
   によって作られた信号と前記第２のパラレル−シリアル
   変換器によって作られた信号を時間順に合成し１つの系
   統の信号を得る第３のパラレル−シリアル変換器と、こ
   の第３のパラレル−シリアル変換器によって作られた信
   号の極性を反転する第１の極性反転器と、前記第３のパ
   ラレル−シリアル変換器によって作られた信号と前記第
   １の極性反転器によって作られた信号を時間順に合成し
   ディジタル変調信号を得る第４のパラレル−シリアル変
   換器と、前記ディジタル変調信号の極性を反転する第２
   の極性反転器と、前記ディジタル変調信号を極性反転し
   た信号をアナログ変調信号に変換するディジタル／アナ
   ログ変換器と、前記アナログ変調信号の折り返し雑音成
   分を変調信号として取り出し、不要周波数成分を除去し
   て出力するバンドパスフィルタとからなることを特徴と
   するディジタル直交変調器。
5. 【請求項５】 ベースバンドＩ，Ｑ信号を時間順に合成
   し１つの系統の信号を得る第１のパラレル−シリアル変
   換器と、ベースバンドＩ，Ｑ信号を加算する加算器と、
   ベースバンドＩ，Ｑ信号を減算する減算器と、前記加算
   器と減算器からの信号に対しそれぞれ１/√２の乗算を
   行う一対の乗算器と、各乗算器からの系統の信号を時間
   順に合成し１つの系統の信号を得る第２のパラレル−シ
   リアル変換器と、前記第１のパラレル−シリアル変換器
   によって作られた信号と前記第２のパラレル−シリアル
   変換器によって作られた信号を時間順に合成し１つの系
   統の信号を得る第３のパラレル−シリアル変換器と、こ
   の第３のパラレル−シリアル変換器によって作られた信
   号の極性を反転する極性反転器と、前記第３のパラレル
   −シリアル変換器によって作られた信号と前記極性反転
   器によって作られた信号を時間順に合成しディジタル変
   調波を得る第４のパラレル−シリアル変換器と、ディジ
   タル変調信号をアナログ変調信号に変換するディジタル
   ／アナログ変換器と、前記アナログ変調信号の不要周波
   数成分を除去するローパスフィルタと、このローパスフ
   ィルタによって出力されたアナログ信号を局部発信信号
   と混合しアップコンバートするアナログミキサーと、こ
   のアナログミキサーによって出力されたアナログ信号を
   帯域制限して出力するバンドパスフィルタとからなるこ
   とを特徴とするディジタル直交変調器。