JP4526955B2 - デジタルｒｆメモリ装置 - Google Patents

Description

この発明は、レーダシステムにおいて、受信ＩＦ信号をデジタル信号に変換して記憶し、かつ読み出して受信ＩＦ信号を再生するために適用されるデジタルＲＦメモリ装置に関するものである。

アンテナにより、パルスレーダ波を送出して、対象物からの反射波を受信し、その対象物を探索分析するレーダ装置がある。レーダ装置の付加機能として、あるいは単独装置として、他の者が使用する同種レーダ装置から発射されるパルスレーダ波を受信し、その受信パルスレーダ波を用いて妨害波を生成し、この妨害波を送信して相手方の受信機能に妨害を与えるレーダシステムがある。そのため、レーダシステムでは、デジタルＲＦメモリ装置を備え、受信した相手方のパルスレーダ波の成分をデジタル変換して一時的に記憶し、妨害波を生成するときに、記憶したデジタル信号を読み出し、アナログ変換して再生波を得るようにしている（例えば、特許文献１参照）。

上述のように用いられるデジタルＲＦメモリ装置は、デジタル変換した受信信号をメモリに書き込み、かつ記憶したデータを読み出すためのタイミング制御を行う制御回路を備えている。この制御回路の構成の一部として、メモリへの書込み開始を行うトリガを生成する書込み開始トリガ発生回路があるが、これをこの発明の図１を引用して説明すると、従来の発生回路は次のような構成を備えている。ＩＱミキサ１に入力される微弱な受信ＩＦ信号の一部を、カップラを用いて取り出し、ＲＦ帯リミッティングアンプで所要のレベルに増幅し、増幅された信号を検波器で検波して、ビデオ信号に変換後、オペアンプで増幅して比較回路で比較する。比較回路は、閾値を超えた場合、記憶開始のトリガを発生してメモリ３に与え、デジタルＩ、Ｑ信号の書込み開始を行うようにしている。

特開２００４−８５３４０号公報（図１、図９）

上記のように、従来のデジタルＲＦメモリ装置では、書込み開始トリガ発生器がＲＦ帯リミッティングアンプ、検波器、オペアンプを使用しているため、これら構成部品が持つ動作の遅延時間分、書込み開始のトリガの発生が遅れ、受信信号の最初の部分、すなわちチャープ信号の一部が欠けて、所要の積分値が得られず記憶できなくなるという問題があった。なお、特許文献１には、メモリに対して制御部が記載されているが、書込み開始のタイミングに関する記載は開示されていない。

この発明は、上記問題点を解決するためになされたもので、受信信号の先頭部分から記憶できるようにしたデジタルＲＦメモリ装置を得ることを目的とする。

この発明に係るデジタルＲＦメモリ装置は、アンテナで受信したレーダ波から得られるＩ信号およびＱ信号からなる受信ＩＦ信号をデジタル信号に変換するＡ／Ｄ変換回路と、Ａ／Ｄ変換回路により変換されたデジタルＩ信号およびデジタルＱ信号からデジタル信号の振幅値を生成する振幅値生成回路からなり、振幅値生成回路により生成された振幅値が閾値を超えたときに書込みを開始するトリガを発生する書込みトリガ発生回路と、書込みトリガ発生回路によるトリガの発生に応答してＡ／Ｄ変換回路により変換されたデジタルＩ信号およびデジタルＱ信号を記憶するメモリと、妨害波を生成するときに、メモリからデジタルＩ信号およびデジタルＱ信号を読み出す読出し信号を発生する読出し制御回路と、読出し制御回路からの読出し信号に応答して変調される信号を出力する変調回路と、読出し制御回路からの読出し信号に応答してメモリから読み出されたデジタルＩ信号およびデジタルＱ信号に変調回路から出力された変調される信号を乗算する乗算回路と、乗算回路により乗算されたデジタル変調Ｉ信号およびデジタル変調Ｑ信号をアナログ変換して再生変調Ｉ信号および再生変調Ｑ信号を生成するＤ／Ａ変換器とを備えたものである。

この発明によれば、受信信号の検出に遅延を生じることが無いため、受信信号を最初の部分から記憶することができる効果がある。
また、変調回路と乗算回路をデジタルＲＦメモリ装置内に設けてメモリから読み出されたデジタル信号に対してデジタル段で変調を加えるようにしたので、従来ＩＱミキサの後段に配置していたＲＦ段で構成された変調回路に比べ、変調回路の小型化を可能にする効果が得られる。

実施の形態１．
図１はこの発明の実施の形態１によるデジタルＲＦメモリ装置の構成を示すブロック図である。
図において、ＩＱミキサ１は、レーダ波から得られる受信ＩＦ信号をＩ信号とＱ信号に分離する手段である。Ａ／Ｄ変換回路２は、分離されたＩ信号とＱ信号を、デジタルＩ信号とデジタルＱ信号に変換する手段である。メモリ３は、デジタルＩ信号とデジタルＱ信号を記憶する手段である。Ｄ／Ａ変換回路４は、メモリ３から読み出したデジタルＩ信号とデジタルＱ信号をアナログの再生Ｉ信号と再生Ｑ信号に変換する手段である。ＩＱミキサ５は、再生Ｉ信号と再生Ｑ信号を合成して再生ＩＦ信号を生成する手段である。書込み開始トリガ生成回路６は、Ａ／Ｄ変換回路２のデジタルＩ信号とデジタルＱ信号から振幅値を生成し、生成した振幅値が閾値を超えたときにメモリ３にデジタル信号の書込みを開始するトリガを発生する手段で、そのために、振幅値生成回路７、閾値回路８、比較回路９を備えている。読出し制御回路１３は、メモリ３から記憶されたデジタルＩ信号とデジタルＱ信号を読み出すタイミングを与える読出し信号を生成する手段で、周知のものである。

次に動作について説明する。
図示していないが、アンテナで受信されたレーダ波は、周波数変換器により中間周波信号（受信ＩＦ信号）に変換される。この受信ＩＦ信号はＩＱミキサ１に与えられ、２つのチャネルの信号、すなわちＩ信号とＱ信号に分離される。なお、Ｉ信号とＱ信号とは、同一周波数の信号で、位相差が９０°の関係を持っている。分離されたアナログのＩ信号とＱ信号は、Ａ／Ｄ変換回路２により、それぞれデジタル化され、デジタルＩ信号とデジタルＱ信号となる。このデジタルＩ信号とデジタルＱ信号はメモリ３に与えられが、それぞれの一部は書込み開始トリガ生成回路６に入力される。

書込み開始トリガ生成回路６において、振幅値生成回路７により、デジタルＩ信号とデジタルＱ信号は、振幅値Ｉ^２＋Ｑ^２に変換される。ここで、ＩとＱは位相が９０度ずれているのでベクトル扱いすると、本来の振幅値Ａは、
Ａ＝ （Ｉ^２＋Ｑ^２）^１／２
となるが、後で閾値と相対比較を行うことを目的としているので、平方根まで算出せず、Ｉ^２＋Ｑ^２を用いる。次に、比較回路９において、この振幅値を閾値回路８で設定された閾値と比較し、振幅値が閾値を超えた場合、書込み開始トリガを発生し、メモリ３に送出する。メモリ３は、この書込み開始トリガを受信すると、デジタルＩ信号とデジタルＱ信号の記憶を開始する。

再生時には、読出し制御回路１３からの読出し信号を受け、メモリ３から、記憶されていたデジタルＩ信号とデジタルＱ信号が読み出され、Ｄ／Ａ変換回路４でアナログ化された再生Ｉ信号と再生Ｑ信号となる。この再生Ｉ信号と再生Ｑ信号は、ＩＱミキサ５で合成され、再生ＩＦ信号となる。再生ＩＦ信号は変調回路１０において、振幅変調または周波数変調を行い。変調された信号（再生変調ＩＦ信号）は、ＲＦ信号に周波数変換された後、図示していない送信装置により大電力増幅され、アンテナからレーダ波として送信される。

以上のように、この実施の形態１によれば、Ａ／Ｄ変換回路２で変換されたデジタル信号の一部を取り出し、その振幅値を生成して、その値を基にデジタル信号をメモリ３に書き込むための開始のタイミングを決めるようにしたので、従来のような遅延時間を発生することが無く、受信ＩＦ信号を最初の部分が欠落することがなく記憶することができる効果が得られる。また、そのための回路構成の小型化も図ることができる。

実施の形態２．
図２はこの発明の実施の形態２によるデジタルＲＦメモリ装置の構成を示すブロック図である。図において、図１と同等な部分には同一符号を付し、原則的にその説明を省略する。この実施の形態２では、新たに、メモリ３とＤ／Ａ変換回路４の間に乗算回路１２と変調回路１１を設けた構成を有している。
ここでは、再生時に、読出し制御回路１３から出力される読出し信号が変調回路１１にも与えられる。変調回路１１は、この読出し信号に応答して、メモリ３の読出しタイミングに同期して振幅変調および周波数変調される信号（キャリアに相当）を出力する。乗算回路１２は、この信号を、メモリ３から読み出されたデジタル信号に乗算する。この場合、変調回路１１と乗算回路１２で協働して変調を行うことになるが、振幅変調は、メモリの読出しタイミングに合わせ、読み出したデジタルＩ信号およびデジタルＱ信号に、時間により変化する一定値（例えばランダム値）を乗算することにより、所定の振幅値にコントロールする。一方、周波数変調は、メモリの読出しタイミングに合わせ、読み出したデジタルＩ信号に余弦波ｃｏｓωｔを、またデジタルＱ信号に正弦波ｓｉｎωｔを乗算することにより、所定の周波数にコントロールする。このような振幅変調および周波数変調により、乗算回路１２から得られた被変調信号、すなわちデジタル変調Ｉ信号とデジタル変調Ｑ信号は、Ｄ／Ａ変換回路４でアナログの再生変調Ｉ信号と再生変調Ｑ信号に再生され、ＩＱミキサ５で合成されて再生変調ＩＦ信号になる。

以上のように、この実施の形態２によれば、変調回路１１と乗算回路１２をデジタルＲＦメモリ装置内に設けてメモリ３から読み出されたデジタル信号に対してデジタル段で変調を加えるようにしたので、従来ＩＱミキサの後段に配置していたＲＦ段で構成された変調回路に比べ、変調回路の小型化を可能にする効果が得られる。

この発明の実施の形態１によるデジタルＲＦメモリ装置の構成を示すブロック図である。 この発明の実施の形態２によるデジタルＲＦメモリ装置の構成を示すブロック図である。

符号の説明

１，５ ＩＱミキサ、２ Ａ／Ｄ変換回路、３ メモリ、４ Ｄ／Ａ変換回路、６ 書込み開始トリガ生成回路、７ 振幅値回路、８ 閾値回路、９ 比較回路、１０，１１ 変調回路、１２ 乗算回路、１３ 読出し制御回路。

Claims (1)

1. アンテナで受信したレーダ波から得られるＩ信号およびＱ信号からなる受信ＩＦ信号をデジタル信号に変換するＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路により変換されたデジタルＩ信号およびデジタルＱ信号からデジタル信号の振幅値を生成する振幅値生成回路からなり、該振幅値生成回路により生成された振幅値が閾値を超えたときに書込みを開始するトリガを発生する書込みトリガ発生回路と、
   前記書込みトリガ発生回路によるトリガの発生に応答して前記Ａ／Ｄ変換回路により変換されたデジタルＩ信号およびデジタルＱ信号を記憶するメモリと、
   妨害波を生成するときに、前記メモリからデジタルＩ信号およびデジタルＱ信号を読み出す読出し信号を発生する読出し制御回路と、
   前記読出し制御回路からの読出し信号に応答して変調される信号を出力する変調回路と、
   前記読出し制御回路からの読出し信号に応答して前記メモリから読み出されたデジタルＩ信号およびデジタルＱ信号に前記変調回路から出力された変調される信号を乗算する乗算回路と、
   前記乗算回路により乗算されたデジタル変調Ｉ信号およびデジタル変調Ｑ信号をアナログ変換して再生変調Ｉ信号および再生変調Ｑ信号を生成するＤ／Ａ変換器とを備えたデジタルＲＦメモリ装置。

Images