JP2000111637A - 電波妨害装置用レピータ変調器 - Google Patents
電波妨害装置用レピータ変調器Info
- Publication number
- JP2000111637A JP2000111637A JP10286385A JP28638598A JP2000111637A JP 2000111637 A JP2000111637 A JP 2000111637A JP 10286385 A JP10286385 A JP 10286385A JP 28638598 A JP28638598 A JP 28638598A JP 2000111637 A JP2000111637 A JP 2000111637A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- input
- repeater
- modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
(57)【要約】
【課題】 高周波信号の波形記憶装置を使用した電波妨
害装置用レピータ変調器に関し、電磁波干渉がなく、妨
害効率が低下せず、連続妨害が可能な電波妨害装置用の
レピータ変調器の提供を図ることを目的とする。 【解決手段】 入力側処理手段と、制御回路と、書込制
御信号／読出制御信号を用いて、入力信号を記憶部分に
書き込んだ後、読み出して高周波信号に変換して出力す
る出力側記憶・処理手段とを有する電波妨害装置用レピ
ータ変調器において、外部からの周波数情報を用いて、
対応するフィルタ係数を出力するフィルタ制御回路と、
入力側処理手段からの出力信号のうち、設定されたフィ
ルタ係数に対応する所望周波数の信号のみを通過させる
チューニングフィルタとで構成したフィルタ手段とを設
け、入力した高周波信号から所望周波数の信号のみを記
憶し、再生するように構成する。
害装置用レピータ変調器に関し、電磁波干渉がなく、妨
害効率が低下せず、連続妨害が可能な電波妨害装置用の
レピータ変調器の提供を図ることを目的とする。 【解決手段】 入力側処理手段と、制御回路と、書込制
御信号／読出制御信号を用いて、入力信号を記憶部分に
書き込んだ後、読み出して高周波信号に変換して出力す
る出力側記憶・処理手段とを有する電波妨害装置用レピ
ータ変調器において、外部からの周波数情報を用いて、
対応するフィルタ係数を出力するフィルタ制御回路と、
入力側処理手段からの出力信号のうち、設定されたフィ
ルタ係数に対応する所望周波数の信号のみを通過させる
チューニングフィルタとで構成したフィルタ手段とを設
け、入力した高周波信号から所望周波数の信号のみを記
憶し、再生するように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号の波形
記憶装置を使用した、電波妨害装置用レピータ変調器に
関するものである。
記憶装置を使用した、電波妨害装置用レピータ変調器に
関するものである。
【０００２】デジタル高周波メモリを使用した電波妨害
装置用レピータ変調器が提供されている。しかし、上記
のレピータ変調器は入力した高周波信号が妨害波であっ
ても、なくても記憶／再生して相手側に送り返している
為、 妨害対象としていない機器に電磁干渉を与えたり、 妨害電力が、妨害波と妨害波でない波に分散され、
妨害効率が低下する場合がある。
装置用レピータ変調器が提供されている。しかし、上記
のレピータ変調器は入力した高周波信号が妨害波であっ
ても、なくても記憶／再生して相手側に送り返している
為、 妨害対象としていない機器に電磁干渉を与えたり、 妨害電力が、妨害波と妨害波でない波に分散され、
妨害効率が低下する場合がある。
【０００３】そこで、入力する高周波信号の中から妨害
波のみを記憶／再生することにより、電磁干渉がなく、
妨害効率が低下せず、連続妨害が可能な電波妨害装置用
のレピータ変調器の提供を図ることが必要である。
波のみを記憶／再生することにより、電磁干渉がなく、
妨害効率が低下せず、連続妨害が可能な電波妨害装置用
のレピータ変調器の提供を図ることが必要である。
【０００４】
【従来の技術】図１２は従来例の要部構成図、図１３は
図１２の動作説明図である。なお、図１２中の１はロー
カル発振器、２はデバイダ、３は入力ミキサ、４ａ，４
ｂはＡ／Ｄ変換器、５ａ，５ｂは波形メモリ、６ａ，６
ｂはＤ／Ａ変換器、７は出力ミキサ、８は制御回路、９
は検波器である。
図１２の動作説明図である。なお、図１２中の１はロー
カル発振器、２はデバイダ、３は入力ミキサ、４ａ，４
ｂはＡ／Ｄ変換器、５ａ，５ｂは波形メモリ、６ａ，６
ｂはＤ／Ａ変換器、７は出力ミキサ、８は制御回路、９
は検波器である。
【０００５】以下、図１３を用いて図１２の動作を説明
する。図１２において、入力した周波数ｆ０，ｆ１，ｆ
２の高周波信号はデバイダ２で二分配され、一方は検波
器９に、他方は入力ミキサ３に加えられる。
する。図１２において、入力した周波数ｆ０，ｆ１，ｆ
２の高周波信号はデバイダ２で二分配され、一方は検波
器９に、他方は入力ミキサ３に加えられる。
【０００６】ここで、周波数ｆ０，ｆ２の高周波信号は
妨害を与えない波、周波数ｆ１の高周波信号は所望波
（以下、妨害波）とする（図１３−参照）。さて、入
力ミキサ３には、ローカル発振器１からのローカル信号
が印加しているので、入力高周波信号から位相が９０度
ずれたＩチャネル，Ｑチャネルのアナログ信号が取り出
され、対応するＡ／Ｄ変換器４ａ，４ｂでＩチャネル，
Ｑチャネルのデジタル信号に変換される。
妨害を与えない波、周波数ｆ１の高周波信号は所望波
（以下、妨害波）とする（図１３−参照）。さて、入
力ミキサ３には、ローカル発振器１からのローカル信号
が印加しているので、入力高周波信号から位相が９０度
ずれたＩチャネル，Ｑチャネルのアナログ信号が取り出
され、対応するＡ／Ｄ変換器４ａ，４ｂでＩチャネル，
Ｑチャネルのデジタル信号に変換される。
【０００７】また、検波器９は、入力した周波数ｆ０，
ｆ１，ｆ２の高周波信号を検波し、検波波形を制御回路
８に送出する。制御回路８は、外部から書込指示が入力
している時間と、上記の検波波形が内部に設定したしき
い値を越えている時間との共通時間に、書込ゲート信号
及び書込アドレスを波形メモリ５ａ，５ｂに出力する
（図１３−, 〜参照）。
ｆ１，ｆ２の高周波信号を検波し、検波波形を制御回路
８に送出する。制御回路８は、外部から書込指示が入力
している時間と、上記の検波波形が内部に設定したしき
い値を越えている時間との共通時間に、書込ゲート信号
及び書込アドレスを波形メモリ５ａ，５ｂに出力する
（図１３−, 〜参照）。
【０００８】そこで、Ａ／Ｄ変換器４ａ，４ｂからのＩ
チャネル，Ｑチャネルのデジタル信号が、それぞれ、対
応する波形メモリ５ａ，５ｂ内の指定アドレスに書き込
まれる。
チャネル，Ｑチャネルのデジタル信号が、それぞれ、対
応する波形メモリ５ａ，５ｂ内の指定アドレスに書き込
まれる。
【０００９】なお、書込アドレスは、Ａ／Ｄ変換器４
ａ，４ｂのサンプリング時間と同じ時間で変化する。波
形メモリ５ａ，５ｂに書き込まれたＩチャネル，Ｑチャ
ネルのデジタル信号は、制御回路８からの読出ゲート信
号及び読出アドレスを用いて、順次、読み出され、Ｄ／
Ａ変換器６ａ，６ｂにより、それぞれ、Ｉチャネル，Ｑ
チャネルのアナログ信号に再生される（図１３−，
参照）。
ａ，４ｂのサンプリング時間と同じ時間で変化する。波
形メモリ５ａ，５ｂに書き込まれたＩチャネル，Ｑチャ
ネルのデジタル信号は、制御回路８からの読出ゲート信
号及び読出アドレスを用いて、順次、読み出され、Ｄ／
Ａ変換器６ａ，６ｂにより、それぞれ、Ｉチャネル，Ｑ
チャネルのアナログ信号に再生される（図１３−，
参照）。
【００１０】そして、再生されたＩチャネル，Ｑチャネ
ルのアナログ信号は、出力ミキサ７で、印加しているロ
ーカル発振器の出力と混合され、周波数ｆ０，ｆ１，ｆ
２の高周波信号に再生される（図１３−参照）。
ルのアナログ信号は、出力ミキサ７で、印加しているロ
ーカル発振器の出力と混合され、周波数ｆ０，ｆ１，ｆ
２の高周波信号に再生される（図１３−参照）。
【００１１】なお、読出ゲート信号は、外部からの読出
モード信号で決定される規定時間（含む０）を経過した
後に制御回路８から送出されるが、１回の書き込みに対
して１回の読み出しが行われる（図１３−，参
照）。
モード信号で決定される規定時間（含む０）を経過した
後に制御回路８から送出されるが、１回の書き込みに対
して１回の読み出しが行われる（図１３−，参
照）。
【００１２】また、読み出し時のアドレスは、書き込み
時と同じアドレスｆ０，ｆ１，ｆ２が連続して変化する
（図１３−参照）。従って、波形メモリ５ａ，５ｂに
書き込む時間に入力する高周波信号は、周波数ｆ１の妨
害波であっても、周波数ｆ０，ｆ２の妨害波でない波で
あっても、検波波形がしきい値を越えれば、記憶／再生
されて、妨害波として送信される（図１３−，参
照）。
時と同じアドレスｆ０，ｆ１，ｆ２が連続して変化する
（図１３−参照）。従って、波形メモリ５ａ，５ｂに
書き込む時間に入力する高周波信号は、周波数ｆ１の妨
害波であっても、周波数ｆ０，ｆ２の妨害波でない波で
あっても、検波波形がしきい値を越えれば、記憶／再生
されて、妨害波として送信される（図１３−，参
照）。
【００１３】
【発明が解決しようとする課題】ここで、電波妨害装置
の運用環境としては、味方のレーダ、通信装置等が近く
で作動しており、妨害の対象とする敵レーダの電波と味
方のレーダ等の電波が混在するのが一般的である。この
為、 （ａ）レピータ変調器に入力され、しきい値を越えた高
周波信号は、全て記憶／再生され、妨害波として送信さ
れる為、妨害対象としない機器（例えば、味方のレー
ダ）に電磁干渉を与える。 （ｂ）複数の高周波信号が同時に入力した場合、妨害電
力が妨害対象機器向けと非妨害対象機器向けとに分散さ
れる為、妨害対象機器に対するエネルギーが小さくなっ
て妨害効率の低下となる。 （ｃ）妨害波が連続波形にならない為に連続した妨害が
与えられない。
の運用環境としては、味方のレーダ、通信装置等が近く
で作動しており、妨害の対象とする敵レーダの電波と味
方のレーダ等の電波が混在するのが一般的である。この
為、 （ａ）レピータ変調器に入力され、しきい値を越えた高
周波信号は、全て記憶／再生され、妨害波として送信さ
れる為、妨害対象としない機器（例えば、味方のレー
ダ）に電磁干渉を与える。 （ｂ）複数の高周波信号が同時に入力した場合、妨害電
力が妨害対象機器向けと非妨害対象機器向けとに分散さ
れる為、妨害対象機器に対するエネルギーが小さくなっ
て妨害効率の低下となる。 （ｃ）妨害波が連続波形にならない為に連続した妨害が
与えられない。
【００１４】この為、連続した妨害を与えるには、別に
置換発振器（外部から指定した周波数を連続して出力す
る発振器）が必要である。と云う課題があった。
置換発振器（外部から指定した周波数を連続して出力す
る発振器）が必要である。と云う課題があった。
【００１５】本発明は、入力する高周波信号の中から、
所望周波数の信号のみを記憶して再生することにより、
電磁干渉がなく、妨害効率が低下せず、連続妨害が可能
な電波妨害装置用レピータ変調器の提供を図ることを目
的とする。
所望周波数の信号のみを記憶して再生することにより、
電磁干渉がなく、妨害効率が低下せず、連続妨害が可能
な電波妨害装置用レピータ変調器の提供を図ることを目
的とする。
【００１６】
【課題を解決するための手段】図１は第１の本発明の要
部構成説明図で、（ａ）は要部構成図、（ｂ）チューニ
ングフィルタ特性説明図、図２は第２、第３の本発明の
要部構成図、図３は第４の本発明の要部構成説明図で
（ａ）は要部構成図、（ｂ）はチューニングフィルタ特
性説明図である。
部構成説明図で、（ａ）は要部構成図、（ｂ）チューニ
ングフィルタ特性説明図、図２は第２、第３の本発明の
要部構成図、図３は第４の本発明の要部構成説明図で
（ａ）は要部構成図、（ｂ）はチューニングフィルタ特
性説明図である。
【００１７】なお、図１〜図３中の符号１〜９は、図１
２に示す従来例の要部構成図と同じ符号であり、同じ動
作をする。更に、書込制御信号は書込ゲート信号と書込
アドレスを含み、読出制御信号は読出ゲート信号と読出
アドレスを含むものとする。
２に示す従来例の要部構成図と同じ符号であり、同じ動
作をする。更に、書込制御信号は書込ゲート信号と書込
アドレスを含み、読出制御信号は読出ゲート信号と読出
アドレスを含むものとする。
【００１８】また、図１〜図３の動作説明図としては、
図５、図７、図８、図１０が対応している。第１の本発
明は、入力する高周波信号を分配した後、一方の高周波
信号は検波して検波波形に、他方の高周波信号は直交す
るベースバンド帯のデジタル信号にそれぞれ、変換して
出力する入力側処理手段と、外部からの書込指示、読出
モード及び検波波形を用いて、書込制御信号／読出制御
信号を生成して出力する制御回路と、該書込制御信号／
読出制御信号を用いて、入力信号を記憶部分に書き込ん
だ後、読み出して高周波信号に変換して出力する出力側
記憶・処理手段とを有する電波妨害装置用レピータ変調
器において、外部からの周波数情報を用いて、対応する
フィルタ係数を出力するフィルタ制御回路と、該入力側
処理手段からの出力信号のうち、設定されたフィルタ係
数に対応する所望周波数の信号のみを通過させるチュー
ニングフィルタとで構成したフィルタ手段を設ける。
図５、図７、図８、図１０が対応している。第１の本発
明は、入力する高周波信号を分配した後、一方の高周波
信号は検波して検波波形に、他方の高周波信号は直交す
るベースバンド帯のデジタル信号にそれぞれ、変換して
出力する入力側処理手段と、外部からの書込指示、読出
モード及び検波波形を用いて、書込制御信号／読出制御
信号を生成して出力する制御回路と、該書込制御信号／
読出制御信号を用いて、入力信号を記憶部分に書き込ん
だ後、読み出して高周波信号に変換して出力する出力側
記憶・処理手段とを有する電波妨害装置用レピータ変調
器において、外部からの周波数情報を用いて、対応する
フィルタ係数を出力するフィルタ制御回路と、該入力側
処理手段からの出力信号のうち、設定されたフィルタ係
数に対応する所望周波数の信号のみを通過させるチュー
ニングフィルタとで構成したフィルタ手段を設ける。
【００１９】そして、入力した高周波信号から所望周波
数の信号のみを記憶し、再生する様にした。第２の本発
明は、外部に、入力した高周波信号の周波数を分析し、
分析結果を出力する瞬時周波数分析器を、制御回路に、
周波数比較部分をそれぞれ設ける。
数の信号のみを記憶し、再生する様にした。第２の本発
明は、外部に、入力した高周波信号の周波数を分析し、
分析結果を出力する瞬時周波数分析器を、制御回路に、
周波数比較部分をそれぞれ設ける。
【００２０】そして、制御回路が、外部からの周波数情
報と該瞬時周波数分析器からの分析結果とを比較した比
較結果と、入力した上記検波波形とを用いて、所望周波
数の信号が書き込める書込時間を設定する。
報と該瞬時周波数分析器からの分析結果とを比較した比
較結果と、入力した上記検波波形とを用いて、所望周波
数の信号が書き込める書込時間を設定する。
【００２１】そして、設定した書込時間に、入力した高
周波信号から所望周波数の信号のみを出力側記憶・処理
手段に記憶し、再生する様にした。第３の本発明は、上
記出力側記憶・処理手段に記憶した所望周波数の信号を
再生する際、次の書込制御信号が入力する迄、所望周波
数の信号を連続して再生する様にした。
周波信号から所望周波数の信号のみを出力側記憶・処理
手段に記憶し、再生する様にした。第３の本発明は、上
記出力側記憶・処理手段に記憶した所望周波数の信号を
再生する際、次の書込制御信号が入力する迄、所望周波
数の信号を連続して再生する様にした。
【００２２】第４の本発明は、上記制御回路に、チュー
ニングフィルタを通過した直交するベースバンド帯の信
号から振幅を求める演算／レベル検出部分を設ける。
ニングフィルタを通過した直交するベースバンド帯の信
号から振幅を求める演算／レベル検出部分を設ける。
【００２３】そして、演算／レベル検出手段が求めた信
号の振幅がしきい値を越えた時間に、書込制御信号を用
いて該入力した高周波信号から所望周波数の信号のみを
記憶し、次の書込制御信号が入力する迄の間、所望周波
数の信号を連続して再生する様にした。
号の振幅がしきい値を越えた時間に、書込制御信号を用
いて該入力した高周波信号から所望周波数の信号のみを
記憶し、次の書込制御信号が入力する迄の間、所望周波
数の信号を連続して再生する様にした。
【００２４】さて、図１に示す第１の本発明は、新たに
チューニングフィルタ１０ａ，１０ｂと、フィルタ制御
回路１１を追加している。チューニングフィルタ１０
ａ，１０ｂは、図１（ｂ）に示す様に、通過帯域が狭
く、周波数が連続したフィルタパターンを複数（図面で
は５個）持っており、フィルタ制御回路１１の制御（チ
ューニングフィルタに対するフィルタ係数の設定）によ
り、１つのフィルタパターンを設定することができる。
チューニングフィルタ１０ａ，１０ｂと、フィルタ制御
回路１１を追加している。チューニングフィルタ１０
ａ，１０ｂは、図１（ｂ）に示す様に、通過帯域が狭
く、周波数が連続したフィルタパターンを複数（図面で
は５個）持っており、フィルタ制御回路１１の制御（チ
ューニングフィルタに対するフィルタ係数の設定）によ
り、１つのフィルタパターンを設定することができる。
【００２５】これにより、チューニングフィルタは所望
周波数の信号のみを通過させることができる。なお、図
１（ｂ）中のｆ０／ｆ１／ｆ２／ｆ３／ｆ４は５つのフ
ィルタパターンの通過帯域の中心周波数である。
周波数の信号のみを通過させることができる。なお、図
１（ｂ）中のｆ０／ｆ１／ｆ２／ｆ３／ｆ４は５つのフ
ィルタパターンの通過帯域の中心周波数である。
【００２６】一方、電波妨害装置は送信する妨害周波数
が予め判っているので、フィルタ制御回路１１は外部か
ら入力した周波数情報を用いて、チューニングフィルタ
１０ａ、１０ｂにどのフィルタパターンを設定させるか
を決定し、決定したフィルタ係数をチューニングフィル
タ１０ａ，１０ｂに出力する。
が予め判っているので、フィルタ制御回路１１は外部か
ら入力した周波数情報を用いて、チューニングフィルタ
１０ａ、１０ｂにどのフィルタパターンを設定させるか
を決定し、決定したフィルタ係数をチューニングフィル
タ１０ａ，１０ｂに出力する。
【００２７】この動作を行なうことにより、波形メモリ
５ａ，５ｂに記憶されるデジタルデータは所望周波数の
妨害波のみとなる。これにより、電波妨害装置から再生
した妨害波を送信しても、妨害対象としない機器には電
磁干渉を与えることはない。
５ａ，５ｂに記憶されるデジタルデータは所望周波数の
妨害波のみとなる。これにより、電波妨害装置から再生
した妨害波を送信しても、妨害対象としない機器には電
磁干渉を与えることはない。
【００２８】また、複数の高周波信号が同時に入力して
も妨害電力は分散されず、妨害効率は低下しない。図２
に示す第２、第３の本発明は、瞬時周波数分析器（ＩＦ
Ｍ）１２の追加により、デバイダ２で入力高周波信号を
３分配させると共に、制御回路８の機能を変更した。
も妨害電力は分散されず、妨害効率は低下しない。図２
に示す第２、第３の本発明は、瞬時周波数分析器（ＩＦ
Ｍ）１２の追加により、デバイダ２で入力高周波信号を
３分配させると共に、制御回路８の機能を変更した。
【００２９】なお、瞬時周波数分析器１２は分析した周
波数をデジタル信号で出力するが、この技術は従来技術
である。本発明では、制御回路８が、外部より入力した
周波数情報と、瞬時周波数分析器（ＩＦＭ）１２の周波
数分析結果とが一致している時間と、入力した検波波形
が設定したしきい値を越えている時間との共通する時間
を、書き込みゲート信号としてアドレスと共に、波形メ
モリ５ａ，５ｂに出力する。
波数をデジタル信号で出力するが、この技術は従来技術
である。本発明では、制御回路８が、外部より入力した
周波数情報と、瞬時周波数分析器（ＩＦＭ）１２の周波
数分析結果とが一致している時間と、入力した検波波形
が設定したしきい値を越えている時間との共通する時間
を、書き込みゲート信号としてアドレスと共に、波形メ
モリ５ａ，５ｂに出力する。
【００３０】この動作を行なうことにより、波形メモリ
５ａ，５ｂに書き込まれる信号は、所望周波数（例え
ば、周波数ｆ１）の信号（即ち、妨害波）のみとなる。
そこで、再生した高周波信号が電波妨害装置より送信さ
れても、妨害対象としない機器に対しては電磁干渉を与
えることはない。
５ａ，５ｂに書き込まれる信号は、所望周波数（例え
ば、周波数ｆ１）の信号（即ち、妨害波）のみとなる。
そこで、再生した高周波信号が電波妨害装置より送信さ
れても、妨害対象としない機器に対しては電磁干渉を与
えることはない。
【００３１】なお、再生した高周波信号の送出回数は、
第２の本発明の場合は第１の本発明の場合と同じく１回
のみである。しかし、第３の本発明の場合は、同じ読出
アドレスを何回も繰り返してアクセスする様になってい
るので、記憶した波形を連続して再生することができる
（図７、図８参照）。
第２の本発明の場合は第１の本発明の場合と同じく１回
のみである。しかし、第３の本発明の場合は、同じ読出
アドレスを何回も繰り返してアクセスする様になってい
るので、記憶した波形を連続して再生することができる
（図７、図８参照）。
【００３２】第４の本発明の場合は、チューニングフィ
ルタ１０ａ，１０ｂとフィルタ制御回路１１の追加によ
り、制御回路８の機能を変更した。本発明の制御回路８
は、チューニングフィルタ１０ａ，１０ｂを通過したＩ
チャネル，Ｑチャネルのデジタル信号を入力させ、Ｉ2
＋Ｑ2 の演算を行う。
ルタ１０ａ，１０ｂとフィルタ制御回路１１の追加によ
り、制御回路８の機能を変更した。本発明の制御回路８
は、チューニングフィルタ１０ａ，１０ｂを通過したＩ
チャネル，Ｑチャネルのデジタル信号を入力させ、Ｉ2
＋Ｑ2 の演算を行う。
【００３３】この演算によりチューニングフィルタ１０
ａ，１０ｂを通過した所望周波数のデジタル信号の振幅
が判る。そして、この振幅が設定したしきい値を越えた
時間に、書き込みゲート信号をアドレスと共に波形メモ
リ５ａ，５ｂに出力する。これにより、波形メモリ５
ａ，５ｂには所望周波数（例えば、周波数ｆ１）の信号
のみが記憶される。
ａ，１０ｂを通過した所望周波数のデジタル信号の振幅
が判る。そして、この振幅が設定したしきい値を越えた
時間に、書き込みゲート信号をアドレスと共に波形メモ
リ５ａ，５ｂに出力する。これにより、波形メモリ５
ａ，５ｂには所望周波数（例えば、周波数ｆ１）の信号
のみが記憶される。
【００３４】読出ゲート信号は、外部からの書込指示が
終了すると発生し、次の書込指示が入力するまで継続す
る。この時のアドレスは、書込時のアドレスを何回も繰
り返して波形メモリ５ａ，５ｂに出力する。
終了すると発生し、次の書込指示が入力するまで継続す
る。この時のアドレスは、書込時のアドレスを何回も繰
り返して波形メモリ５ａ，５ｂに出力する。
【００３５】以上の動作により、入力した高周波信号の
うち、所望周波数の信号のみを記憶し、連続して再生す
ることが可能となる（図９、図１０参照）。従って、再
生した高周波信号が電波妨害装置より送信されても、妨
害対象としない機器に対しては電磁干渉を与えることは
なく、複数の高周波信号が同時に入力しても妨害電力は
分散されず、妨害効率は低下しない。
うち、所望周波数の信号のみを記憶し、連続して再生す
ることが可能となる（図９、図１０参照）。従って、再
生した高周波信号が電波妨害装置より送信されても、妨
害対象としない機器に対しては電磁干渉を与えることは
なく、複数の高周波信号が同時に入力しても妨害電力は
分散されず、妨害効率は低下しない。
【００３６】また、出力する波形は連続波となる為、別
に置換発振器を設ける必要はなく、広いエリアに妨害が
可能となる。
に置換発振器を設ける必要はなく、広いエリアに妨害が
可能となる。
【００３７】
【発明の実施の形態】図４は第１の本発明の実施例の要
部構成図、図５は図４の動作説明図、図６は第２、第３
の本発明の実施例の要部構成図、図７は図６の動作説明
図（第２の本発明の場合）、図８は図６の動作説明図
（第３の本発明の場合）、図９は第４の本発明の実施例
の要部構成図、図１０は図９の動作説明図、図１１妨害
を受けた場合のレーダスコープの一例を示す図である。
部構成図、図５は図４の動作説明図、図６は第２、第３
の本発明の実施例の要部構成図、図７は図６の動作説明
図（第２の本発明の場合）、図８は図６の動作説明図
（第３の本発明の場合）、図９は第４の本発明の実施例
の要部構成図、図１０は図９の動作説明図、図１１妨害
を受けた場合のレーダスコープの一例を示す図である。
【００３８】以下、図４〜図１１の説明を行なうが、上
記で詳細説明した部分については概略説明し、本発明の
部分について詳細説明する。なお、全図を通じて同一符
号は同一対象物を示す。
記で詳細説明した部分については概略説明し、本発明の
部分について詳細説明する。なお、全図を通じて同一符
号は同一対象物を示す。
【００３９】以下、本発明の実施例の動作説明を行な
う。なお、請求項に記載した構成要素のうち、フィルタ
制御回路、チューニングフィルタ、波形メモリを、実施
例ではそれぞれ、フィルタ係数設定テーブル（例えば、
設定データを書き込んだＲＯＭ）、デジタルフイルタ
（例えば、複素ＦＩＲフィルタ）、半導体メモリ（例え
ば、ＲＡＭ）を一例として使用している。 （１）図５を用いた図４の動作説明 図５−に示す様に、周波数ｆ０，ｆ２の高周波信号は
妨害を与えない波、周波数ｆ１の高周波信号は妨害を与
える所望波とする。
う。なお、請求項に記載した構成要素のうち、フィルタ
制御回路、チューニングフィルタ、波形メモリを、実施
例ではそれぞれ、フィルタ係数設定テーブル（例えば、
設定データを書き込んだＲＯＭ）、デジタルフイルタ
（例えば、複素ＦＩＲフィルタ）、半導体メモリ（例え
ば、ＲＡＭ）を一例として使用している。 （１）図５を用いた図４の動作説明 図５−に示す様に、周波数ｆ０，ｆ２の高周波信号は
妨害を与えない波、周波数ｆ１の高周波信号は妨害を与
える所望波とする。
【００４０】さて、図４において、入力した周波数ｆ
０，ｆ１，ｆ２の高周波信号はデバイダ２で二分配さ
れ、一方は検波器９に、他方は入力ミキサ３に加えられ
る。検波器９は入力した高周波信号を検波して検波波形
を取り出し、制御回路８に出力する。
０，ｆ１，ｆ２の高周波信号はデバイダ２で二分配さ
れ、一方は検波器９に、他方は入力ミキサ３に加えられ
る。検波器９は入力した高周波信号を検波して検波波形
を取り出し、制御回路８に出力する。
【００４１】また、入力ミキサ３はローカル発振器１か
らのローカル信号が印加しているので、位相が９０度ず
れたＩチャネル，Ｑチャネルのアナログ信号を取り出し
た後、対応するＡ／Ｄ変換器４ａ，４ｂに送出する。
らのローカル信号が印加しているので、位相が９０度ず
れたＩチャネル，Ｑチャネルのアナログ信号を取り出し
た後、対応するＡ／Ｄ変換器４ａ，４ｂに送出する。
【００４２】そこで、Ａ／Ｄ変換器４ａ，４ｂはＩチャ
ネル，Ｑチャネルのデジタル信号に変換し、共通のデジ
タルフィルタ１０ｃに送出する。一方、フィルタ係数設
定テーブル１１ａには、外部から入力するさまざまな周
波数情報に対するフィルタ係数が格納されているが、入
力した周波数情報Ｆ１に対応するフィルタ係数を読み出
し、デジタルフィルタ１０ｃに出力する（図５−参
照）。
ネル，Ｑチャネルのデジタル信号に変換し、共通のデジ
タルフィルタ１０ｃに送出する。一方、フィルタ係数設
定テーブル１１ａには、外部から入力するさまざまな周
波数情報に対するフィルタ係数が格納されているが、入
力した周波数情報Ｆ１に対応するフィルタ係数を読み出
し、デジタルフィルタ１０ｃに出力する（図５−参
照）。
【００４３】これにより、デジタルフィルタ１０ｃは、
フィルタ係数テーブル１１ａにより設定されたフィルタ
係数により、周波数ｆ１の所望波のみを通過させること
が可能となる。
フィルタ係数テーブル１１ａにより設定されたフィルタ
係数により、周波数ｆ１の所望波のみを通過させること
が可能となる。
【００４４】ここで、制御回路８は、入力した検波波形
が設定したしきい値を越えたか、越えないかを判定する
レベル検出部８ａ、半導体メモリ５ｃ，５ｄのアドレス
を発生するアドレスカウンタ８ｂ、書込ゲート信号／読
出ゲート信号を発生するゲート発生部８ｃで構成されて
いる。
が設定したしきい値を越えたか、越えないかを判定する
レベル検出部８ａ、半導体メモリ５ｃ，５ｄのアドレス
を発生するアドレスカウンタ８ｂ、書込ゲート信号／読
出ゲート信号を発生するゲート発生部８ｃで構成されて
いる。
【００４５】そして、ゲート発生部８ｃは、外部より書
込指示が印加している間に、レベル検出部８ａからの入
力信号（入力検波波形がしきい値を越えたことを示す信
号）を検出すると、書込ゲート信号を発生すると共に、
アドレスカウンタ８ｂに対してカウントスタートを指示
する（図５−1 ，，参照）。
込指示が印加している間に、レベル検出部８ａからの入
力信号（入力検波波形がしきい値を越えたことを示す信
号）を検出すると、書込ゲート信号を発生すると共に、
アドレスカウンタ８ｂに対してカウントスタートを指示
する（図５−1 ，，参照）。
【００４６】アドレスカウンタ８ｂは、半導体メモリ５
c ，５d に書込アドレスを出力すると共に、書込時のス
タートアドレスとストップアドレスを記憶しておく（図
５−参照）。
c ，５d に書込アドレスを出力すると共に、書込時のス
タートアドレスとストップアドレスを記憶しておく（図
５−参照）。
【００４７】これにより、上記のデジタルフィルタ１０
ｃを通過した周波数ｆ１のＩチャネル、Ｑチャネルのデ
ジタル信号が半導体メモリ５ｃ，５ｄ内の指定されたア
ドレスに順次、書き込まれる。
ｃを通過した周波数ｆ１のＩチャネル、Ｑチャネルのデ
ジタル信号が半導体メモリ５ｃ，５ｄ内の指定されたア
ドレスに順次、書き込まれる。
【００４８】そして、書込の制御動作が終了すると、ゲ
ート発生部８ｃは、外部からの読出モードで設定する規
定時間後に読出ゲート信号を発生すると共に、書込時と
同じアドレスを半導体メモリ５ｃ，５ｄに出力するよう
にアドレスカウンタ８ｂに指示する（図４−2 ，図５
−，参照）。
ート発生部８ｃは、外部からの読出モードで設定する規
定時間後に読出ゲート信号を発生すると共に、書込時と
同じアドレスを半導体メモリ５ｃ，５ｄに出力するよう
にアドレスカウンタ８ｂに指示する（図４−2 ，図５
−，参照）。
【００４９】アドレスカウンタ８ｂは、書込時に記憶し
たスタートアドレスからストップアドレスまでを半導体
メモリ５ｃ，５ｄに出力する。そこで、半導体メモリ５
ｃ，５ｄのスタートアドレスに書き込まれた周波数ｆ１
のＩチャネル，Ｑチャネルのデジタル信号から順次、読
み出され、Ｄ／Ａ変換器６ａ，６ｂでＩチャネル，Ｑチ
ャネルのアナログ信号に変換されて出力ミキサ７に加え
られる。
たスタートアドレスからストップアドレスまでを半導体
メモリ５ｃ，５ｄに出力する。そこで、半導体メモリ５
ｃ，５ｄのスタートアドレスに書き込まれた周波数ｆ１
のＩチャネル，Ｑチャネルのデジタル信号から順次、読
み出され、Ｄ／Ａ変換器６ａ，６ｂでＩチャネル，Ｑチ
ャネルのアナログ信号に変換されて出力ミキサ７に加え
られる。
【００５０】ここには、ローカル発振器１からのローカ
ル信号が印加しているので、Ｉチャネル，Ｑチャネルの
アナログ信号は合成，周波数変換されて、１回だけ、高
周波信号として出力される（図５−参照）。 （２−１）図７を用いた図６の動作説明 上記と同様に、周波数ｆ１の高周波信号を所望波とす
る。
ル信号が印加しているので、Ｉチャネル，Ｑチャネルの
アナログ信号は合成，周波数変換されて、１回だけ、高
周波信号として出力される（図５−参照）。 （２−１）図７を用いた図６の動作説明 上記と同様に、周波数ｆ１の高周波信号を所望波とす
る。
【００５１】さて、図６において、入力した周波数ｆ
０，ｆ１，ｆ２の高周波信号はデバイダ２で三分配さ
れ、瞬時周波数分析器（以下、ＩＦＭと省略する）１
２、検波器９、入力ミキサ３にそれぞれ加えられる。
０，ｆ１，ｆ２の高周波信号はデバイダ２で三分配さ
れ、瞬時周波数分析器（以下、ＩＦＭと省略する）１
２、検波器９、入力ミキサ３にそれぞれ加えられる。
【００５２】ＩＦＭ１２は分析した入力高周波信号の周
波数をデジタル信号に変換したＩＦＭ出力を、検波器９
は入力高周波信号を検波した検波波形を、それぞれ、制
御回路８に出力する（図７−〜参照）。
波数をデジタル信号に変換したＩＦＭ出力を、検波器９
は入力高周波信号を検波した検波波形を、それぞれ、制
御回路８に出力する（図７−〜参照）。
【００５３】また、入力ミキサ３はローカル発振器１の
出力を用いて、Ｉチャネル，Ｑチャネルのアナログ信号
に変換してＡ／Ｄ変換器４ａ，４ｂに出力する。ここ
で、制御回路８は、上記と同じレベル検出部８ａ、アド
レスカウンタ８ｂ、ゲート発生部８ｃの他に、周波数比
較部８ｄが新しく設けられたが、この周波数比較部は外
部からの周波数情報とＩＦＭの分析結果を比較し比較結
果を出力する機能を持っている。
出力を用いて、Ｉチャネル，Ｑチャネルのアナログ信号
に変換してＡ／Ｄ変換器４ａ，４ｂに出力する。ここ
で、制御回路８は、上記と同じレベル検出部８ａ、アド
レスカウンタ８ｂ、ゲート発生部８ｃの他に、周波数比
較部８ｄが新しく設けられたが、この周波数比較部は外
部からの周波数情報とＩＦＭの分析結果を比較し比較結
果を出力する機能を持っている。
【００５４】さて、ゲート発生部８ｃは、外部より書込
指示が印加している間に、レベル検出部８ａからの入力
信号を検出し、更に、周波数比較部８ｄが外部からの周
波数情報とＩＦＭの分析結果の一致を通知してきた時間
に、書込ゲート信号を発生すると共に、アドレスカウン
タ８ｂに対して、カウント開始を指示する（図７−
1，，参照）。
指示が印加している間に、レベル検出部８ａからの入力
信号を検出し、更に、周波数比較部８ｄが外部からの周
波数情報とＩＦＭの分析結果の一致を通知してきた時間
に、書込ゲート信号を発生すると共に、アドレスカウン
タ８ｂに対して、カウント開始を指示する（図７−
1，，参照）。
【００５５】アドレスカウンタ８ｂは、半導体メモリ５
ｃ，５ｄに書込アドレスを出力すると共に、書込時のス
タート・ストップアドレスを記憶しておく（図７−参
照）。 これにより、上記のデジタルフィルタを通過し
た周波数ｆ１のＩチャネル、Ｑチャネルのデジタル信号
が、半導体メモリ５ｃ，５ｄ内の指定アドレスに書き込
まれる。
ｃ，５ｄに書込アドレスを出力すると共に、書込時のス
タート・ストップアドレスを記憶しておく（図７−参
照）。 これにより、上記のデジタルフィルタを通過し
た周波数ｆ１のＩチャネル、Ｑチャネルのデジタル信号
が、半導体メモリ５ｃ，５ｄ内の指定アドレスに書き込
まれる。
【００５６】そして、書込の制御動作が終了するとゲー
ト発生部８ｃは、外部からの読出モードで設定する規定
時間後に読出ゲート信号を１回だけ発生すると共に、書
込時と同じ読出アドレスを半導体メモリ５ｃ，５ｄに出
力するようにアドレスカウンタ８ｂに指示する（図７−
，，1 参照）。
ト発生部８ｃは、外部からの読出モードで設定する規定
時間後に読出ゲート信号を１回だけ発生すると共に、書
込時と同じ読出アドレスを半導体メモリ５ｃ，５ｄに出
力するようにアドレスカウンタ８ｂに指示する（図７−
，，1 参照）。
【００５７】アドレスカウンタ８ｂは、書込時に記憶し
たスタートアドレスからストップアドレスまでを半導体
メモリ５ｃ，５ｄに出力するが、指定アドレスに書き込
まれた周波数ｆ１のＩチャネル，Ｑチャネルのデジタル
信号のみが読み出され、アナログ信号に変換された後、
合成、周波数変換されて所望周波数の高周波信号として
１回だけ出力される（図７−2 参照）。 （２−２）図８を用いた図６の動作説明 （２−１）項では、書込の制御動作が終了すると、ゲー
ト発生部８ｃは、外部からの読出モードで設定する規定
時間後に、読出ゲート信号を１回しか発生しない為、所
望周波数の高周波信号が１回しか出力できない。
たスタートアドレスからストップアドレスまでを半導体
メモリ５ｃ，５ｄに出力するが、指定アドレスに書き込
まれた周波数ｆ１のＩチャネル，Ｑチャネルのデジタル
信号のみが読み出され、アナログ信号に変換された後、
合成、周波数変換されて所望周波数の高周波信号として
１回だけ出力される（図７−2 参照）。 （２−２）図８を用いた図６の動作説明 （２−１）項では、書込の制御動作が終了すると、ゲー
ト発生部８ｃは、外部からの読出モードで設定する規定
時間後に、読出ゲート信号を１回しか発生しない為、所
望周波数の高周波信号が１回しか出力できない。
【００５８】この為、第３の本発明では、読出ゲート信
号は外部からの書込指示が終了すると発生し、次の書込
指示が入力するまで継続させることにより、書込時のア
ドレスと同じアドレスを何回も繰り返して半導体メモリ
５ｃ，５ｄに出力できる様にした。
号は外部からの書込指示が終了すると発生し、次の書込
指示が入力するまで継続させることにより、書込時のア
ドレスと同じアドレスを何回も繰り返して半導体メモリ
５ｃ，５ｄに出力できる様にした。
【００５９】これにより、図８−，1,2 に示す様
に、入力した高周波信号より、所望周波数の信号のみを
記憶し、連続して再生することが可能となった。この
為、再生した高周波信号が電波妨害装置より送信されて
も妨害対象としない機器に電磁干渉を与えることはな
く、複数の高周波信号が同時に入力されても、妨害電力
は分散されず妨害効率は低下しない。
に、入力した高周波信号より、所望周波数の信号のみを
記憶し、連続して再生することが可能となった。この
為、再生した高周波信号が電波妨害装置より送信されて
も妨害対象としない機器に電磁干渉を与えることはな
く、複数の高周波信号が同時に入力されても、妨害電力
は分散されず妨害効率は低下しない。
【００６０】また、出力する波形は連続波となる為、別
に置換発振器を設ける必要はなく、図１１に示す様に、
広いエリアに妨害が可能となる。 （３）図１０を用いた図９の動作説明 図３中のフィルタ制御回路１１をフィルタ係数設定テー
ブル（例えば、設定データを書き込んだＲＯＭ）１１ａ
で、チューニングフィルタ１０ａ，１０ｂをデジタルフ
ィルタ１０ｃで、波形メモリ５ａ，５ｂを半導体メモリ
（例えば、ＲＡＭ）５ｃ，５ｄで構成している。
に置換発振器を設ける必要はなく、図１１に示す様に、
広いエリアに妨害が可能となる。 （３）図１０を用いた図９の動作説明 図３中のフィルタ制御回路１１をフィルタ係数設定テー
ブル（例えば、設定データを書き込んだＲＯＭ）１１ａ
で、チューニングフィルタ１０ａ，１０ｂをデジタルフ
ィルタ１０ｃで、波形メモリ５ａ，５ｂを半導体メモリ
（例えば、ＲＡＭ）５ｃ，５ｄで構成している。
【００６１】さて、制御回路８は、入力したＩチャネ
ル，Ｑチャネルの信号に対して、Ｉ2 ＋Ｑ2 の演算を行
い、振幅が設定したしきい値を越えたかどうかを判定す
る演算／レベル検出部８ａ、半導体メモリ５ｃ，５ｄの
アドレスを発生するアドレスカウンタ８ｂ、書込／読出
ゲートを発生するゲート発生部８ｃで構成されている。
ル，Ｑチャネルの信号に対して、Ｉ2 ＋Ｑ2 の演算を行
い、振幅が設定したしきい値を越えたかどうかを判定す
る演算／レベル検出部８ａ、半導体メモリ５ｃ，５ｄの
アドレスを発生するアドレスカウンタ８ｂ、書込／読出
ゲートを発生するゲート発生部８ｃで構成されている。
【００６２】ゲート発生部８ｃは、外部より書込が指示
されている間に、演算／レベル検出部８ａからの所望周
波数の信号の入力を検出すると、書込ゲート信号を発生
すると共に、アドレスカウンタ８ｂにカウンタスタート
を指示する。
されている間に、演算／レベル検出部８ａからの所望周
波数の信号の入力を検出すると、書込ゲート信号を発生
すると共に、アドレスカウンタ８ｂにカウンタスタート
を指示する。
【００６３】アドレスカウンタ８ｂは半導体メモリ５ｃ
にアドレスを出力すると共に、書込時のスタートアドレ
スとストップアドレスを記憶しておく。書込の制御動作
が終了すると、ゲート発生部８ｃは読出ゲート信号を発
生すると共に、アドレスカウンタ８ｂに繰り返し読出で
あることを通知する。
にアドレスを出力すると共に、書込時のスタートアドレ
スとストップアドレスを記憶しておく。書込の制御動作
が終了すると、ゲート発生部８ｃは読出ゲート信号を発
生すると共に、アドレスカウンタ８ｂに繰り返し読出で
あることを通知する。
【００６４】そこで、アドレスカウンタ８ｂは書込時に
記憶したスタートアドレスからストップアドレスまでを
繰り返して半導体メモリ５ｃ，５ｄに出力する。これに
より、半導体メモリ５ｃ，５ｄに書き込まれた周波数ｆ
１のＩチャネル，Ｑチャネルのデジタル信号が読み出さ
れ、Ｄ／Ａ変換器６ａ，６ｂでＩチャネル，Ｑチャネル
のアナログ信号に変換されて出力ミキサに加えられる。
記憶したスタートアドレスからストップアドレスまでを
繰り返して半導体メモリ５ｃ，５ｄに出力する。これに
より、半導体メモリ５ｃ，５ｄに書き込まれた周波数ｆ
１のＩチャネル，Ｑチャネルのデジタル信号が読み出さ
れ、Ｄ／Ａ変換器６ａ，６ｂでＩチャネル，Ｑチャネル
のアナログ信号に変換されて出力ミキサに加えられる。
【００６５】ここには、ローカル発振器からのローカル
信号が印加しているので、Ｉチャネル，Ｑチャネルのア
ナログ信号は合成，周波数変換されて高周波信号として
出力される。
信号が印加しているので、Ｉチャネル，Ｑチャネルのア
ナログ信号は合成，周波数変換されて高周波信号として
出力される。
【００６６】つまり、（３）項も（２−２）項と同様
に、外部からの書込指示が終了すると読出ゲート信号を
発生させる。そして、発生した読出ゲート信号を次の書
込指示が入力するまで継続させることにより、書込時の
アドレスと同じアドレスを何回も繰り返して半導体メモ
リ５ｃ，５ｄに出力できる様にした（図１０−〜2
参照）。
に、外部からの書込指示が終了すると読出ゲート信号を
発生させる。そして、発生した読出ゲート信号を次の書
込指示が入力するまで継続させることにより、書込時の
アドレスと同じアドレスを何回も繰り返して半導体メモ
リ５ｃ，５ｄに出力できる様にした（図１０−〜2
参照）。
【００６７】これにより、再生した高周波信号が電波妨
害装置より送信されても、妨害対象としない機器に対し
ては電磁干渉を与えることはなく、複数の高周波信号が
同時に入力しても妨害電力は分散されず、妨害効率は低
下しない。
害装置より送信されても、妨害対象としない機器に対し
ては電磁干渉を与えることはなく、複数の高周波信号が
同時に入力しても妨害電力は分散されず、妨害効率は低
下しない。
【００６８】また、出力する波形は連続波となる為、別
に置換発振器を設ける必要はなく、広いエリアに妨害が
可能となる（図１１参照）。
に置換発振器を設ける必要はなく、広いエリアに妨害が
可能となる（図１１参照）。
【００６９】
【発明の効果】以上説明した様に、本発明によれば、入
力した複数の高周波信号の中から所望周波数の信号のみ
を記憶し、連続して再生することができる為、妨害対象
としない機器に電磁干渉を与えず、複数の高周波信号が
同時に入力しても妨害効率が低下しない。
力した複数の高周波信号の中から所望周波数の信号のみ
を記憶し、連続して再生することができる為、妨害対象
としない機器に電磁干渉を与えず、複数の高周波信号が
同時に入力しても妨害効率が低下しない。
【００７０】また、連続した妨害波を送信できるため、
別に置換発振器をし設けることなく、広いエリアに妨害
できるなど、電波妨害装置の性能向上に寄与するところ
が大きい。
別に置換発振器をし設けることなく、広いエリアに妨害
できるなど、電波妨害装置の性能向上に寄与するところ
が大きい。
【図１】第１の本発明の要部構成説明図で、（ａ）は要
部構成図、（ｂ）チューニングフィルタ特性説明図であ
る。
部構成図、（ｂ）チューニングフィルタ特性説明図であ
る。
【図２】第２、第３の本発明の要部構成図である。
【図３】第４の本発明の要部構成説明図で（ａ）は要部
構図、（ｂ）はチューニングフィルタ特性説明図であ
る。
構図、（ｂ）はチューニングフィルタ特性説明図であ
る。
【図４】第１の本発明の実施例の要部構成図である。
【図５】図４の動作説明図である。
【図６】第２、第３の本発明の実施例の要部構成図であ
る。
る。
【図７】図６の動作説明図（第２の本発明の場合）であ
る。
る。
【図８】図６の動作説明図（第３の本発明の場合）であ
る。
る。
【図９】図４の本発明の実施例の要部構成図である。
【図１０】図９の動作説明図である。
【図１１】妨害を受けた場合のレーダスコープの一例を
示す図である。
示す図である。
【図１２】従来例の要部構成図である。
【図１３】図１２の動作説明図である。
【符号の説明】 １ ローカル発振器 ２ デバイダ ３ 入力ミキサ ４ａ，４ｂ Ａ／Ｄ変換器 ５ａ，５ｂ 波形メモリ ５ｃ，５ｄ 半導体メモリ ６ａ，６ｂ Ｄ／Ａ変換器 ７ 出力ミキサ ８ 制御回路 ８ａ レベル検出部 ８ｂ アドレスカウンタ ８ｃ ゲート発生部 ８ｄ 周波数比較部 ９ 検波器 １０ａ，１０ｂ チューニングフィルタ １０ｃ デジタルフィルタ １１ フィルタ制御回路 １１ａ フィルタ係数設定テーブル １２ 瞬時周波数分析器
Claims (4)
- 【請求項１】 入力する高周波信号を分配した後、一方
の高周波信号は検波して検波波形に、他方の高周波信号
は直交するベースバンド帯のデジタル信号にそれぞれ、
変換して出力する入力側処理手段と、外部からの書込指
示、読出モード及び検波波形を用いて、書込制御信号／
読出制御信号を生成して出力する制御回路と、該書込制
御信号／読出制御信号を用いて、入力信号を記憶部分に
書き込んだ後、読み出して高周波信号に変換して出力す
る出力側記憶・処理手段とを有する電波妨害装置用レピ
ータ変調器において、 外部からの周波数情報を用いて、対応するフィルタ係数
を出力するフィルタ制御回路と、 該入力側処理手段からの出力信号のうち、設定されたフ
ィルタ係数に対応する所望周波数の信号のみを通過させ
るチューニングフィルタとで構成したフィルタ手段とを
設け、 入力した高周波信号から所望周波数の信号のみを記憶
し、再生する様にしたことを特徴とする電波妨害装置用
レピータ変調器。 - 【請求項２】 電波妨害装置用レピータ変調器におい
て、 外部に、入力した高周波信号の周波数を分析し、分析結
果を出力する瞬時周波数分析器を、制御回路に、周波数
比較部分をそれぞれ設け、 該制御回路が、外部からの周波数情報と該瞬時周波数分
析器からの分析結果とを比較した比較結果と、入力した
上記検波波形とを用いて、所望周波数の信号が書き込め
る書込時間を設定し、 設定した書込時間に、入力した高周波信号から所望周波
数の信号のみを出力側記憶・処理手段に記憶し、再生す
る様にしたことを特徴とする請求項１の電波妨害装置用
レピータ変調器。 - 【請求項３】 上記出力側記憶・処理手段に記憶した所
望周波数の信号を再生する際、 次の書込制御信号が入力する迄の間、所望周波数の信号
を連続して再生する様にしたことを特徴とする請求項２
の電波妨害装置用レピータ変調器。 - 【請求項４】 上記制御回路に、 チューニングフィルタを通過した直交するベースバンド
帯の信号から振幅を求める演算／レベル検出部分を設
け、 演算／レベル検出手段が求めた信号の振幅がしきい値を
越えた時間に、書込制御信号を用いて、該入力した高周
波信号から所望周波数の信号のみを記憶し、 次の書込制御信号が入力する迄の間、所望周波数の信号
を連続して再生する様にしたことを特徴とする請求項１
の電波妨害装置用レピータ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28638598A JP3978896B2 (ja) | 1998-10-08 | 1998-10-08 | 電波妨害装置用レピータ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28638598A JP3978896B2 (ja) | 1998-10-08 | 1998-10-08 | 電波妨害装置用レピータ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000111637A true JP2000111637A (ja) | 2000-04-21 |
| JP3978896B2 JP3978896B2 (ja) | 2007-09-19 |
Family
ID=17703721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28638598A Expired - Fee Related JP3978896B2 (ja) | 1998-10-08 | 1998-10-08 | 電波妨害装置用レピータ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3978896B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189275A (ja) * | 2005-01-04 | 2006-07-20 | Mitsubishi Electric Corp | デジタルｒｆメモリ装置 |
| KR101235057B1 (ko) * | 2011-11-03 | 2013-02-19 | 국방과학연구소 | 디지털고주파기억장치 |
| JP2018031662A (ja) * | 2016-08-24 | 2018-03-01 | 三菱重工業株式会社 | 模擬目標発生装置及び方法 |
-
1998
- 1998-10-08 JP JP28638598A patent/JP3978896B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006189275A (ja) * | 2005-01-04 | 2006-07-20 | Mitsubishi Electric Corp | デジタルｒｆメモリ装置 |
| JP4526955B2 (ja) * | 2005-01-04 | 2010-08-18 | 三菱電機株式会社 | デジタルｒｆメモリ装置 |
| KR101235057B1 (ko) * | 2011-11-03 | 2013-02-19 | 국방과학연구소 | 디지털고주파기억장치 |
| JP2018031662A (ja) * | 2016-08-24 | 2018-03-01 | 三菱重工業株式会社 | 模擬目標発生装置及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3978896B2 (ja) | 2007-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4499550A (en) | Walsh function mixer and tone detector | |
| US4713662A (en) | Modulated digital radio frequency memory | |
| WO2018032998A1 (zh) | 一种信号干扰装置和方法 | |
| US6631341B2 (en) | Signal analyzing apparatus | |
| JPH063886B2 (ja) | 折り返し試験機 | |
| US4357709A (en) | Apparatus for regenerating signals within a frequency band | |
| JP2000111637A (ja) | 電波妨害装置用レピータ変調器 | |
| WO2000013032A1 (en) | Low-power/wideband transfer function measurement method and apparatus | |
| US6256485B1 (en) | Wideband radio receiver | |
| JP2944606B2 (ja) | ピーククリッピング装置 | |
| JP5294383B2 (ja) | スペクトルアナライザ用の周波数変換器における実際の線及びイメージ線の区別 | |
| US7741830B2 (en) | Image cancellation in frequency converters for spectrum analysers | |
| JP6798586B2 (ja) | Ｒｆ信号記録再生装置及びｒｆ信号記録再生方法 | |
| JP3146562B2 (ja) | 通信妨害装置 | |
| JPH11183544A (ja) | 電波環境シミュレータ | |
| JP3690332B2 (ja) | レーダ妨害装置 | |
| JP4241353B2 (ja) | 任意波形発生器 | |
| KR101648473B1 (ko) | 디지털 주파수 합성 장치 | |
| US4093820A (en) | Electronic echo generation equipment | |
| JPS62229085A (ja) | 周波数アジリテイレ−ダ | |
| KR102571351B1 (ko) | 변조 장치, 변조 장치 제어방법 및 차량 | |
| Law | Recommended Minimum Telemetry Frequency Spacing with CPFSK, CPM, SOQPSK, and FQPSK Signals | |
| US10921423B2 (en) | Multicarrier and frequency hopped radar waveform generator using efficient digital synthesis | |
| JPH0888592A (ja) | ダイバーシティ受信装置 | |
| James | Analysis of an impulse noise suppressor for FM demodulators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070515 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |