JP2504755B2 - 周波数オフセツトおよびジツタ印加回路 - Google Patents
周波数オフセツトおよびジツタ印加回路Info
- Publication number
- JP2504755B2 JP2504755B2 JP25664586A JP25664586A JP2504755B2 JP 2504755 B2 JP2504755 B2 JP 2504755B2 JP 25664586 A JP25664586 A JP 25664586A JP 25664586 A JP25664586 A JP 25664586A JP 2504755 B2 JP2504755 B2 JP 2504755B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- output
- analog
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周波数オフセットおよびジッタ印加回路に
関する。
関する。
本発明は、ディジタル通信回線のシュミレータとして
利用し、通信装置のモデムの試験に用いる。
利用し、通信装置のモデムの試験に用いる。
〔概 要〕 本発明は周波数オフセットおよびジッタ印加回路にお
いて、 入力信号をディジタル化して位相差がほぼ90度である
二つの信号成分に分波した後にこの二つの信号成分に周
波数オフセットおよびジッタの両方を含んだ余弦関数の
信号および正弦関数の信号をそれぞれ乗じ、その二つの
積の差をアナログ信号に変換することにより、 回路規模を小さくなるようにしたものである。
いて、 入力信号をディジタル化して位相差がほぼ90度である
二つの信号成分に分波した後にこの二つの信号成分に周
波数オフセットおよびジッタの両方を含んだ余弦関数の
信号および正弦関数の信号をそれぞれ乗じ、その二つの
積の差をアナログ信号に変換することにより、 回路規模を小さくなるようにしたものである。
従来、周波数オフセットおよびジッタ印加回路では、
アナログ乗算器により平衡変調器を構成し、入力信号に
位相変調を加えることにより、周波数オフセットおよび
ジッタを印加していた。
アナログ乗算器により平衡変調器を構成し、入力信号に
位相変調を加えることにより、周波数オフセットおよび
ジッタを印加していた。
第２図は従来例の周波数オフセットおよびジッタ印加
回路のブロック構成図である。従来技術による周波数オ
フセットおよびジッタ印加回路の動作を第２図について
説明する。
回路のブロック構成図である。従来技術による周波数オ
フセットおよびジッタ印加回路の動作を第２図について
説明する。
いま、入力信号ａを式（１）に示す周波数ｆの正弦波
とする。
とする。
ａ＝sin（２πft） ……（１） この信号が第２図の入力端子１に入力すると、入力信
号ａは、等化器21であらかじめ帯域濾波器23の群遅延偏
差補正を受けて、アナログ乗算器による平衡変調器22に
入力される。変調信号発生器28の出力を式（２）に示す
周波数f0の変調信号ｂとすると、 ｂ＝sin（２πf0t） ……（２） 平衡変調器22の出力には、式（３）に示す両側帯波信
号ｃが表れる。
号ａは、等化器21であらかじめ帯域濾波器23の群遅延偏
差補正を受けて、アナログ乗算器による平衡変調器22に
入力される。変調信号発生器28の出力を式（２）に示す
周波数f0の変調信号ｂとすると、 ｂ＝sin（２πf0t） ……（２） 平衡変調器22の出力には、式（３）に示す両側帯波信
号ｃが表れる。
両側帯波信号ｃは、帯域濾波器23で、式（４）に示す
上側帯波信号ｄとなり、アナログ乗算器による平衡変調
器24に入力される。
上側帯波信号ｄとなり、アナログ乗算器による平衡変調
器24に入力される。
このとき、復調信号発生器29の出力を、式（５）に示
すような周波数f0で変調信号ｂに対してφだけ位相が変
化した復調信号ｅφとすると、 ｅφ＝sin（２πf0t＋φ） ……（５） 平衡変調器24の出力には、式（６）に示す両側帯波信
号ｇφが現れる。
すような周波数f0で変調信号ｂに対してφだけ位相が変
化した復調信号ｅφとすると、 ｅφ＝sin（２πf0t＋φ） ……（５） 平衡変調器24の出力には、式（６）に示す両側帯波信
号ｇφが現れる。
両側帯波信号から低域濾波器25により下側帯波を取り
出し、等化器26により、群遅延歪を補正し増幅器27によ
り振幅補正を加えれば、式（７）に示す入力信号ａに対
して、φだけ位相が偏移した出力信号ｈφが得られる。
出し、等化器26により、群遅延歪を補正し増幅器27によ
り振幅補正を加えれば、式（７）に示す入力信号ａに対
して、φだけ位相が偏移した出力信号ｈφが得られる。
ｈφ＝sin（２πft−φ） ……（７） また、復調信号発生器29の出力を式（８）に示すよう
に、Δf0だけ偏移した復調信号ｅΔとすると、 ｅΔ＝sin（２πf0＋２πΔf0）ｔ ……（８） 平衡変調器24の出力には、式（９）に示す両側帯波信
号ｇΔが現れる。
に、Δf0だけ偏移した復調信号ｅΔとすると、 ｅΔ＝sin（２πf0＋２πΔf0）ｔ ……（８） 平衡変調器24の出力には、式（９）に示す両側帯波信
号ｇΔが現れる。
両側帯波信号ｇφと同様に群遅延補正および振幅補正
を加えれば、式（10）に示す入力信号ａに対してΔf0だ
け周波数が偏移した出力信号ｈΔが得られる。
を加えれば、式（10）に示す入力信号ａに対してΔf0だ
け周波数が偏移した出力信号ｈΔが得られる。
ｈΔ＝sin｛２π（ｆ−Δf0）ｔ｝ ……（10） これによって入力信号に周波数オフセットおよびジッ
タを印加できる。
タを印加できる。
しかし、このような従来例の周波数オフセットおよび
ジッタ印加回路では、処理をすべてアナログ信号におい
て行っているため、群遅延歪を補正する等化器、アナロ
グ乗算器による平衡変調器、帯域濾波器、変調用信号発
生器、復調用信号発生器が必要である。特に、帯域濾波
器は振幅変調を受けた両側帯波信号の上側帯波を取り出
すのに用いられるために規模の大きな濾波器である。し
たがって回路全体の規模が大きくなる欠点があった。
ジッタ印加回路では、処理をすべてアナログ信号におい
て行っているため、群遅延歪を補正する等化器、アナロ
グ乗算器による平衡変調器、帯域濾波器、変調用信号発
生器、復調用信号発生器が必要である。特に、帯域濾波
器は振幅変調を受けた両側帯波信号の上側帯波を取り出
すのに用いられるために規模の大きな濾波器である。し
たがって回路全体の規模が大きくなる欠点があった。
本発明は上記の欠点を解決するもので、回路規模の小
さい周波数オフセットおよびジッタ印加回路を提供する
ことを目的とする。
さい周波数オフセットおよびジッタ印加回路を提供する
ことを目的とする。
本発明は、入力するアナログ信号をディジタル変換す
るアナログ・ディジタル変換器と、このアナログ・ディ
ジタル変換器の出力を位相差がほぼ90度である二つの信
号成分に分波する二つの位相差分波濾波器と、周波数オ
フセットおよびジッタを含む余弦関数の信号を発生する
余弦関数発生器と、この余弦関数の信号に対して所定の
位相差の正弦関数の信号を発生する正弦関数発生器と、
上記余弦関数の信号とこの信号に対応する上記二つの位
相差分波濾波器の一方の出力との積を求める第一のディ
ジタル乗算器と、上記正弦関数の信号とこの信号に対応
する上記二つの位相差分波濾波器の他方の出力との積を
求める第二のディジタル乗算器と、上記第一のディジタ
ル乗算器の出力とこの第二のディジタル乗算器の出力と
の差を求めるディジタル減算器と、このディジタル減算
器の出力をアナログ変換するディジタル・アナログ変換
器とを備えたことを特徴とする。
るアナログ・ディジタル変換器と、このアナログ・ディ
ジタル変換器の出力を位相差がほぼ90度である二つの信
号成分に分波する二つの位相差分波濾波器と、周波数オ
フセットおよびジッタを含む余弦関数の信号を発生する
余弦関数発生器と、この余弦関数の信号に対して所定の
位相差の正弦関数の信号を発生する正弦関数発生器と、
上記余弦関数の信号とこの信号に対応する上記二つの位
相差分波濾波器の一方の出力との積を求める第一のディ
ジタル乗算器と、上記正弦関数の信号とこの信号に対応
する上記二つの位相差分波濾波器の他方の出力との積を
求める第二のディジタル乗算器と、上記第一のディジタ
ル乗算器の出力とこの第二のディジタル乗算器の出力と
の差を求めるディジタル減算器と、このディジタル減算
器の出力をアナログ変換するディジタル・アナログ変換
器とを備えたことを特徴とする。
アナログ・ディジタル変換器で入力するアナログ信号
をディジタル変換する。二つの90度位相差分波濾波器で
アナログ・ディジタル変換器の出力を互いに位相がほぼ
90度相異する二つの信号成分に分波する。余弦関数発生
器で周波数オフセットおよびジッタを含む余弦関数の信
号を発生する。正弦関数発生器でこの余弦関数の信号に
対して所定の位相差の正弦関数の信号を発生する。第一
のディジタル乗算器で余弦関数の信号とこの信号に対応
する90度位相差分波濾波器の一方の出力との積を求め
る。第二のディジタル乗算器で正弦関数の信号とこの信
号に対応する90度位相差分波濾波器の他方の出力との積
を求める。ディジタル減算器で第一のディジタル乗算器
の出力と第二のディジタル乗算器の出力との差を求め
る。ディジタル・アナログ変換器でディジタル減算器の
出力をアナログ変換する。以上の動作により回路規模を
小さくすることができる。
をディジタル変換する。二つの90度位相差分波濾波器で
アナログ・ディジタル変換器の出力を互いに位相がほぼ
90度相異する二つの信号成分に分波する。余弦関数発生
器で周波数オフセットおよびジッタを含む余弦関数の信
号を発生する。正弦関数発生器でこの余弦関数の信号に
対して所定の位相差の正弦関数の信号を発生する。第一
のディジタル乗算器で余弦関数の信号とこの信号に対応
する90度位相差分波濾波器の一方の出力との積を求め
る。第二のディジタル乗算器で正弦関数の信号とこの信
号に対応する90度位相差分波濾波器の他方の出力との積
を求める。ディジタル減算器で第一のディジタル乗算器
の出力と第二のディジタル乗算器の出力との差を求め
る。ディジタル・アナログ変換器でディジタル減算器の
出力をアナログ変換する。以上の動作により回路規模を
小さくすることができる。
本発明の実施例について図面を参照して説明する。
第１図は本発明一実施例周波数オフセットおよびジッ
タ印加回路のブロック構成図である。第１図において、
図外からアナログの入力信号ｘ（ｔ）が入力端子１を介
してアナログ・ディジタル変換器２の入力に接続され
る。アナログ・ディジタル変調器２からディジタル信号
がディジタルフィルタで構成された90度位相差分波濾波
器３、４の入力にそれぞれ接続される。
タ印加回路のブロック構成図である。第１図において、
図外からアナログの入力信号ｘ（ｔ）が入力端子１を介
してアナログ・ディジタル変換器２の入力に接続され
る。アナログ・ディジタル変調器２からディジタル信号
がディジタルフィルタで構成された90度位相差分波濾波
器３、４の入力にそれぞれ接続される。
90度位相差分波濾波器３から90度位相差分波濾波器４
の出力に対してほぼ90度の位相差を持つ出力がディジタ
ル乗算器５の一方の入力に接続される。また、余弦関数
発生器７から周波数オフセットΔf0およびジッタφ０の
両方を含んだ余弦信号cos（２πΔf0t＋φ０）がディジ
タル乗算器５の他方の入力に接続される。ディジタル乗
算器５では90度位相差分波濾波器３の出力と余弦信号co
s（２πΔf0t＋φ０）との積が求められる。
の出力に対してほぼ90度の位相差を持つ出力がディジタ
ル乗算器５の一方の入力に接続される。また、余弦関数
発生器７から周波数オフセットΔf0およびジッタφ０の
両方を含んだ余弦信号cos（２πΔf0t＋φ０）がディジ
タル乗算器５の他方の入力に接続される。ディジタル乗
算器５では90度位相差分波濾波器３の出力と余弦信号co
s（２πΔf0t＋φ０）との積が求められる。
一方、90度位相差分波濾波器４の出力はディジタル乗
算器６の一方の入力に接続される。また、正弦関数発生
器８から周波数オフセットΔf0およびジッタφ０の両方
を含んだ正弦信号sin（２πΔf0t＋φ０）がディジタル
乗算器６の他方の入力に接続される。ディジタル乗算器
６では90度位相差分波濾波器４の出力と正弦信号sin
（２πΔf0t＋φ０）との積が求められる。ディジタル
乗算器５、６の出力はディジタル減算器９のそれぞれの
入力に接続される。ディジタル減算器９ではディジタル
乗算器５、６の出力の差が求められる。ディジタル減算
器９の出力は群遅延等化器10の入力に接続される。群遅
延等化器10では入力の群遅延歪が等化される。群遅延等
化器10の出力がディジタル・アナログ変換器11の入力に
接続される。ディジタル・アナログ変換器11から入力信
号ｘ（ｔ）に対して周波数オフセットΔf0およびジッタ
φ０を印加したアナログの出力信号ｙ（ｔ）が出力端子
に接続される。
算器６の一方の入力に接続される。また、正弦関数発生
器８から周波数オフセットΔf0およびジッタφ０の両方
を含んだ正弦信号sin（２πΔf0t＋φ０）がディジタル
乗算器６の他方の入力に接続される。ディジタル乗算器
６では90度位相差分波濾波器４の出力と正弦信号sin
（２πΔf0t＋φ０）との積が求められる。ディジタル
乗算器５、６の出力はディジタル減算器９のそれぞれの
入力に接続される。ディジタル減算器９ではディジタル
乗算器５、６の出力の差が求められる。ディジタル減算
器９の出力は群遅延等化器10の入力に接続される。群遅
延等化器10では入力の群遅延歪が等化される。群遅延等
化器10の出力がディジタル・アナログ変換器11の入力に
接続される。ディジタル・アナログ変換器11から入力信
号ｘ（ｔ）に対して周波数オフセットΔf0およびジッタ
φ０を印加したアナログの出力信号ｙ（ｔ）が出力端子
に接続される。
このような構成の周波数オフセットおよびジッタ印加
回路の動作について説明する。いま、簡単に説明するた
め入力信号ｘ（ｔ）を式（11）で表す。
回路の動作について説明する。いま、簡単に説明するた
め入力信号ｘ（ｔ）を式（11）で表す。
ｘ（ｔ）＝cos（２πft） ……（11） この入力信号ｘ（ｔ）にΔf0なる周波数オフセット
（周波数偏移）、φ０なるジッタ（位相偏移）を与えた
出力信号ｙ（ｔ）は式（12）のように表せる。
（周波数偏移）、φ０なるジッタ（位相偏移）を与えた
出力信号ｙ（ｔ）は式（12）のように表せる。
ｙ（ｔ）＝cos｛２π（ｆ＋Δf0）ｔ＋φ０｝ ＝cos（２πft）×cos（２πΔf0t＋φ０） −sin（２πft）×sin（２πΔf0t＋φ０） ……（12） これにより、入力信号ｘ（ｔ）を90度の位相差を持っ
た信号に分波すれば、正弦信号および余弦信号との積を
求めることにより、直接周波数オフセットΔf0およびジ
ッタφ０を印加できることがわかる。
た信号に分波すれば、正弦信号および余弦信号との積を
求めることにより、直接周波数オフセットΔf0およびジ
ッタφ０を印加できることがわかる。
90度位相差分波濾波器を用いると、式（12）は式（1
3）のようになる。
3）のようになる。
ｙ（ｔ）＝｛h1＊ｘ（ｔ）｝×cos（２πΔf0t＋φ） −｛h2＊ｘ（ｔ）｝×sin（２πΔf0t＋φ） ……（13） ここで＊はたたみ込み演算を表す。そしてh1、h2は位
相差分波濾波器のインパルス応答関数であり、それぞれ
のフーリエ変換をH1（jw）、H2（jw）とすると、振幅特
性、位相特性は式（14）、（15）のようになる。
相差分波濾波器のインパルス応答関数であり、それぞれ
のフーリエ変換をH1（jw）、H2（jw）とすると、振幅特
性、位相特性は式（14）、（15）のようになる。
|H1（jw）｜＝|H2（jw）｜＝１ ……（14） 第１図において、入力端子１に加えられる入力信号ｘ
（ｔ）は、アナログ・ディジタル変換器２でディジタル
化されてディジタルフィルタにより構成される90度位相
差分波濾波器３、４に入力される。90度位相差分波濾波
器４の出力に対してほぼ90度の位相差を持つ90度位相差
分波濾波器３の出力はディジタル乗算器５に入力され、
式（13）に示される周波数オフセットΔf0およびジッタ
φ０の両方を含んだ余弦関数発生器７の出力との積が求
められる。一方、90度位相差分波濾波器４の出力はディ
ジタル乗算器６に入力され、式（13）に示される周波数
オフセットΔf0とジッタφ０との両方を含んだ正弦関数
発生器８の出力との積が求められる。
（ｔ）は、アナログ・ディジタル変換器２でディジタル
化されてディジタルフィルタにより構成される90度位相
差分波濾波器３、４に入力される。90度位相差分波濾波
器４の出力に対してほぼ90度の位相差を持つ90度位相差
分波濾波器３の出力はディジタル乗算器５に入力され、
式（13）に示される周波数オフセットΔf0およびジッタ
φ０の両方を含んだ余弦関数発生器７の出力との積が求
められる。一方、90度位相差分波濾波器４の出力はディ
ジタル乗算器６に入力され、式（13）に示される周波数
オフセットΔf0とジッタφ０との両方を含んだ正弦関数
発生器８の出力との積が求められる。
それぞれの積の差をディジタル減算器９により求め群
遅延等化器10により信号の群遅延歪を等化し、ディジタ
ル・アナログ変換器11を通せば、入力信号ｘ（ｔ）に対
して周波数オフセットおよびジッタを印加したアナログ
出力信号ｙ（ｔ）が出力端子12に得られる。
遅延等化器10により信号の群遅延歪を等化し、ディジタ
ル・アナログ変換器11を通せば、入力信号ｘ（ｔ）に対
して周波数オフセットおよびジッタを印加したアナログ
出力信号ｙ（ｔ）が出力端子12に得られる。
以上説明したように、本発明は、アナログ・ディジタ
ル変調器、90度位相差分波濾波器、ディジタル乗算器、
ディジタル減算器、余弦関数発生器、正弦関数発生器お
よびディジタル・アナログ変換器を設けることにより、
周波数オフセットおよびジッタの印加回路の回路規模を
小さくできる優れた効果がある。
ル変調器、90度位相差分波濾波器、ディジタル乗算器、
ディジタル減算器、余弦関数発生器、正弦関数発生器お
よびディジタル・アナログ変換器を設けることにより、
周波数オフセットおよびジッタの印加回路の回路規模を
小さくできる優れた効果がある。
本発明の回路は、モデム装置の試験のために、実回線
のシュミレータを構成するために利用して有効である。
のシュミレータを構成するために利用して有効である。
第１図は本発明一実施例周波数オフセットおよびジッタ
印加回路のブロック構成図。 第２図は従来例の周波数オフセットおよびジッタ印加回
路のブロック構成図。 １……入力端子、２……アナログ・ディジタル変換器
（A/D変換器）、３、４……90度位相差分波濾波器、
５、６……ディジタル乗算器、７……余弦関数発生器、
８……正弦関数発生器、９……ディジタル減算器、10…
…群遅延等化器、11……ディジタル・アナログ変換器
（D/A変換器）、12……出力端子、21……等化器、22、2
4……アナログ乗算器による平衡変調器、23……帯域濾
波器、25……低域濾波器、26……等化器、27……増幅
器、28……変調信号発生器、29……復調信号発生器。
印加回路のブロック構成図。 第２図は従来例の周波数オフセットおよびジッタ印加回
路のブロック構成図。 １……入力端子、２……アナログ・ディジタル変換器
（A/D変換器）、３、４……90度位相差分波濾波器、
５、６……ディジタル乗算器、７……余弦関数発生器、
８……正弦関数発生器、９……ディジタル減算器、10…
…群遅延等化器、11……ディジタル・アナログ変換器
（D/A変換器）、12……出力端子、21……等化器、22、2
4……アナログ乗算器による平衡変調器、23……帯域濾
波器、25……低域濾波器、26……等化器、27……増幅
器、28……変調信号発生器、29……復調信号発生器。
フロントページの続き (56)参考文献 特開 昭61−172429（ＪＰ，Ａ) 昭和61年度電子通信学会総合全国大会 講演論文集，分冊10，2273，「ＭＯＤＥ Ｍ自動測定器用通信回線シミュレータ」
Claims (1)
- 【請求項１】入力するアナログ信号をディジタル変換す
るアナログ・ディジタル変換器と、このアナログ・ディ
ジタル変換器の出力を位相差がほぼ90度である二つの信
号成分に分波する二つの位相差分波濾波器と、 周波数オフセットおよびジッタを含む余弦関数の信号を
発生する余弦関数発生器と、 この余弦関数の信号に対して所定の位相差の正弦関数の
信号を発生する正弦関数発生器と、 上記余弦関数の信号とこの信号に対応する上記二つの位
相差分波濾波器の一方の出力との積を求める第一のディ
ジタル乗算器と、 上記正弦関数の信号とこの信号に対応する上記二つの位
相差分波濾波器の他方の出力との積を求める第二のディ
ジタル乗算器と、 上記第一のディジタル乗算器の出力とこの第二のディジ
タル乗算器の出力との差を求めるディジタル減算器と、 このディジタル減算器の出力信号の群遅延偏差補正を行
うディジタル群遅延等化器と、 このディジタル群遅延等化器の出力をアナログ変換する
ディジタル・アナログ変換器と を備えたことを特徴とする周波数オフセットおよびジッ
タ印加回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25664586A JP2504755B2 (ja) | 1986-10-27 | 1986-10-27 | 周波数オフセツトおよびジツタ印加回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25664586A JP2504755B2 (ja) | 1986-10-27 | 1986-10-27 | 周波数オフセツトおよびジツタ印加回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63109638A JPS63109638A (ja) | 1988-05-14 |
| JP2504755B2 true JP2504755B2 (ja) | 1996-06-05 |
Family
ID=17295483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25664586A Expired - Lifetime JP2504755B2 (ja) | 1986-10-27 | 1986-10-27 | 周波数オフセツトおよびジツタ印加回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504755B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2463260B (en) | 2008-09-05 | 2012-09-12 | Phabrix Ltd | Jitter Evaluation |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172429A (ja) * | 1985-01-28 | 1986-08-04 | Mitsubishi Electric Corp | 群遅延等化器 |
-
1986
- 1986-10-27 JP JP25664586A patent/JP2504755B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 昭和６１年度電子通信学会総合全国大会講演論文集，分冊１０，２２７３，「ＭＯＤＥＭ自動測定器用通信回線シミュレータ」 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63109638A (ja) | 1988-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040085096A1 (en) | Efficient digital method of and system for determining the instantaneous phase and amplitude of a vibratory accelerometer and other sensors | |
| JPH0235483B2 (ja) | ||
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| US9772972B2 (en) | Generation of high-rate sinusoidal sequences | |
| JP2504755B2 (ja) | 周波数オフセツトおよびジツタ印加回路 | |
| US5068876A (en) | Phase shift angle detector | |
| US5771443A (en) | Method and apparatus for measuring FM frequency deviation | |
| JP2730346B2 (ja) | 分周回路 | |
| US5047705A (en) | Digital amplitude modulation apparatus | |
| JPS61102804A (ja) | Ｆｍ検波回路 | |
| JPH07139996A (ja) | 多重出力光ファイバセンサ装置 | |
| JPS6331987B2 (ja) | ||
| JP2581306B2 (ja) | ディジタル方式直交位相検波回路 | |
| JPH071850B2 (ja) | デイジタル処理ｆｍ変調装置 | |
| JPS6331985B2 (ja) | ||
| JPH08265381A (ja) | 直交変調装置 | |
| JP2929366B2 (ja) | デジタルａｍ復調器とその方法 | |
| JP2922530B2 (ja) | デジタル変調装置 | |
| JP2575057B2 (ja) | Ｆｍ変調器 | |
| JPH03209918A (ja) | Ｐｃｍ変復調装置の積分補間装置 | |
| JPH0129341B2 (ja) | ||
| EP2797225B1 (en) | Method of and apparatus for demodulating an amplitude modulated signal | |
| JPH05308226A (ja) | 周波数変換回路 | |
| JP2625696B2 (ja) | Ｓｓｂ変調回路 | |
| JPH08149170A (ja) | 変調装置 |