KR0157493B1 - 디지탈 메인 엠퍼시스회로 - Google Patents

디지탈 메인 엠퍼시스회로 Download PDF

Info

Publication number
KR0157493B1
KR0157493B1 KR1019940014969A KR19940014969A KR0157493B1 KR 0157493 B1 KR0157493 B1 KR 0157493B1 KR 1019940014969 A KR1019940014969 A KR 1019940014969A KR 19940014969 A KR19940014969 A KR 19940014969A KR 0157493 B1 KR0157493 B1 KR 0157493B1
Authority
KR
South Korea
Prior art keywords
coefficient
value
amplifier
adder
circuit
Prior art date
Application number
KR1019940014969A
Other languages
English (en)
Other versions
KR960003081A (ko
Inventor
백승웅
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940014969A priority Critical patent/KR0157493B1/ko
Publication of KR960003081A publication Critical patent/KR960003081A/ko
Application granted granted Critical
Publication of KR0157493B1 publication Critical patent/KR0157493B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0286—Combinations of filter structures
    • H03H17/0291—Digital and sampled data filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H21/00—Adaptive networks
    • H03H21/0012—Digital adaptive filters

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 다수개의 화소에 의해 형성된 다양한 형상의 윤곽선 이미지를 갖는 비디오 프레임 내의 각 윤곽선 이미지 데이터를 그 크기와 복잡도에 따라 적절한 부호화 방법을 이용하여 부호화함으로써, 복호화기에서 복원되는 윤곽선의 정확도를 향상시키고 윤곽선 부호화의 효과를 개선한 것에 관한 기술이다.

Description

디지탈 메인 엠퍼시스회로
제1도는 종래 메인 프리엠퍼시스의 회로도.
제2도는 본 발명에 의한 디지탈 메인 엠퍼시스의 회로도.
* 도면의 주요부분에 대한 부호의 설명
10,60 : 제1 및 제2가산기 20,40,50 : 제1 내지 제3계수증폭기]
30 : 적분기
본 발명은 주파수변조(Frequency Modulation)방식의 영상신호 기록/재생에 사용하는 메인 엠퍼시스(Main Emphasis)회로에 관한 것으로, 특히 종래 아날로그방식의 특성을 Z변환(Z Transform)하여 이를 IIR(Infinite Impulse Response)필터로 구현하는 디지탈 메인 엠퍼시스회로에 관한 것이다.
기록계에서 주파수변조한 영상신호는 재생계에서 이를 복조할 때 고역이 될 수록 큰 잡음(Noise)이 혼입되고 따라서, 고역의 S/N이 불량하게 된다. 이때의 잡음을 삼각노이즈라 하며, 삼각노이즈로 인한 고역 S/N의 열화를 방지하기 위해서는 신호를 기록할 때 미리 고역을 강조하고 재생할 때 강조된 고역을 감쇠한다. 여기서 기록기 행하는 고역강조를 프리엠퍼시스(PRE-Emphasis)라 하고, 재생시 행하는 고역감쇠를 디엠퍼시스(DE-Emphasis)라 한다.
제1도는 상술한 종래 메인 프리엠퍼시스의 회로도를 도시한 것이다. 도시된 바와같이, 종래의 메인 프리엠퍼시스회로는 콘덴서(C)와 제1저항(Ra)이 병렬로 연결되고 그 일측이 입력전압(Vin)과 연결되어 있다. 그리고, 타측은 출력전압(Vout)에 연결되고 동시에 제2저항(Rb)을 통해 접지되도록 구성되어 있다.
상술한 바와같이, 아날로그 필터로 구현되는 종래의 메인 프리엠퍼시스회로는 상기 이 회로를 사용하는 목적에 따라 고역주파수가 입력될 때 진폭이 증가된다. 그러나, 아날로그 필터는 일정주기로 변하는 아날로그신호가 입력될 때 이를 제거하는 것이 불가능하다. 또한 비교적 광대역의 노이즈에 대해서도 아날로그 필터만으로 그 영향을 제거하는 것이 곤란한 경우가 있다.
상술한 문제점을 감안한 본 발명의 목적은 종래의 아날로그시스템과 호환성이 있도록 Z변환을 하고 이를 디지탈 IIR필터로 구현하는 디지탈 메인 엠퍼시스회로를 제공하는데 있다.
본 발명의 다른 목적은 메인 엠퍼시스를 디지탈 필터로 구현하므로써 제품의 부품수를 줄이고 그러면서도 신뢰도를 향상시키는 디지탈 메인 엠퍼시스회로를 제공함에 있다.
상술한 본 발명은 주파수변조방식으로 영상신호를 기록/재생하는 장치에 있어서, 입력값에 대해 매개변수값을 출력하는 제1가산기, 상기 매개변수값을 적분하여 출력하는 적분기, 상기 적분값을 증폭하는 상기 제1가산기로 귀환하는 제1계수증폭기, 상기 적분값을 증폭하는 제2계수증폭기, 상기 매개변수값을 증폭하는 제3계수증폭기, 및 상기 제2 및 제3계수증폭기의 출력값을 가산하는 제2가산기로 구성되는 것을 특징으로 하는 디지탈 메인 엠퍼시스회로에 의하여 달성된다.
이하, 제2도를 참조하여 본 발명을 상세히 설명한다.
제2도는 본 발명에 의한 디지탈 메인 엠퍼시스의 회로도를 도시한 것이다. 도시된 바와같이, 본 발명은 입력신호(X(Z))로부터 매개변수값(U(Z))을 발생하는 제1가산기(10)를 구비한다. 제1가산기(10)의 출력단에는 매개변수값을 적분하여 출력하는 적분기(30)가 연결되고 동시에 매개변수값을 b0배 및 b1배 증폭하는 제3계수증폭기(50)가 연결된다. 적분기(30)의 출력단에는 신호를 a1배 및 b1배 증폭하여 출력하는 제1계수증폭기(20) 및 제2계수증폭기(40)가 연결된다. 여기서 제1계수증폭기(20)의 출력값이 제1가산기(10)에 귀환되도록 연결된다. 그리고 제2계수증폭기(40) 및 제3계수증폭기(50)의 출력단에는 제2 및 제3계수증폭기(40,50)로부터 출력된 값을 가산하여 최종적으로 출력신호(Y(Z))를 발생하는 제2가산기(60)를 구비한다.
상기와 같이 구성된 본 발명은 종래 아날로그 시스템의 특성을 Z변환하고 이를 디지탈 필터로 구성한 것으로써 아래에서는 제1도부터 재참조하여 본 발명의 동작을 설명하기로 한다.
우선 제1도에서 출력전압(Vout)은
이 된다. 회로에서 콘덴서(C)용량과 제1저항(Ra)값을 곱한 값이 시정수(T)와 제2저항(Rb)에 대한 제1저항(Ra)의 비율(X)은 상수로 주어지는 값이다. 상기 (1)식을 T와 X를 포함하는 함수식으로 표현하기 위해 전개하면
이 된다. 따라서, 종래 아날로그 회호의 특성은
가 됨을 알 수 있다. 여기서 상술한 아날로그 시스템을 디지탈로 구현하기 위해서는 상기 식을 이산적인 신호와 시스템으로 해석하는 방법이 필요하다. 본 발명은 이 방법으로 Z변환을 사용한다. 그리고 디지탈필터는 입출력이 모두 수열이므로 그 구조를 차분 방정식으로 나타낼 수 있는데 이하, 본 발명에서는 상기 식을 유한차분변환법에 의한 Z변환으로 디지탈시스템을 구현하는 일 실시예를 설명하기로 한다.
상기 식을 유한차분변환법에 의하여 Z변환하면
이 된다. 여기서 각각의 계수 a1, b0, b1은
가 된다. 이 계수들은 제2도의 제1 내지 제3계수증폭기(20,40,50)에서 신호를 증폭하는데 이용된다. 그리고 상기(3)식을 회로로 구현할 때 입·출력관계를 명확히 나타내기위하여 매개변수를 포함한 식으로 표현하면 다음과 같다.
이로써, (3)식에 의한 디지탈 IIR필터는 제2도의 구성에서 이미 설명한 것처럼 구현된다.
먼저 입력값(X(Z)=1-a1Z-1)이 제1가산기(10)에 인가되면 제1가산기(10)는 이 값을 제1계수증폭기(20)로부터 귀환되는 값(a1Z-1)과 더하여 매개변수 값(U(Z)=1)을 출력한다. 여기서 제1계수증폭기(20)의 출력값(a1Z-1)은 제1가산기(10)의 출력값(U(Z)=1)을 적분기(30)에서 적분(Z-1)하고 이를 제1계수증폭기(20)에서 a1배 증폭하여 출력한 값(a1Z-1)이다. 한편 제1가산기(10)의 출력값은 제3계수증폭기(50)에도 인가되어 제3계수증폭기(50)에서 b0배 증폭(b0)되어 제2가산기(60)에 인가된다. 그리고, 적분기(30)의 출력값(Z-1)이 제2계수증폭기(40)에 인가되면 제2계수증폭기(40)에서는 이를 b1배 증폭(b1Z-1)하여 제2가산기(60)의 부(-)입력단자에 인가한다. 그러면 제2가산기(60)는 정(+)입력단자로 입력된 값(b0)과 부(-)입력단자로 입력된 값(-b1Z-1)을 합하여 출력(Y(Z)=b0-b1Z-1)한다.
제2도에서 a1과 b1값이 같음에도 불구하고 계수증폭기를 각각 구비한 것은 본 발명은 Z변환할 때 쌍일차 변환법을 사용하는 다른 실시예에서는 a1과 b1이 달라질 수 있기 때문이다.
한편, 재생시의 메인 디엠퍼시스는 메인 엠퍼시스를 역으로 전개하면 되고 그 식은 다음과 같다.
이로써 본 발명에 의한 메인 디엠퍼시스회로를 구성하는 것도 가능하다.
상술한 바와같이 본 발명은 종래 아날로그방식의 메인 엠퍼시스의 특성을 유한차분변환법에 의하여 Z변환하고 이를 디지탈 IIR필터로 구현하므로써 제품의 부품수는 줄이면서 신뢰성은 높은 디지탈 메인 엠퍼시스회로를 제공하는 효과가 있다.

Claims (5)

  1. 주파수변조방식으로 영상신호를 기록/재생하는 장치에 있어서, 입력값에 대해 매개변수값을 출력하는 제1가산기; 상기 매개변수값을 적분하여 출력하는 적분기; 상기 적분값을 증폭하여 상시 제1가산기로 귀환하는 제1계수증폭기; 상기 적분값을 증폭하는 제2계수증폭기; 상기 매개변수값을 증폭하는 제3계수증폭기; 및 상기 제2 및 제3계수증폭기의 출력값을 가산하는 제2가산기로 구성되는 것을 특징으로 하는 디지탈 메인 엠퍼시스회로
  2. 제1항에 있어서, 상기 회로의 입력에 대한 출력의 비율을 나타내는 전달함수식은 다음과 같은 것을 특징으로 하는 디지탈 메인 엠퍼시스회로
    여기서, X(Z)는 입력값, Y(Z)는 출력값, 그리고 U(Z)는 매개변수값을 나타내며 Z는 복소수이다. a1, b1, b0는 각각 제1 내지 제3계수증폭기의 계수를 나타낸다.
  3. 제1항 또는 제2항에 있어서, 제1계수증폭기의 계수는인 것을 특징으로 하는 디지탈 메인 엠퍼시스회로, 여기서, TS는 샘플링주기를 나타낸다. 그리고 T는 시정수, X는 저항비를 나타낸다.
  4. 제1항 또는 제2항에 있어서, 제2계수증폭기의 계수는인 것을 특징으로 하는 디지탈 메인 엠퍼시스회로. 여기서, TS는 샘플링주기를 나타낸다. 그리고 T는 시정수, X는 저항비를 나타낸다.
  5. 제1항 또는 제2항에 있어서, 제3계수증폭기의 계수는인 것을 특징으로 하는 디지탈 메인 엠퍼시스회로. 여기서, TS는 샘플링주기를 나타낸다. 그리고 T는 시정수, X는 저항비를 나타낸다.
KR1019940014969A 1994-06-28 1994-06-28 디지탈 메인 엠퍼시스회로 KR0157493B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940014969A KR0157493B1 (ko) 1994-06-28 1994-06-28 디지탈 메인 엠퍼시스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940014969A KR0157493B1 (ko) 1994-06-28 1994-06-28 디지탈 메인 엠퍼시스회로

Publications (2)

Publication Number Publication Date
KR960003081A KR960003081A (ko) 1996-01-26
KR0157493B1 true KR0157493B1 (ko) 1999-02-18

Family

ID=19386492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940014969A KR0157493B1 (ko) 1994-06-28 1994-06-28 디지탈 메인 엠퍼시스회로

Country Status (1)

Country Link
KR (1) KR0157493B1 (ko)

Also Published As

Publication number Publication date
KR960003081A (ko) 1996-01-26

Similar Documents

Publication Publication Date Title
EP0297461B1 (en) Amplitude compressing/Expanding circuit
GB1585402A (en) Noise reduction system
EP0234757A1 (en) Noise reduction circuit for video signal
US5461604A (en) PCM digital audio signal playback apparatus
EP0267785B1 (en) Digital non-linear pre-emphasis/de-emphasis apparatus
KR0151031B1 (ko) 디지탈 필터회로와 그 신호 처리방법
US4587576A (en) Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system
KR0157493B1 (ko) 디지탈 메인 엠퍼시스회로
KR950007310B1 (ko) 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스
US5668746A (en) Reproduced waveform equalization circuit
EP0466442A2 (en) Non-linear preemphasis-deemphasis circuits
EP0463885B1 (en) Non-linear de-emphasis circuits
JPH05292454A (ja) ノンリニアエンファシス回路
JPS62122331A (ja) デイジタル信号のノンリニア圧縮装置
Hicks The application of dither and noise-shaping to nyquist-rate digital audio: an introduction
JP2821185B2 (ja) 非線形デイエンフアシス回路
JP3297957B2 (ja) ノンリニアエンファシス回路および方法
JPH0142559B2 (ko)
JPH0773357B2 (ja) 映像信号処理装置
JPH09121160A (ja) Ａ／ｄコンバータ
JP2535262B2 (ja) プリ・エンファシス回路
JP2821184B2 (ja) 非線形エンフアシス回路
JPS5946046B2 (ja) 記録再生装置
JPS63266983A (ja) 映像信号処理装置
JPS6013621B2 (ja) ノイズリダクシヨンシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080627

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee