JPS63266983A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は映像信号処理装置に関し、特にエラファシス処
理の施された映像信号のディエンファシス処理とそのノ
イズクリップ処理を行なう映像信号処理装置に関する。

従来、例えばＶＴＲに於て、映像信号をＦＭ変調して磁
気テープに記録再生するに際し、磁気テープ等で発生す
るノイズによる再生画像信号のＳ／Ｎ劣化を軽減するた
めに、映像信号にエンファシス回路により高周波成分を
増強して記録し、再生時にはディエンファシス回路によ
り高周波成分を減じノイズの高周波成分を抑えるという
手段が用いられている。

また、家庭用のＶＴＲでは更にノイズクリップと称され
る映像信号の高域成分のうち低いレベルの信号だけを除
去する回路を用いてノイズを減することが一般に行なわ
れている。

以下、これら従来回路例を添付された図面の第１図ない
し第３図と共に説明する。

第１図は映像信号の記録時にエンファシスをかけるため
の回路の一例であり、ＣＲからなるエンファシス回路１
とこのエンファシス回路１により高周波成分が増強され
た白及び黒の信号のクリップを行なうためのクリップ回
路２から構成されるいる。第２図は再生信号のディエン
ファシスを行なうと共にノイズクリップを行なう回路で
あり、同図において３はＣＲからなるディエンファシス
回路、４はこのディエンファシス回路３の後段に接続さ
れた緩衝増幅器、５は減算器で前記ディエンファシス回
路３の出力のｍｌ増幅器４を介した値から、このｍｌ増
幅器４の出力を更にバイパスフィルタ６、振幅制限器７
を介した値を減算するために設けられており、これら減
算器５、バイパスフィルタ６及び振幅制限器７からノイ
ズクリップ回路ＮＣが構成される。

上述した第１図及び第２図に示される回路の動作を第３
図の波形図と共に説明する。

まずエンファシス動作について説明すると、第１図を参
照すれば入力映像信号Ｓａがエンファシス回路１に入力
されると、このエンファシス回路ｌはＣＲによる高域増
強フィルタを構成しているため、例えば入力映像信号Ｓ
ａが第３図（Ａ）に示されるような信号である場合、こ
のエンファシス回路１の出力は第３図（Ｂ）に示される
ような信号の立上り、立下りにオーバーシュートを生じ
た波形の信号ｓｂのようになる。家庭用ぐＴＲでは約Ｉ
ＭＨｚ以上の信号を１２〜１６ｄＢ程度増強するため、
オーバーシュートのピークはかなり大きくなる。そのま
まＦＭ変調すると過変調となり、狭帯域の磁気へラドチ
ーブ伝送系通過後反転現象を起こす。このため、クリッ
プ回路２によりオーバーシュートの振幅を制限し、第３
図（Ｃ）のＳｃのような波形とした後、ＦＭ変調し磁気
ヘッドにより磁気テープに記録される。

ＶＴＲ再生時には、磁気テープに記録された信号が磁気
ヘッドにより読み出され増幅されると共にＦＭ復調が行
なわれ、第２図のディエンファシス回路３に入力される
。このディエンファシス回路３は第１図に示されるエン
ファシス回路１と相反の特性を持つローパスフィルター
であり、第３図（Ｄ）に示されるディエンファシス回路
３の出力Ｓｄは、クリップ回路２により制限された部分
を除き略元の信号と同様になる。この時、磁気テープ、
ヘッド等により発生したノイズのうち映像信号の高域に
分布する成分は、ディエンファシス回路３のローパス特
性に従りて減少する。

しかし、家庭用ＶＴＲでは高密度記録が行なわれ、この
ままでは映像Ｓ／Ｎが不足であり、第２図に示されるノ
イズクリップ回路ＮＣを用いている。

また、この時、第１図に示される記録時のクリップ回路
２により映像信号の立上り、立下りの高域成分が失われ
ているため、第３図（Ｄ）に示される信号Ｓｄはスミア
を生じた様な波形となり画質を劣化させる。また記録信
号Ｓ’ｃの白ピーク部は、通常磁気テープ系のＳ／Ｎの
悪い短波長部に相当するため、再生された信号Ｓｄの立
上り部より数μＳｅＣ程度の時間Ｓ／Ｎが劣化し、画像
のりんかく部のＳ／Ｎが悪いという好ましくない現象が
生ずる。

次に、第２図に示されるノイズクリップ回路ＮＣについ
て説明する。復調ディエンファシスされた信号Ｓｄは緩
衝増幅器４で増幅された後バイパスフィルタ６及び減算
器５に夫々入力される。

バイパスフィルタ６は通常ＣＲで構成された第３図（Ｅ
）に示すように映像信号Ｓｓの高域成分を取り出す。こ
の信号Ｓｅを振幅制限器７に通し、ノイズに比べ大振幅
の映像成分をクリップし、減算器５のもう一方の入力端
に入力し、前述した信号Ｓｄより減算する。これによっ
て、振幅制限器７によりクリップされないノイズ成分は
相殺される。

しかし、従来のディエンファシス回路及びノイズクリッ
プ回路はアナログフィルタの組合わせで構成されていた
ので回路の集積化が困難であり、結果として回路規模が
大きくなってしまっていた。

本発明は上述した点に鑑みてなされたもので、ディエン
ファシス回路及びノイズクリップ回路を含む映像信号処
理回路に於てその回路構成を簡略化することを目的とす
る。

本発明は上記の目的を達成するために、ディエンファシ
ス回路、ノイズクリップ回路のバイパスフィルタとして
、トランスバーサルフィルタを用いるようにし、且つデ
ィエンファシス及びノイズクリップ用バイパスフィルタ
を兼用した点を特徴としている。

以下本発明の一実施例を添付された図面の第４図ないし
第６図と共に説明する。

第４図は映像信号にエンファシスをかけるための回路例
であり、Ｅｐは後述する動作説明から理解されるように
位相直線形トランスパーサルフィルタで構成されたエン
ファシス回路である。このエンファシス回路Ｅｐは映像
信号が入力されるｎ段の時間遅延要素からなるアナログ
遅延素子８と、前記アナログ遅延素子８に設けられた各
時間遅延出力を与える複数のタップに夫々接続されエン
ファシス特性を持つように中間タップを中心にして対称
的に重み係数（Ｗｎ　、　Ｗｎ−１、・・・Ｗｌ。

・・・Ｗｎ−１、Ｗｎ　）を与える係数器９と、前記係
数器９からの各出力の総和を与える加算器１０とから構
成されている。１１はエンファシス回路Ｅｐの出力をク
リップするための白及び黒クリツプ回路である。

第５図は本発明の一実施例として、再生信号のディエン
ファシス及びノイズクリップを行なうための回路であり
、ＤＥＰは前述したエンファシス回路Ｅｐと同様呻位相
直線形トランスバーサルフィルタで構成されたディエン
ファシス回路である。このディエンファシス回路ＤＥｐ
は、再１ｉ号が入力されるｎ段の時間遅延要素からなる
アナログ遅延素子１２と、前記アナログ遅延素子１２に
設けられた各時間遅延出力を与える複数のタップにそれ
ぞれ接続されたディエンファシス特性を持つように中間
タップを中心にして対称的に重み係数（Ｘｎ　、　Ｘｎ
−１、・・・Ｘｌ　、−Ｘｎ−１、Ｘｎ　）を与える係
数器１３と、前記係数器１３からの各出力の総和を与え
る加算器１４とから構成されて　。

いる。１５は減算器で、ディエンファシス回路ＤＥｐの
出力に相当する加算器１４の出力から、アナログ遅延素
子１２の中間タップに接続された重み係数Ｘｌの係数器
１３の出力を減算することによりバイパスフィルタＨＰ
Ｆを構成している。

１６はこの減算器１５の出力信号に所定の振幅制限を行
なうための振幅制限器、１７は加算器１４の出力から振
幅制限器１６の出力を減算する減算器である。これら減
算器１５．１７及び振幅制限器１６からノイズクリップ
回路ＮＣ’が構成される。

第６図（Ａ）ないしくＧ）の波形図を参照して動作の説
明を行なう。

まず、エンファシス回路の動作について説明する。第５
図において、アナログ遅延素子８の各タップ出力に係数
器９により重み付けを行ない、加算器１０により加算を
行なう、前述したように係数器９の重み付け係数は、中
央のタップを中心に対称に配列してありこのため位相直
線形フィルタが構成される。この重み付け係数を適当に
選ぶことにより任意のフィルタ特性が得られ必要なエン
ファシス特性を与えることができる。

今、遅延素子８に第６図（Ａ）でＳ’ａの様な信号が加
えられると加算器１０の出力は位相直線形フィルタであ
る′ため第６図（Ｂ）でＳ′ｂのように信号の立上り、
立下りに夫々プリシュート、オーバーシュートを生じた
波形となる。従来のＣＲ形エンファシス回路ではオーバ
ーシュートのみであり、本発明ではそのオーバーシュー
ト成分が波形の立上り、立下り部に分散されるため、そ
のピークは従来に比べ小さくなりまたピーク部の幅が狭
くなる。

次に信号ｓ’ｂは従来例と同様過変調を防ぐためにクリ
ップ回路１１によりオーバーシュート、プリシュートの
振幅が制限され第４図（Ｃ）に示す信号Ｓ’ｃの様な波
形にされた後ＦＭ変調され磁気ヘッドにて磁気テープに
記録される。ＶＴＲ再生時には記録された信号が読み出
され、増幅ＦＭ復調された後、第５図に示すディエンフ
ァシス回路ＤＥｐ及びノイズクリップ回路ＮＣ’に入力
される。

遅延回路１２、係数器１３、加算器１４は第５図に示さ
れるエンファシス回路Ｅｐと同様に前述したように位相
直線形トランスバーサルフィルタを構成しており、係数
器１３の係数がエンファシス回路の特性に相反したよう
に選ばれているため、第６図（Ｄ）に示されるようにそ
の出力信号は略元の信号と同様になる。この時、前述し
たエンファシス回路ＥＰ、クリップ回路１１で失われる
映像信号の立上り、立下りの高域成分は、エンファシス
された信号の白及び黒ピークが小さいため、従来のもの
より少なく済んでおり、スミアの発生が小さく、また白
ピーク部が少ないことから、磁気テープ系の短波長部の
Ｓ／Ｎが悪いことによる画像りんかく部のＳ／Ｎ劣化が
少なくなって画質が向上する。

次にノイズクリップ回路ＮＣ’について説明する。復調
ディエンファシスされた信号Ｓ’ｄとディエンファシス
される前の信号との差をとればバイパスフィルタを構成
でき、減算器１５でこれを行なって第６図（Ｅ）に示す
ように高域成分が取り出された映像信号Ｓ’ｅを得る。

この時、減算器１５の一方の入力として遅延素子１２の
中央のタップが用いられているのは減算器１５の他方の
入力Ｓ’ｄとのタイミングを合わせるためである。こう
して得られた信号Ｓ’ｅを振幅制限器１６に通し、ノイ
ズに比べて大振幅の映像成分をクリップし、この信号を
減算器１７に入力して、加算器１４の出力Ｓ’ｄ信号よ
り減算する。これによってノイズ成分が相殺される。こ
の時従来例と同様に振幅制限器１６の出力Ｓ’ｆのうち
映像信号の立上り、立下り部ではノイズが現れず減算器
１７の出力Ｓ′ｇに、この部分のノイズが残るが、従来
例と異なりノイズの残る部分が映像の立上り、立下り部
分の夫々前後に分割されており視覚的に目立ちやすい画
像、白部分のノイズが短くなって画質の劣化が少なくて
済む。

なお上述した実施例においては、アナログ遅延素子、係
数器、加算器によってトランスバーサルフィルタを構成
したが、これらの代わりに分割電極による重み付けを行
なったＣＣＤトランスバーサルフィルタ等使うことも可
能で、その場合には上述した回路をすべて集積化でき小
型化できる。

以上説明してきたように本発明に係る映像信号処理装置
は、ディエンファシス回路を、入力信号に応じた時間遅
延出力に重み付け操作を行ないその合成出力を得るトラ
ンスバーサルフィルタで構成すると共に、前記ディエン
ファシス回路を構成するトランスバーサルフィルタにお
ける重み付け操作が施された時間遅延中間出力と前記デ
ィエンファシス回路出力との差をとることによりノイズ
クリップ用バイパスフィルタを構成したので、従来のデ
ィエンフアシス回路及びノイズクリップ回路を用いた場
合に比べ、処理回路が簡略化された。また前述したよう
ｑディエンファシス回路にトランスバーサルフィルタを
用いることにより、磁気系の特性に合わせた任意のディ
エンファシス特性が得られ、このトランスバーサルフィ
ルタで構成されたディエンファシス回路及びノイズクリ
ップ回路部分の集積化が容易になった。

【図面の簡単な説明】

第１図は従来のエンファシス回路の概略的ブロック図、
第２図は従来のディエンファシス回路及びノイズクリッ
プ回路の概略的なブロック図、第３図（Ａ）ないしくＧ
）は第１図、第２図に示される従来回路の各部の動作波
形図、第４図は本発明に係る映像信号処理装置における
エンファシス回路の概略的なブロック図、第５図は本発
明の一実施例としての映像信号処理装置におけるディエ
ンファシス回路及びノイズクリップ用バイパスフィルタ
の概略的なブロック図、第６図（Ａ）ないしくＧ）は第
５図、第６図に示される回路の各部の動作波形図である
。 ８．１２・・・アナログ遅延素子 ９．１３・・・係数器　　１０．１４・・・加算器１１
・・・クリップ回路　１５．１７・・・減算器１６・・
・振幅制限器　　Ｅｐ・・・エンファシス回路ＤＥｐ・
・・ディエンファシス回路 」 第１図 第２図 ６　　Ｓｅ　　７　　Ｓｆ 第３図　　　　　　　　第６図

Claims (1)

【特許請求の範囲】
1. エンファシス回路によって高周波成分が増強された映像
   信号を、上記エンファシス回路と相反する特性を有する
   ディエンファシス回路を有し、該ディエンファシス回路
   を入力信号に応じた時間遅延出力に重み付け操作を行な
   いその合成出力を得るトランスバーサルフィルタで構成
   すると共に、前記ディエンファシス回路を構成するトラ
   スバーサルフィルタにおける重み付け操作が施された時
   間遅延出力の１つと前記ディエンファシス回路出力との
   差をとることによりノイズクリップ用フィルタを構成す
   るようにしたことを特徴とする映像信号処理装置。