JPH0773357B2 - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH0773357B2 JPH0773357B2 JP61272498A JP27249886A JPH0773357B2 JP H0773357 B2 JPH0773357 B2 JP H0773357B2 JP 61272498 A JP61272498 A JP 61272498A JP 27249886 A JP27249886 A JP 27249886A JP H0773357 B2 JPH0773357 B2 JP H0773357B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit
- linear
- nonlinear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ビデオテープレコーダ（VTR）などに用いて
非線形プリエンファシス，非線形ディエンファシスを行
う映像信号処理装置に関するものである。
非線形プリエンファシス，非線形ディエンファシスを行
う映像信号処理装置に関するものである。
従来の技術 近年のVTRにおいては、記録時に小振幅の高域成分を強
調する非線形プリエンファシスを行い、再生時に記録時
と逆特性の非線型ディエンファシスを行うことにより、
信号成分を劣化させることなく記録再生過程で混入する
雑音を低減する技術が用いられている。
調する非線形プリエンファシスを行い、再生時に記録時
と逆特性の非線型ディエンファシスを行うことにより、
信号成分を劣化させることなく記録再生過程で混入する
雑音を低減する技術が用いられている。
従来の非線形プリエンファシス回路はたとえば第２図の
ように構成され、抵抗103,107、コンデンサ102,104、ダ
イオード105,106から成る。入力端子101から出力端子10
8までの周波数特性は、第３図に示すごとくダイオード1
05,106の非線形特性によって入力振幅が小さいほど高域
成分を大きく強調する特性を実現している。
ように構成され、抵抗103,107、コンデンサ102,104、ダ
イオード105,106から成る。入力端子101から出力端子10
8までの周波数特性は、第３図に示すごとくダイオード1
05,106の非線形特性によって入力振幅が小さいほど高域
成分を大きく強調する特性を実現している。
一方再生時の非線形ディエンファシス回路は、第４図に
示すごとく、実際上利得が無限大と見なせるオペアンプ
110と、第２図に示したものと同じ非線形プリエンファ
シス回路111とにより構成され、非線形プリエンファシ
ス回路111をフィードバックループに挿入することによ
り、入力端子109から出力端子112までの特性が非線形プ
リエンファシスと逆特性となっている（たとえば、「ホ
ームVTR入門」（横山他著、コロナ社、昭和56年）、p15
4,p162）。
示すごとく、実際上利得が無限大と見なせるオペアンプ
110と、第２図に示したものと同じ非線形プリエンファ
シス回路111とにより構成され、非線形プリエンファシ
ス回路111をフィードバックループに挿入することによ
り、入力端子109から出力端子112までの特性が非線形プ
リエンファシスと逆特性となっている（たとえば、「ホ
ームVTR入門」（横山他著、コロナ社、昭和56年）、p15
4,p162）。
発明が解決しようとする問題点 このような従来のアナログ回路による構成では、半導体
集積化することができず個別部品を必要とするばかりで
はなく、回路素子のバラツキなどにより特性が安定しな
いなどの問題点を有していた。
集積化することができず個別部品を必要とするばかりで
はなく、回路素子のバラツキなどにより特性が安定しな
いなどの問題点を有していた。
本発明は上記問題点に着目し、全回路を半導体集積化す
ることができ、また特性のバラツキが生じないよう、デ
ィジタル信号処理により非線形プリエンファシス，およ
びこれと逆特性の非線形ディエンファシスを行う映像信
号処理装置を提供することを目的とする。
ることができ、また特性のバラツキが生じないよう、デ
ィジタル信号処理により非線形プリエンファシス，およ
びこれと逆特性の非線形ディエンファシスを行う映像信
号処理装置を提供することを目的とする。
問題点を解決するための手段 上記問題点を解決するため本発明の映像信号処理装置
は、入力信号を所定期間遅延する第１の遅延回路と、前
記入力信号と第１の遅延回路の出力との差を得る減算回
路と、この減算回路の出力を一方の入力とする第１の加
算回路と、第１の加算回路の出力を入力とする第1,およ
び第２の非線形入出力回路と、第１の非線形入出力回路
の出力を所定期間遅延し前記第１の加算回路の他の入力
とする第２の遅延回路と、前記入力信号と前記第２の非
線形入出力回路の出力とを加算する第２の加算回路とを
備え、記録時と再生時とで前記第1,および第２の非線形
入出力回路の入出力特性が異なるよう構成されたもので
ある。
は、入力信号を所定期間遅延する第１の遅延回路と、前
記入力信号と第１の遅延回路の出力との差を得る減算回
路と、この減算回路の出力を一方の入力とする第１の加
算回路と、第１の加算回路の出力を入力とする第1,およ
び第２の非線形入出力回路と、第１の非線形入出力回路
の出力を所定期間遅延し前記第１の加算回路の他の入力
とする第２の遅延回路と、前記入力信号と前記第２の非
線形入出力回路の出力とを加算する第２の加算回路とを
備え、記録時と再生時とで前記第1,および第２の非線形
入出力回路の入出力特性が異なるよう構成されたもので
ある。
作用 上記の構成はすべてディジタル回路により構成すること
ができるため、全回路を半導体集積化することができ、
また回路のバラツキによる特性の変化が生じず、安定な
動作をする。さらに、記録時と再生時とで第1,および第
２の非線形入出力回路の入出力特性を変えることによ
り、非線形プリエンファシスとしても、またこれと完全
に逆特性の非線形ディエンファシスとしても動作する。
ができるため、全回路を半導体集積化することができ、
また回路のバラツキによる特性の変化が生じず、安定な
動作をする。さらに、記録時と再生時とで第1,および第
２の非線形入出力回路の入出力特性を変えることによ
り、非線形プリエンファシスとしても、またこれと完全
に逆特性の非線形ディエンファシスとしても動作する。
実施例 以下本発明の一実施例について図面を参照しながら説明
する。
する。
第１図は本発明の映像信号処理装置の一実施例の構成図
である。第１図において、入力端子１から標本化され数
ビットに量子化されたディジタル映像信号が入力され
る。入力された信号を遅延回路２において１標本化期間
だけ遅延し、減算回路３にて入力信号から差し引く。こ
の信号は加算回路４の一方の入力端子に入力される。
である。第１図において、入力端子１から標本化され数
ビットに量子化されたディジタル映像信号が入力され
る。入力された信号を遅延回路２において１標本化期間
だけ遅延し、減算回路３にて入力信号から差し引く。こ
の信号は加算回路４の一方の入力端子に入力される。
ここで、スイッチ６およびスイッチ11は、記録再生切換
信号14によって制御され、記録の時には上側に、再生の
時には下側に接続されるものとする。
信号14によって制御され、記録の時には上側に、再生の
時には下側に接続されるものとする。
したがって記録時においては、加算回路４の出力は非線
形入出力回路７を経て遅延回路５において１標本化期間
だけ遅延され、加算回路４のもう一方の入力端子へ帰還
されるとともに、いっぽうでは加算回路４の出力は、非
線形入出力回路９を経て加算回路12において入力端子１
からの入力信号と加算され、出力端子13から出力され
る。また再生時においては、非線形入出力回路７および
非線形入出力回路９に代って、それぞれ非線形入出力回
路８および非線形入出力回路10が使用される。
形入出力回路７を経て遅延回路５において１標本化期間
だけ遅延され、加算回路４のもう一方の入力端子へ帰還
されるとともに、いっぽうでは加算回路４の出力は、非
線形入出力回路９を経て加算回路12において入力端子１
からの入力信号と加算され、出力端子13から出力され
る。また再生時においては、非線形入出力回路７および
非線形入出力回路９に代って、それぞれ非線形入出力回
路８および非線形入出力回路10が使用される。
ここで非線形入出力回路7,8,9,および10は、入力信号振
幅に応じて非線形に決る係数を入力信号に乗じた出力を
得るものであって、たとえばROMによって構成される。
幅に応じて非線形に決る係数を入力信号に乗じた出力を
得るものであって、たとえばROMによって構成される。
このように構成したことにより、入力端子１から加算回
路４の出力に至る系は高域通過フィルタ特性となり、そ
の周波数特性は非線形入出力回路7,あるいは８の入出力
比、すなわち比線形入出力回路の入力信号振幅に応じて
非線形に決る係数によって通過帯域が変化する。
路４の出力に至る系は高域通過フィルタ特性となり、そ
の周波数特性は非線形入出力回路7,あるいは８の入出力
比、すなわち比線形入出力回路の入力信号振幅に応じて
非線形に決る係数によって通過帯域が変化する。
さて記録時において、非線形入出力回路９の入出力特性
は、振幅が小さいほど大きな係数を乗じて出力する特性
とすることにより、出力端子13より得られる信号は入力
振幅が小さいほど高域成分を大きく強調する特性、すな
わち非線形プリエンファシス特性が実現できる。しか
も、強調する帯域を決める非線形入出力回路７と強調す
る量を決める非線形入出力回路９の非線形入出力特性
を、個別に任意に設定できるという特徴を有している。
は、振幅が小さいほど大きな係数を乗じて出力する特性
とすることにより、出力端子13より得られる信号は入力
振幅が小さいほど高域成分を大きく強調する特性、すな
わち非線形プリエンファシス特性が実現できる。しか
も、強調する帯域を決める非線形入出力回路７と強調す
る量を決める非線形入出力回路９の非線形入出力特性
を、個別に任意に設定できるという特徴を有している。
ここで、この記録時の動作を数式で表現することを考え
る。非線形な動作をするため、線形はディジタルフィル
タのようにｚ変換の形態で表現できないことに注意しな
ければならない。
る。非線形な動作をするため、線形はディジタルフィル
タのようにｚ変換の形態で表現できないことに注意しな
ければならない。
いま、時刻ｎにおいて入力端子１より入力される入力信
号をxn、出力端子13より出力される信号をyn、加算回路
４の出力信号をun、このunに対する非線形入出力回路７
による係数をan、非線形入出力回路９による係数をbnと
したとき、 yn＝xn＋bnun …（１） un＝xn−xn-1＋an-1un-1 …（２） （１）、（２）式より、 yn＝（１＋bn）xn −bn（an-1／bn-1＋１）xn-1 ＋（an-1bn／bn-1）yn-1） …（３） またan，bnはunの関数であるため、 an＝ａ（un） …（４） bn＝ｂ（un） …（５） と表すことができる。
号をxn、出力端子13より出力される信号をyn、加算回路
４の出力信号をun、このunに対する非線形入出力回路７
による係数をan、非線形入出力回路９による係数をbnと
したとき、 yn＝xn＋bnun …（１） un＝xn−xn-1＋an-1un-1 …（２） （１）、（２）式より、 yn＝（１＋bn）xn −bn（an-1／bn-1＋１）xn-1 ＋（an-1bn／bn-1）yn-1） …（３） またan，bnはunの関数であるため、 an＝ａ（un） …（４） bn＝ｂ（un） …（５） と表すことができる。
さて次に、再生時の動作について述べる。
再生時にはスイッチ６およびスイッチ11は、記録再生切
換信号14によって下側に接続され、このため非線形入出
力回路8,および10が選択される。いま、時刻ｎにおいて
入力端子１より入力される入力信号をyn、出力端子13よ
り出力される信号をxn、加算回路４の出力信号をUn、こ
のUnに対する非線形入出力回路８による係数をAn、非線
形入出力回路10による係数をBnとしたとき、 xn＝yn＋BnUn …（６） Un＝yn−yn-1＋An-1Un-1 …（７） （６）、（７）式より、 xn＝（１＋Bn）yn −Bn（An-1／Bn-1＋１）yn-1 ＋（An-1Bn／Bn-1）xn-1 …（８） またAn，BnはUnの関数であるため、 An＝Ａ（Un） …（９） Bn＝Ｂ（Un） …（10） と表すことができる。
換信号14によって下側に接続され、このため非線形入出
力回路8,および10が選択される。いま、時刻ｎにおいて
入力端子１より入力される入力信号をyn、出力端子13よ
り出力される信号をxn、加算回路４の出力信号をUn、こ
のUnに対する非線形入出力回路８による係数をAn、非線
形入出力回路10による係数をBnとしたとき、 xn＝yn＋BnUn …（６） Un＝yn−yn-1＋An-1Un-1 …（７） （６）、（７）式より、 xn＝（１＋Bn）yn −Bn（An-1／Bn-1＋１）yn-1 ＋（An-1Bn／Bn-1）xn-1 …（８） またAn，BnはUnの関数であるため、 An＝Ａ（Un） …（９） Bn＝Ｂ（Un） …（10） と表すことができる。
ところで、再生時には、記録時の非線形プリエンファシ
ス特性と逆特性の非線形ディエンファシス特性とする必
要がある。すなわち、（３）式で表されるynが入力され
たときxnが出力されなければならない。（３）式より、 （８）式と（11）式のyn，yn，およびxnの係数を等しい
とおくと、 An＝（an＋bn）／（１＋bn） …（12） Bn＝−bn／（１＋bn） …（13） という条件が必要なことがわかる。
ス特性と逆特性の非線形ディエンファシス特性とする必
要がある。すなわち、（３）式で表されるynが入力され
たときxnが出力されなければならない。（３）式より、 （８）式と（11）式のyn，yn，およびxnの係数を等しい
とおくと、 An＝（an＋bn）／（１＋bn） …（12） Bn＝−bn／（１＋bn） …（13） という条件が必要なことがわかる。
ここで（12）式，（13）式を成立させつつ、（９），
（10）式のようにAn，BnをUnの関数とするためには、再
生時のUnとan，bnの関係を知らなければならない。an，
bnは（４），（５）式に示すように記録時のunの関数で
あるため、unと再生時のUnとの関係がわかれば、結果的
にUnとAn，Bnの関係を知ることができる。unとUnの関係
は、（１），（６）および（13）式より知ることがで
き、次式のようである。
（10）式のようにAn，BnをUnの関数とするためには、再
生時のUnとan，bnの関係を知らなければならない。an，
bnは（４），（５）式に示すように記録時のunの関数で
あるため、unと再生時のUnとの関係がわかれば、結果的
にUnとAn，Bnの関係を知ることができる。unとUnの関係
は、（１），（６）および（13）式より知ることがで
き、次式のようである。
Un＝（１＋bn）un …（14） 以上をまとめると、添字のｎを省略して、非線形入出力
回路8,10の入力信号をＵ、またこのＵに対する非線形入
出力回路８による係数をＡ（ｕ）、非線形入出力回路10
による係数をＢ（ｕ）としたとき、Ａ（ｕ）,B（ｕ）は
ｕをパラメータとして、 を満たすよう設定すれば、記録時の非線形プリエンファ
シス特性とは完全に逆特性の非線形ディエンファシスを
実現することができる。
回路8,10の入力信号をＵ、またこのＵに対する非線形入
出力回路８による係数をＡ（ｕ）、非線形入出力回路10
による係数をＢ（ｕ）としたとき、Ａ（ｕ）,B（ｕ）は
ｕをパラメータとして、 を満たすよう設定すれば、記録時の非線形プリエンファ
シス特性とは完全に逆特性の非線形ディエンファシスを
実現することができる。
以上説明したように、本実施例はディジタル処理により
非線形プリエンファシス、およびこれと完全に逆特性の
非線形ディエンファシスを実現することができ、すべて
ディジタル回路により構成される。
非線形プリエンファシス、およびこれと完全に逆特性の
非線形ディエンファシスを実現することができ、すべて
ディジタル回路により構成される。
発明の効果 以上のように、本発明の映像信号処理装置によれば、全
回路を半導体集積化することができ、また特性のバラツ
キが生じない、ディジタル信号処理による非線形プリエ
ンファシス，およびこれと完全に逆特性の非線形ディエ
ンファシスを行うことができる。しかも非線形エンファ
シス特性は、強調する帯域を決める非線形特性と強調す
る量に対する非線形特性を、個別に任意に設定できると
いう特徴がある。
回路を半導体集積化することができ、また特性のバラツ
キが生じない、ディジタル信号処理による非線形プリエ
ンファシス，およびこれと完全に逆特性の非線形ディエ
ンファシスを行うことができる。しかも非線形エンファ
シス特性は、強調する帯域を決める非線形特性と強調す
る量に対する非線形特性を、個別に任意に設定できると
いう特徴がある。
第１図は本発明の映像信号処理装置の一実施例の構成
図、第２図は従来の非線形プリエンファシス回路の構成
図、第３図は非線形プリエンファシスの動作説明図、第
４図は従来の非線形ディエンファシス回路の構成図であ
る。 2,5……遅延回路、３……減算回路、4,12……加算回
路、6,11……スイッチ、7,8,9,10……非線形入出力回
路。
図、第２図は従来の非線形プリエンファシス回路の構成
図、第３図は非線形プリエンファシスの動作説明図、第
４図は従来の非線形ディエンファシス回路の構成図であ
る。 2,5……遅延回路、３……減算回路、4,12……加算回
路、6,11……スイッチ、7,8,9,10……非線形入出力回
路。
Claims (2)
- 【請求項１】入力信号を所定期間遅延する第１の遅延回
路と、前記入力信号と第１の遅延回路の出力との差を得
る減算回路と、この減算回路の出力を一方の入力とする
第１の加算回路と、第１の加算回路の出力を入力とする
第1,および第２の非線形入出力回路と、第１の非線形入
出力回路の出力を所定期間遅延し前記第１の加算回路の
他の入力とする第２の遅延回路と、前記入力信号と前記
第２の非線形入出力回路の出力とを加算する第２の加算
回路とを備え、記録時と再生時とで前記第1,および第２
の非線形入出力回路の入出力特性が異なることを特徴と
する映像信号処理装置。 - 【請求項２】記録時における第1,および第２の非線形入
出力回路の入力振幅をｕとしたとき、それぞれの出力振
幅がｕの関数として、ａ（ｕ）・u,b（ｕ）・ｕで表さ
れるとし、また再生時における第1,および第２の非線形
入出力回路の入力振幅をＵとしたとき、それぞれの出力
振幅がＵの関数として、Ａ（ｕ）・U,B（ｕ）・Ｕで表
されるとしたとき、Ａ（ｕ）,B（ｕ）はｕをパラメータ
として、 を満たすよう設定されていることを特徴とする特許請求
の範囲第（１）項記載の映像信号処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272498A JPH0773357B2 (ja) | 1986-11-14 | 1986-11-14 | 映像信号処理装置 |
| US07/119,069 US4849826A (en) | 1986-11-14 | 1987-11-10 | Digital non-linear pre-emphasis/de-emphasis apparatus for eliminating noise components from video signals in a video signal processing system |
| EP87309964A EP0267785B1 (en) | 1986-11-14 | 1987-11-11 | Digital non-linear pre-emphasis/de-emphasis apparatus |
| DE3750075T DE3750075T2 (de) | 1986-11-14 | 1987-11-11 | Vorrichtung zur digitalen nichtlinearen Vorverzerrung und Nachentzerrung. |
| KR1019870012816A KR910002603B1 (ko) | 1986-11-14 | 1987-11-13 | 디지탈 비선형 엠퍼시스/디엠퍼시스장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272498A JPH0773357B2 (ja) | 1986-11-14 | 1986-11-14 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63125070A JPS63125070A (ja) | 1988-05-28 |
| JPH0773357B2 true JPH0773357B2 (ja) | 1995-08-02 |
Family
ID=17514748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61272498A Expired - Fee Related JPH0773357B2 (ja) | 1986-11-14 | 1986-11-14 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773357B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2757370B2 (ja) * | 1988-04-27 | 1998-05-25 | ソニー株式会社 | 非線形信号処理装置 |
| US5863903A (en) * | 1994-03-09 | 1999-01-26 | Novo Nordisk A/S | Use of hydroxy alkyl piperidine and pyrrolidine compounds to treat diabetes |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60154791A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 信号記録再生回路 |
-
1986
- 1986-11-14 JP JP61272498A patent/JPH0773357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63125070A (ja) | 1988-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
| US4709269A (en) | Noise reduction circuit for video signal | |
| EP0175275B1 (en) | Non-linear signal processing apparatus | |
| EP0354734A2 (en) | Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same | |
| EP0267785B1 (en) | Digital non-linear pre-emphasis/de-emphasis apparatus | |
| US5493341A (en) | Digital non-linear pre-emphasis/de-emphasis apparatus for video signals in a video signal recording and reproducing apparatus | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JPH0773357B2 (ja) | 映像信号処理装置 | |
| JPH0773356B2 (ja) | 映像信号処理装置 | |
| KR100236362B1 (ko) | 비선형 디엠파시스 회로 | |
| JP2568554B2 (ja) | 映像信号処理装置 | |
| JPH0533874B2 (ja) | ||
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JPH0142559B2 (ja) | ||
| JP2821185B2 (ja) | 非線形デイエンフアシス回路 | |
| KR0157493B1 (ko) | 디지탈 메인 엠퍼시스회로 | |
| JP2789601B2 (ja) | 非線形信号処理装置 | |
| KR910002603B1 (ko) | 디지탈 비선형 엠퍼시스/디엠퍼시스장치 | |
| JPH06105861B2 (ja) | 非線形信号処理装置 | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| JP2821184B2 (ja) | 非線形エンフアシス回路 | |
| JP2674027B2 (ja) | 振幅圧縮伸長回路 | |
| JP2990715B2 (ja) | 非線形信号処理回路 | |
| JP2844653B2 (ja) | 信号処理装置 | |
| JPS63104515A (ja) | 巡回型デイジタルフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |