JPS63125070A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPS63125070A JPS63125070A JP61272498A JP27249886A JPS63125070A JP S63125070 A JPS63125070 A JP S63125070A JP 61272498 A JP61272498 A JP 61272498A JP 27249886 A JP27249886 A JP 27249886A JP S63125070 A JPS63125070 A JP S63125070A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- circuit
- nonlinear
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001934 delay Effects 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 abstract description 4
- 238000005070 sampling Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテープレコーダ(VTR)などに用い
て非線形プリエンファシス、非線形ディエンファシスを
行う映像信号処理装置に関するものである。
て非線形プリエンファシス、非線形ディエンファシスを
行う映像信号処理装置に関するものである。
従来の技術
近年のVTRにおいては、記録時に小振幅の高酸成分を
強調する非線形プリエンファシスを行い、再生時に記録
時と逆特性の非線形ディエンファシスを行うことにより
、信号成分を劣化させることなく記録再生過程で混入す
る雑音を低減する技術が用いられている。
強調する非線形プリエンファシスを行い、再生時に記録
時と逆特性の非線形ディエンファシスを行うことにより
、信号成分を劣化させることなく記録再生過程で混入す
る雑音を低減する技術が用いられている。
従来の非線形プリエンファシス回路はたとえば第2図の
ように構成され、抵抗103,107、コンデンサ10
2.104、ダイオード105゜106から成る。入力
端子101から出力端子10日までの周波数特性は、第
3図に示すごと(ダイオード105,106の非線形特
性によって入力振幅が小さいほど高域成分を大きく強調
する特性を実現している。
ように構成され、抵抗103,107、コンデンサ10
2.104、ダイオード105゜106から成る。入力
端子101から出力端子10日までの周波数特性は、第
3図に示すごと(ダイオード105,106の非線形特
性によって入力振幅が小さいほど高域成分を大きく強調
する特性を実現している。
一方再生時の非線形ディエンファシス回路は、第4図に
示すごとく、実際上利得が無限大と見なせるオペアンプ
1)0と、第2図に示したものと同じ非線形プリエンフ
ァシス回路1)1とにより構成され、非線形プリエンフ
ァシス回路1)1をフィードバックループに挿入するこ
とにより、入力端子109から出力端子1)2までの特
性が非線形プリエンファシスと逆特性となっている(た
とえば、「ホームVTR入門」 (横山他著、コロナ社
、昭和56年)、p154.p162)。
示すごとく、実際上利得が無限大と見なせるオペアンプ
1)0と、第2図に示したものと同じ非線形プリエンフ
ァシス回路1)1とにより構成され、非線形プリエンフ
ァシス回路1)1をフィードバックループに挿入するこ
とにより、入力端子109から出力端子1)2までの特
性が非線形プリエンファシスと逆特性となっている(た
とえば、「ホームVTR入門」 (横山他著、コロナ社
、昭和56年)、p154.p162)。
発明が解決しようとする問題点
このような従来のアナログ回路による構成では、半導体
集積化することができず個別部品を必要とするばかりで
はなく、回路素子のバラツキなどにより特性が安定しな
いなどの問題点を有していた。
集積化することができず個別部品を必要とするばかりで
はなく、回路素子のバラツキなどにより特性が安定しな
いなどの問題点を有していた。
本発明は上記問題点に着目し、全回路を半導体集積化す
ることができ、また特性のバラツキが生じないよう、デ
ィジタル信号処理により非線形プリエンファシス、およ
びこれと逆特性の非線形ディエンファシスを行う映像信
号処理装置を提供することを目的とする。
ることができ、また特性のバラツキが生じないよう、デ
ィジタル信号処理により非線形プリエンファシス、およ
びこれと逆特性の非線形ディエンファシスを行う映像信
号処理装置を提供することを目的とする。
問題点を解決するための手段
上記問題点を解決するため本発明の映像信号処理装置は
、入力信号を所定期間遅延する第1の遅延回路と、前記
人力信号と第1の遅延回路の出力との差を得る減算回路
と、この減算回路の出力を一方の入力とする第1の加算
回路と、第1の加算回路の出力を入力とする第1.およ
び第2の非線形入出力回路と、第1の非線形入出力回路
の出力を所定期間遅延し前記第1の加算回路の他の入力
とする第2の遅延回路と、前記入力信号と前記第2の非
線形入出力回路の出力とを加算する第2の加算回路とを
備え、記録時と再生時とで前記第1゜および第2の非線
形入出力回路の入出力特性が異なるよう構成されたもの
である。
、入力信号を所定期間遅延する第1の遅延回路と、前記
人力信号と第1の遅延回路の出力との差を得る減算回路
と、この減算回路の出力を一方の入力とする第1の加算
回路と、第1の加算回路の出力を入力とする第1.およ
び第2の非線形入出力回路と、第1の非線形入出力回路
の出力を所定期間遅延し前記第1の加算回路の他の入力
とする第2の遅延回路と、前記入力信号と前記第2の非
線形入出力回路の出力とを加算する第2の加算回路とを
備え、記録時と再生時とで前記第1゜および第2の非線
形入出力回路の入出力特性が異なるよう構成されたもの
である。
作用
上記の構成はすべてディジタル回路により構成すること
ができるため、全回路を半導体集積化することができ、
また回路のバラツキによる特性の変化が生じず、安定な
動作をする。さらに、記録時と再生時とで第1.および
第2の非線形入出力回路の入出力特性を変えることによ
り、非線形プリエンファシスとしても、またこれと完全
に逆特性の非線形ディエンフアシスとしても動作する。
ができるため、全回路を半導体集積化することができ、
また回路のバラツキによる特性の変化が生じず、安定な
動作をする。さらに、記録時と再生時とで第1.および
第2の非線形入出力回路の入出力特性を変えることによ
り、非線形プリエンファシスとしても、またこれと完全
に逆特性の非線形ディエンフアシスとしても動作する。
実施例
以下本発明の一実施例について図面を参照しながら説明
する。
する。
第1図は本発明の映像信号処理装置の一実施例の構成図
である。第1図において、入力端子1から標本化され数
ビットに量子化されたディジタル映像信号が入力される
。入力された信号を遅延回路2において1標本化期間だ
け遅延し、減算回路3にて入力信号から差し引く、この
信号は加算回路4の一方の入力端子に入力される。
である。第1図において、入力端子1から標本化され数
ビットに量子化されたディジタル映像信号が入力される
。入力された信号を遅延回路2において1標本化期間だ
け遅延し、減算回路3にて入力信号から差し引く、この
信号は加算回路4の一方の入力端子に入力される。
ここで、スイッチ6およびスイッチ1)は、記録再生切
換信号14によって制御され、記録の時には上側に、再
生の時には下側に接続されるものとする。
換信号14によって制御され、記録の時には上側に、再
生の時には下側に接続されるものとする。
したがって記録時においては、加算回路4の出力は非線
形入出力回路7を経て遅延回路5において1標本化期間
だけ遅延され、加算回路4のもう一方の入力端子へ帰還
されるとともに、いっぽうでは加算回路4の出力は、非
線形入出力回路9を経て加算回路12において入力端子
1からの入力信号と加算され、出力端子13から出力さ
れる。
形入出力回路7を経て遅延回路5において1標本化期間
だけ遅延され、加算回路4のもう一方の入力端子へ帰還
されるとともに、いっぽうでは加算回路4の出力は、非
線形入出力回路9を経て加算回路12において入力端子
1からの入力信号と加算され、出力端子13から出力さ
れる。
また再生時においては、非線形入出力回路7および非線
形入出力回路9に代って、それぞれ非線形入出力回路8
および非線形入出力回路10が使用される。
形入出力回路9に代って、それぞれ非線形入出力回路8
および非線形入出力回路10が使用される。
ここで非線形入出力回路?、8,9.および10は、入
力信号振幅に応じて非線形に決る係数を入力信号に乗じ
た出力を得るものであって、たとえばROMによって構
成される。
力信号振幅に応じて非線形に決る係数を入力信号に乗じ
た出力を得るものであって、たとえばROMによって構
成される。
このように構成したことにより、入力端子1から加算回
路4の出力に至る系は高域通過フィルタ特性となり、そ
の周波数特性は非線形入出力回路7、あるいは8の入出
力比、すなわち非線形入出力回路の入力信号振幅に応じ
て非線形に決る係数によって通過帯域が変化する。
路4の出力に至る系は高域通過フィルタ特性となり、そ
の周波数特性は非線形入出力回路7、あるいは8の入出
力比、すなわち非線形入出力回路の入力信号振幅に応じ
て非線形に決る係数によって通過帯域が変化する。
さて記録時において、非線形入出力回路9の入出力特性
は、振幅が小さいほど大きな係数を乗じて出力する特性
とすることにより、出力端子13より得られる信号は入
力振幅が小さいほど高域成分を大きく強調する特性、す
なわち非線形プリエンファシス特性が実現できる。しか
も、強調する帯域を決める非線形入出力回路7と強調す
る量を決める非線形入出力回路9の非線形入出力特性を
、個別に任意に設定できるという特徴を有している。
は、振幅が小さいほど大きな係数を乗じて出力する特性
とすることにより、出力端子13より得られる信号は入
力振幅が小さいほど高域成分を大きく強調する特性、す
なわち非線形プリエンファシス特性が実現できる。しか
も、強調する帯域を決める非線形入出力回路7と強調す
る量を決める非線形入出力回路9の非線形入出力特性を
、個別に任意に設定できるという特徴を有している。
ここで、この記録時の動作を数式で表現することを考え
る。非線形な動作をするため、線形なディジタルフィル
タのように2変換の形態で表現できないことに注意しな
ければならない。
る。非線形な動作をするため、線形なディジタルフィル
タのように2変換の形態で表現できないことに注意しな
ければならない。
いま、時刻nにおいて入力端子lより入力される入力信
号をX。、出力端子13より出力される信号をyo、加
算回路4の出力信号をunsこのu、に対する非線形入
出力回路7による係数をan、非線形入出力回路9によ
る係数をbnとしたとき、 7 n −X n + b n u o””・・+1j
un ”xn −xn−1+an−1un−1……(2
)+1)、(2)式より、 y、、−(A、)Xn −bn (an−1/bn−1” 1) xo−1
+(an−s bn / bn−+ ) 71−1
−−131またan、bnはunの関数であるため、
a、冒a (u n ) ・・・・
・・(4)bn−b (un) −
−(51と表すことができる。
号をX。、出力端子13より出力される信号をyo、加
算回路4の出力信号をunsこのu、に対する非線形入
出力回路7による係数をan、非線形入出力回路9によ
る係数をbnとしたとき、 7 n −X n + b n u o””・・+1j
un ”xn −xn−1+an−1un−1……(2
)+1)、(2)式より、 y、、−(A、)Xn −bn (an−1/bn−1” 1) xo−1
+(an−s bn / bn−+ ) 71−1
−−131またan、bnはunの関数であるため、
a、冒a (u n ) ・・・・
・・(4)bn−b (un) −
−(51と表すことができる。
さて次に、再生時の動作について述べる。
再生時にはスイッチ6およびスイッチ1)は、記録再生
切換信号14によって下側に接続され、このため非線形
入出力回路8.および10が選択される。いま、時刻n
において入力端子lより入力される入力信号をyn、出
力端子13より出力される信号をxn、加算回路4の出
力信号をUnlこのUnに対する非線形入出力回路8に
よる係数をA。、非線形入出力回路10による係数をB
nとしたとき、 xn=yn+BoUn ・・・・・・(
6)Un=yn−y、−、+An−、Un−,−−−−
・・171(6)、(7)式より、 xn= (1+B、)7゜ −Bn (An、/Bn、+1) yn−。
切換信号14によって下側に接続され、このため非線形
入出力回路8.および10が選択される。いま、時刻n
において入力端子lより入力される入力信号をyn、出
力端子13より出力される信号をxn、加算回路4の出
力信号をUnlこのUnに対する非線形入出力回路8に
よる係数をA。、非線形入出力回路10による係数をB
nとしたとき、 xn=yn+BoUn ・・・・・・(
6)Un=yn−y、−、+An−、Un−,−−−−
・・171(6)、(7)式より、 xn= (1+B、)7゜ −Bn (An、/Bn、+1) yn−。
+(An−1B、/Bn−、)!、、 ・旧・−+81
またAn、BnはUnの関数であるため、An−A (
Un) −・・・・−(91Bn=
mB(Un) ・旧・・oIと表すこ
とができる。
またAn、BnはUnの関数であるため、An−A (
Un) −・・・・−(91Bn=
mB(Un) ・旧・・oIと表すこ
とができる。
ところで、再生時には、記録時の非線形プリエンファシ
ス特性と逆特性の非線形ディエンファシス特性とする必
要がある。すなわち、(3)式で表される3’nが入力
されたときxnが出力されなければならない、(3)式
より、 ・・・・・・叩 (8)式と01)式のyo、yn、およびxnの係数を
等しいとおくと、 A、−(an +bn)/ (An)−・・・・・1)
5B、−−bn/ (An) ・−・−・(
+31という条件が必要なことがわかる。
ス特性と逆特性の非線形ディエンファシス特性とする必
要がある。すなわち、(3)式で表される3’nが入力
されたときxnが出力されなければならない、(3)式
より、 ・・・・・・叩 (8)式と01)式のyo、yn、およびxnの係数を
等しいとおくと、 A、−(an +bn)/ (An)−・・・・・1)
5B、−−bn/ (An) ・−・−・(
+31という条件が必要なことがわかる。
ここで08式、01式を成立させつつ、+91.0@式
のようにAn、BnをU。の関数とするためには、再生
時のUnとa。、bnの関係を知らなければならない、
a、、bnは(41,+51式に示すように記録時のu
nの関数であるため、Unと再生時のUnとの関係がわ
かれば、結果的にUnとAn。
のようにAn、BnをU。の関数とするためには、再生
時のUnとa。、bnの関係を知らなければならない、
a、、bnは(41,+51式に示すように記録時のu
nの関数であるため、Unと再生時のUnとの関係がわ
かれば、結果的にUnとAn。
B、の関係を知ることができる。unとU。の関係は、
(1),(61および1式より知ることができ、次式の
ようである。
(1),(61および1式より知ることができ、次式の
ようである。
Un−(An)un 、、、、、、Q4)以
上をまとめると、添字の。を省略して、非線形入出力回
路8.10の入力信号をU、またこのUに対する非線形
入出力回路8による係数をA (u)、非線形入出力回
路10による係数をB (u)としたとき、A(ul、
B(tllばUをパラメータとして、A(ul 1 + b (ul u−(A(ul) ・U を満たすよう設定すれば、記録時の非線形プリエンファ
シス特性とは完全に逆特性の非線形ディエンファシスを
実現することができる。
上をまとめると、添字の。を省略して、非線形入出力回
路8.10の入力信号をU、またこのUに対する非線形
入出力回路8による係数をA (u)、非線形入出力回
路10による係数をB (u)としたとき、A(ul、
B(tllばUをパラメータとして、A(ul 1 + b (ul u−(A(ul) ・U を満たすよう設定すれば、記録時の非線形プリエンファ
シス特性とは完全に逆特性の非線形ディエンファシスを
実現することができる。
以上説明したように、本実施例はディジタル処理により
非線形プリエンファシス、およびこれと完全に逆特性の
非線形ディエンファシスを実現することができ、すべて
ディジタル回路により構成される。
非線形プリエンファシス、およびこれと完全に逆特性の
非線形ディエンファシスを実現することができ、すべて
ディジタル回路により構成される。
発明の効果
以上のように、本発明の映像信号処理装置によれば、全
回路を半導体集積化することができ、また特性のバラツ
キが生じない、ディジタル信号処理による非線形プリエ
ンファシス、およびこれと完全に逆特性の非線形ディエ
ンファシスを行うことができる。しかも非線形エンファ
シス特性は、強調する帯域を決める非線形特性と強調す
る量に対する非線形特性を、個別に任意に設定できると
いう特徴がある。
回路を半導体集積化することができ、また特性のバラツ
キが生じない、ディジタル信号処理による非線形プリエ
ンファシス、およびこれと完全に逆特性の非線形ディエ
ンファシスを行うことができる。しかも非線形エンファ
シス特性は、強調する帯域を決める非線形特性と強調す
る量に対する非線形特性を、個別に任意に設定できると
いう特徴がある。
第1図は本発明の映像信号処理装置の一実施例の構成図
、第2図は従来の非線形プリエンファシス回路の構成図
、第3図は非線形ブリエンファシスの動作説明図、第4
図は従来の非線形ディエンファシス回路の構成図である
。 2.5・・・・・・遅延回路、3・・・・・・減算回路
、4゜12・・・・・・加算回路、6.1)・旧・・ス
イッチ、7゜8.9.10・・・・・・非線形入出力回
路。 代理人の氏名 弁理士 中尾敏男 はか1名第2図 第3図 凧液敷 第 4rllJ ll
、第2図は従来の非線形プリエンファシス回路の構成図
、第3図は非線形ブリエンファシスの動作説明図、第4
図は従来の非線形ディエンファシス回路の構成図である
。 2.5・・・・・・遅延回路、3・・・・・・減算回路
、4゜12・・・・・・加算回路、6.1)・旧・・ス
イッチ、7゜8.9.10・・・・・・非線形入出力回
路。 代理人の氏名 弁理士 中尾敏男 はか1名第2図 第3図 凧液敷 第 4rllJ ll
Claims (2)
- (1)入力信号を所定期間遅延する第1の遅延回路と、
前記入力信号と第1の遅延回路の出力との差を得る減算
回路と、この減算回路の出力を一方の入力とする第1の
加算回路と、第1の加算回路の出力を入力とする第1、
および第2の非線形入出力回路と、第1の非線形入出力
回路の出力を所定期間遅延し前記第1の加算回路の他の
入力とする第2の遅延回路と、前記入力信号と前記第2
の非線形入出力回路の出力とを加算する第2の加算回路
とを備え、記録時と再生時とで前記第1、および第2の
非線形入出力回路の入出力特性が異なることを特徴とす
る映像信号処理装置。 - (2)記録時における第1、および第2の非線形入出力
回路の入力振幅をuとしたとき、それぞれの出力振幅が
uの関数として、a(u)・u、b(u)・uで表され
るとし、また再生時における第1、および第2の非線形
入出力回路の入力振幅をUとしたとき、それぞれの出力
振幅がUの関数として、A(u)・U、B(u)・Uで
表されるとしたとき、A(u)、B(u)はuをパラメ
ータとして、A(u)=〔a(u)+b(u)〕/〔1
+b(u)〕B(u)=b(u)/〔1+b(u)〕 U=〔1+b(u)〕・u を満たすよう設定されていることを特徴とする特許請求
の範囲第(1)項記載の映像信号処理装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61272498A JPH0773357B2 (ja) | 1986-11-14 | 1986-11-14 | 映像信号処理装置 |
US07/119,069 US4849826A (en) | 1986-11-14 | 1987-11-10 | Digital non-linear pre-emphasis/de-emphasis apparatus for eliminating noise components from video signals in a video signal processing system |
EP87309964A EP0267785B1 (en) | 1986-11-14 | 1987-11-11 | Digital non-linear pre-emphasis/de-emphasis apparatus |
DE3750075T DE3750075T2 (de) | 1986-11-14 | 1987-11-11 | Vorrichtung zur digitalen nichtlinearen Vorverzerrung und Nachentzerrung. |
KR1019870012816A KR910002603B1 (ko) | 1986-11-14 | 1987-11-13 | 디지탈 비선형 엠퍼시스/디엠퍼시스장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61272498A JPH0773357B2 (ja) | 1986-11-14 | 1986-11-14 | 映像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63125070A true JPS63125070A (ja) | 1988-05-28 |
JPH0773357B2 JPH0773357B2 (ja) | 1995-08-02 |
Family
ID=17514748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61272498A Expired - Fee Related JPH0773357B2 (ja) | 1986-11-14 | 1986-11-14 | 映像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0773357B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276894A (ja) * | 1988-04-27 | 1989-11-07 | Sony Corp | 非線形信号処理装置 |
US5863903A (en) * | 1994-03-09 | 1999-01-26 | Novo Nordisk A/S | Use of hydroxy alkyl piperidine and pyrrolidine compounds to treat diabetes |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60154791A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 信号記録再生回路 |
-
1986
- 1986-11-14 JP JP61272498A patent/JPH0773357B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60154791A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 信号記録再生回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276894A (ja) * | 1988-04-27 | 1989-11-07 | Sony Corp | 非線形信号処理装置 |
US5863903A (en) * | 1994-03-09 | 1999-01-26 | Novo Nordisk A/S | Use of hydroxy alkyl piperidine and pyrrolidine compounds to treat diabetes |
Also Published As
Publication number | Publication date |
---|---|
JPH0773357B2 (ja) | 1995-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3272438B2 (ja) | 信号処理システムおよび処理方法 | |
US4709269A (en) | Noise reduction circuit for video signal | |
EP0267785B1 (en) | Digital non-linear pre-emphasis/de-emphasis apparatus | |
JPS63125070A (ja) | 映像信号処理装置 | |
US5493341A (en) | Digital non-linear pre-emphasis/de-emphasis apparatus for video signals in a video signal recording and reproducing apparatus | |
US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
EP0408007A1 (en) | Video signal processing device | |
JPS63125069A (ja) | 映像信号処理装置 | |
JP2568554B2 (ja) | 映像信号処理装置 | |
KR100236362B1 (ko) | 비선형 디엠파시스 회로 | |
JPH0193211A (ja) | 信号変換装置 | |
JP2570256B2 (ja) | デイジタルクリツプ補正回路 | |
KR0157493B1 (ko) | 디지탈 메인 엠퍼시스회로 | |
KR910002603B1 (ko) | 디지탈 비선형 엠퍼시스/디엠퍼시스장치 | |
JP2534898Y2 (ja) | デジタルレベルメータ付き録音再生装置 | |
JPS63104515A (ja) | 巡回型デイジタルフイルタ | |
JPH04127606A (ja) | ノイズシェーパー回路 | |
KR890005820Y1 (ko) | 하이파이 브이티알의 오디오 스위칭 회로 | |
KR0121622Y1 (ko) | 디지탈비선형프리엠퍼시스회로의 노이즈감소장치 | |
JP2535262B2 (ja) | プリ・エンファシス回路 | |
JPS61166228A (ja) | 過負荷補償型d/a変換回路 | |
KR910002115Y1 (ko) | 디지탈 오디오 테이프 레코오더의 녹음/재생 공용 오디오 회로 | |
JPH0238483Y2 (ja) | ||
JPH05136710A (ja) | デイジタル信号処理回路 | |
JPS634718A (ja) | オ−デイオ信号復調回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |