KR100236362B1 - 비선형 디엠파시스 회로 - Google Patents

비선형 디엠파시스 회로 Download PDF

Info

Publication number
KR100236362B1
KR100236362B1 KR1019910010849A KR910010849A KR100236362B1 KR 100236362 B1 KR100236362 B1 KR 100236362B1 KR 1019910010849 A KR1019910010849 A KR 1019910010849A KR 910010849 A KR910010849 A KR 910010849A KR 100236362 B1 KR100236362 B1 KR 100236362B1
Authority
KR
South Korea
Prior art keywords
circuit
amplitude
signal
nonlinear
limiter
Prior art date
Application number
KR1019910010849A
Other languages
English (en)
Other versions
KR920001494A (ko
Inventor
가오루 우라따
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR920001494A publication Critical patent/KR920001494A/ko
Application granted granted Critical
Publication of KR100236362B1 publication Critical patent/KR100236362B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/24Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers
    • H03G5/16Automatic control
    • H03G5/18Automatic control in untuned amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/76Television signal recording
    • H04N5/91Television signal processing therefor
    • H04N5/92Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/923Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation

Abstract

본 발명은 비선형 디엠파시스 회로에 관한 것인데, 간단한 구성으로 재생화상의 미묘한 윤관을 손상함이 없이 SN비를 개선할 수 있는 비선형 디엠파시스회로를 제안하려한다.
본 발명에 의해, 진폭 제한 신호를 입력 신호에서 감산하여 비선형 엠파시스 회로의 역특성을 얻을시에, 비선형 증폭회로를 거쳐서 입력신호에서 감산하므로서, 진폭이 적은 범위에서 고역 성분을 억압 할수 있어, 재생신호에 미묘한 파형예화를 초래하는 일이없이 SN 비를 개선할 수 있다.

Description

비선형 디엠파시스 회로
제1도는 본 발명의 일실시예에 의한 비선형 디엠파시스 회로를 도시하는 블록도.
제2도 내지 제4도는 그 동작의 설명에 제공하는 특성곡선도.
제5도는 비선형 증폭 회로의 다른 실시예를 도시하는 접속도.
제6도는 그 동작의 설명에 제공하는 특성곡선도.
제7도는 종래의 비선형 엠파시스 회로를 도시하는 블록도.
제8도는 그 동작의 설명에 제공하는 특성곡선도.
제9도는 종래의 비선형 디엠파시스 회로를 도시하는 블록도.
제10도는 그 동작의 설명에 제공하는 특성 곡선도.
제11도는 SN 비를 개선한 종래의 비선형 디엠피시스 회로를 도시하는 블록도.
제12도 내지 제14도는 그 동작의 설명에 제공하는 특성곡선도.
* 도면의 주요부분에 대한 부호의 설명
1 : 비선형 엠파시스 회로 2, 7 : 고역통과 필터 회로
3, 8, 12 : 제한기 회로 4, 9 : 가산 회로
5, 10, 20 : 비선형 디엠파시스 회로 13, 16 : 감산 회로
14, 18 : 감쇄기 22 : 혼합기
본 발명은 비선형 디엠파시스 회로에 관하여, 예컨대 비디오테이프 레코더에 적용해서 적합한 것이다.
본 발명은 비선형 디엠파시스 회로에 있어서 진폭제한 신호를 입력신호에서 감산해서 비선형 디엠파시스 회로의 역특성을 얻을때, 비선형 증폭회로를 거쳐서 입력신호에서 감산하는 것에 의해서 간이한 구성으로 재생신호에 미묘한 파형 연화를 초래함이 없이 SN비를 개선할 수 있다.
종래, 비디오 테이프 레코더에 있어선 비선형 디엠파시스 회로에 및 비선형 디엠파시스 회로를 써서 재생신호의 SN 비를 개선하도록 되어 있다.
즉, 제7도에 도시하듯이 비선형 엠파시스 회로(1)에 있어선 고역통과 필터 회로(HPF, 2)에서 기록신호 SREC의 고역성분을 추출한 후, 제한기 회로(3)를 거쳐서 가산회로(4)에 출력한다.
이것에 의해 제8도에 있어서 기호 L1 호 나타내듯이 기록신호 SREC고역성분을 제한기 회로(3)에서 진폭제한 한다.
또한, 제한기 회로(3)의 출력신호를 가산회로(4)에서 기록신호 SREC와 가산하는 것에 의해서 기호 L2 로 도시하듯이 미소 진폭의 고역성분을 강조해서 기록한다.
이것에 대해서 제9도에 도시하듯이 비선형 디엠파시스 회로(5)에 있어선 재생신호 기록신호 SRF를 차동 증폭회로(6)에 부여하고 고역 통과 필터회로(7), 제한기 회로(8) 및 가산회로(9)에서 해당 차동증폭회로(6)의 귀환 루프를 형성한다.
이때, 제10도에 도시하듯이 고역통과 필터 회로(7), 제한기 회로(8) 및 가산회로(9)의 특성을 비선형 엠파시스회로(1)의 고역통과 필터회로(2), 제한기 회로(3) 및 가산회로(4)와 동일 특성(기호 L3으로 나타낸다)에 설정하고, 이것에 의해 비선형 엠파시스 회로(1)의 역특성으로 재생신호 SRF를 보정한다(출력신호를 기호 SRF1로 나타낸다). 이것에 의해 진선 L4 로 나타내듯이 기록재생계 전체의 전달함수를(1)에 설정하고, 고역 성분의 미소진폭으로 이루는 소음 성분을 억압한다.
이것에 대해서 제11도에 도시하는 것같은 비선형 디엠파시스 회로(10)에 있어선 별도의 제한기 회로(12)에 설치해서 진폭제한 하므로서 SN 비의 개선효과를 높이도록 되어 있다. (특허공개공보 소화 제 62-123881 호)
즉, 감산회로(13)에 재생회로 SRF를 부여하고 해당 감산회로(13)의 출력신호를 고역통과 필터 회로(7), 제한기 회로(8)을 거쳐서 귀환한다.
이것에 의해서 제한기 회로(8)의 출력신호를 재생신호 SRF에서 감산 하므로서, 제 9 도에 대해서 상술한 차동증폭회로(6)에 귀환 루프 형상한 경우와 동일한 특성을 얻게 이루어지고 있다.
상기 제한기 회로(8)의 출력신호를 재생신호 SRF에서 감산할때, 비선형 디엠파시스 회로(10)에 있어선 제한기 회로(12) 및 감쇄기(14)를 거쳐서 감산회로(16)에서 감산한다.
제12도에 도시하듯이 제한기 회로(12)는 제한기 회로(8)의 최대 출력 진폭 LIM1 보다 작은 값 LIM2 로 입력신호를 진폭 제한한다.
이때 제한기 회로(12) 및 감쇄기(14)에 있어선 고역통과 필터 회로(7) 및 제한기 회로(8)의 고역 미소 진폭에 있어서의 이득 A, 제한기 회로(8) 및 감산회로(13)간에 삽입된 감쇄기(18)의 이득 α에 대해서 미소진폭에 있어서의 이득 X 가 다음식
의 관계가 되게 유지되며, 이것으로 제한기 회로(12) 및 감쇄기(14)의 입출력 특성은 기호 L5 로 나타내듯이 설정한다.
이것에 의해서 제13도에 도시하듯이 비선형 디엠파시스 회로(5)에 비해서 제한기 회로(12)가 진폭 제한하지 않는 영역 a 의 몫만큼 고역 미소 진폭을 억압한 입력 출력 특성을 얻게되어 있다.
따라서, 제14도에 있어서 기호 L7 로 나타내는 것같이 기록 재생계 전체로서 고역 미소 진폭을 억압하고, 그 몫만큼 비선형 디엠파시스 회로(5)에 비해서 SN 비를 개선할 수 있게 되어 있었다.
그런데, 비선형 디엠파시스 회로(10)에 있어선 SN 비의 개선효과가 높은 반면, 영역 a 만큼 고역 미소진폭을 억압하는 것에 의해서 해당 영역 a 에 위치하는 본래의 신호성분도 억압되면 그 결과 재생화상의 미묘한 윤곽이 손상되는 문제가 있었다.
본 발명은 이상의 점을 고려해서 이뤄진 것이며, 간이한 구성으로 재생 화상의 미묘한 윤곽을 손상함이 없이 SN 비를 개선할 수 있는 비선형 디엠파시스 회로를 제안하려는 것이다.
이같은 과제를 해결하기 위해서 본 발명에 있어선, 입력신호 SRF에서 진폭 제한신호를 감산하는 감산회로(13)과 감산회로(13)의 출력신호에서 고역성분을 추출하는 고역통과 필터 회로(7)과 고역통과 필터 회로(7)의 출력신호를 진폭 제한해서 진폭 제한 신호를 생성하는 제한기 회로(8)과 제한기 회로(8)의 진폭 제한 값 LIM1 보다 작은 미소진폭(a1)에 있어선 진폭 제한신호를 이득 1 보다 크게 증폭하고 진폭의 증대에 따라서 입출력 특성을 절환하고, 제한기 회로(8)의 진폭제한 값 LIM1 로 되면 진폭제한 신호를 이득 1로 증폭해서 출력하는 비선형 증폭회로(12, 22)와 비선형 증폭회로(12, 22)의 출력신호를 입력신호 SRF에서 출력하는 감산회로(16)을 구비토록 한다.
진폭 제한 신호를 입력 신호 SRF에서 감산해서 비선형 엠파시스 회로의 역특성을 얻을때, 제한기 회로(8)의 진폭제한 값 LIM1 보다 작은 미소 진폭(a1)에 있어선 진폭제한신호를 이득 1 보다 크게 증폭하고, 진폭의 증대에 따라서 입출력 특성을 절환하고 제한기 회로(8)의 진폭제한 값 LIM1 로 되면 진폭제한 신호를 이득 1 로 증폭해서 출력하는 비선형 증폭 회로(12, 22)를 거쳐서 감산하는 것에 의해서 간이한 구성으로 재생신호에 미묘한 파형열화를 초래함이 없이 SN 비를 개선할 수 있다.
이하, 도면에 대해서 본 발명의 일실시예를 상술한다.
제11도와의 대응부분에 동일부로를 붙여서 도시하는 제1도에 있어서 (20)은 전체로서 비선형 디엠파시스 회로를 도시하며, 제한기 회로(12) 및 감쇄기(14)간에 혼합기(22)를 삽입한다.
이에 따라 제한기 회로(12)의 입출력 신호를 희망하는 비율로 혼합해서 감쇄기(14)에 출력한다.
따라서 제2도에 있어서 기호 L8 로 도시하는 바와같이, 감쇄기(14)의 출력신호는 제한기 회로(12)의 입력신호에 대해서, 다음식
표시되는 이득 G(=y)로 입상한 후, 제한기 회로(12)의 진폭 제한값 LIM2 보다 적은 혼합기(22)의 혼합비로 결정되는 점 P1에서 이득이 저하하여, 제한기 회로(8)의 진폭제한 값 LIM 1 에서 이득(1)의 직선과 교차한다.
이에 의해 제13도에 있어서 기호 L9로 표시하는 바와같이 (종래의 입력출력 특성을 파선으로 표시함), 이득 G(=y)에서 입상하는 영역 a1을 비선형 디엠파시스 회로(10, 제11도)에 있어서, 동일하게 이득 G(=x)로 입상하는 영역 a 보다 적게 할 수가 있다.
따라서, 제한기 회로(12) 및 감쇄기(14) 사이에 혼합기(22) 를 끼워넣었는 것만으로 간단한 구성으로, 이득 G(=y)로 입상하는 영역 a, 을 적게한 몫, 재생화상의 미묘한 윤곽을 잃은 일 없이, SN비만을 개선 할 수가 있다.
즉 제4도에 있어서 기호 L10에서 전체의 입출력 특성을 도시하는 바와같이, 고역 미소 진폭을 억압하는 영역을 종래에 비해서 실용상 충분한 범위에서 적게 할 수 있어, 그 몫 재생화상의 미묘한 윤곽을 잃는 일이 없고, SN 비만을 개선할 수가 있다.
또다시 혼합기(22)의 혼합비를 가변 하므로서, 제9도에 대해서 상술한 비선형 디엠파시스 회로(5)의 특성에서, 제11도에 대해서 상술한 비선형 디엠파시스 회로(10)의 특성이 사이에서, 상기 비선형 디엠파시스 회로(20)의 특성을 자유롭게 선정하여, 희망하는 노이즈 저감 효과를 얻을 수가 있다.
이와 같이하여 이 실시예에 있어서, 감산회로(13)는 입력신호 SRF에서 진폭제한 신호를 감산하는 감산회로를 구성하는데 대해, 하이파스 필터회로(7)는, 감산회로(13)의 출력신호에서 고역성분을 추출하는 하이파스 필터회로를 구성한다.
이것에 대해서 제한기 회로(8)는, 고역통과 필터회로(7)의 출력신호를 진폭제한하여, 진폭제한 신호를 생성하는 제한기 회로를 구성하는데 대해, 제한기 회로(12) 및 혼합기(22)는, 제한기 회로(8)의 진폭제한 값 LIM1 보다 적은 미소진폭(a1)에 있어서는, 진폭제한신호를 이득 1 보다 크게 증폭하여, 진폭의 증대에 의해 입출력 특성을 절환하여, 제한기 회로(8)의 진폭제한 값 LIM1 으로 되면 진폭제한 신호를 이득 1 로 증폭하여 출력하는 비선형 증폭회로를 구성하여, 감산회로(16)는, 상기한 비선형 증폭회로의 출력신호를 입력신호 SRF에서 감산하여 출력하는 감산 회로를 구성한다.
이상의 구성에 있어서, 재생신호 SRF는, 감산회로(13)를 거쳐서 고역통과 필터화로(7)로 출력되어, 여기에서 고역성분이 추출된 후, 제한기 회로(8)에서 진폭제한된다.
이에따라 제한기 회로(8)의 출력신호를 원래의 재생신호 SRF에서 감산되므로서, 비선형 엠파시스회로의 역특성을 얻을 수가 있다.
즉, 제한기 회로(8)의 출력신호는, 감쇄기(18)를 거쳐서 감산회로(13)에 귀환됨과 함께, 비선형 증폭회로에 출력된다.
비선형 증폭회로에 있어서, 제한기 회로(8)의 출력신호는, 제한기 회로(12)에서 진폭제한된후, 혼합기(22)에서 제한기회로(8)의 출력신호와 혼합되어, 그 출력신호가 감쇄기(14)를 거쳐서 감산회로(16)에 출력된다.
이에 의해 감산회로(16)에서, 원래의 재생신호 SRF에서 감산되어, 비선형 엠파시스 회로의 역특성을 얻을 수가 있다. 이때 제한기 회로(8)의 출력신호를, 제한기회로(12)에서 진폭제한 한후, 혼합기(22)에서 혼합하여 원래의 재생신호 SRF에서 감산하므로서, 제한기 회로(12)의 진폭 제한값 LIM2 보다 충분히 진폭이 적은 범위 a1에서 고역성분을 억압할 수 있어, 그 몫 재생화상의 미묘한 윤곽을 잃는 일 없이, SN 비 만을 개선할 수가 있다.
이상의 구성에 의하면, 제한기 회로(8)의 출력신호를 재생신호에서 감산하여 비선형 엠파시스 회로의 역특성을 얻을때, 제한기 회로(12)에서 진폭제한 한후, 혼합기(22)에서 혼합하여 원래의 재생신호 SRF에서 감산하므로서, 제한기 회로(12)의 진폭제한 값 LIM2 보다 진폭이 적은 범위 a1에서 고역성분을 억압할 수 있어, 간단한 구성으로 재생화상의 미묘한 윤곽을 잃는 일 없고 SN 비를 개선할 수가 있다.
또한, 상술한 실시예에 있어서는, 제한기 회로(12) 및 혼합기(22)에서 비선형 증폭회로를 구성하는 경우에 대해서 상술하였으나, 본 발명은 이것에 한하지 않고, 요는 제2도에 도시하는 바와같은 특성이면, 예를들어서 제5도에 도시하는 바와같은 비선형 증폭회로(30)외에, 각종의 구성의 비선형 증폭회로를 널리 적용할 수가 있다.
이 경우, 비선형 증폭회로(20)에 있어서는, 증폭 회로(32)에 제한기 회로(8)의 출력신호를 부여하여, 상기 증폭회로(30)의 출력신호를 저항(34)을 거쳐서 감쇄기(14)에 출력한다.
또다시 저항(34)의 감쇄기(14)측 출력단은, 저항(35)을 거쳐서, 트랜지스터(36, 38)의 이밋터에 접속된다.
상기 트랜지스터(36 및 38)은, 각각의 전원 라인 Vcc 및 어스에 접속되어, 이에 의해 제6도에 도시하는 바와같이 베이스간의 전위차 E에 의해 온상태로 절환하도록 되어 있다.
따라서, 제한기 회로(8)의 출력신호에 의해 베이스 간의 전위차 E를 제어하므로서, 제한기 회로(8)의 출력신호를, 미소 진폭에 있어서는, 저항(34)으로 결정되는 임피던스에서 출력할 수 있는데 대해, 진폭이 커지면, 저항(34 및 35)에서 분압된 신호 레벨로 출력할 수가 있다.
따라서 저항(34, 35)의 저항 값 및 증폭회로(32)의 이득을 선정하므로서, 제1도에 도시하는 비선형 증폭회로와 동일 특성의 비선형 증폭회로를 얻을 수가 있다.
또다시 상술한 실시예에 있어서는, 비디오 테이프 레코더에 본 발명을 적용하는 경우에 대해서 상술하였으나, 본 발명은 이것에 제한되지 않고, 비디오 신호의 재생계, 더 나아가서는 비디오 신호에 제한되지 않고 오디오 신호의 재생계에 널리 적용하여서, 재생신호에 미묘한 파형 예화를 초래하는 일 없이 SN 비를 개선할 수가 있다.

Claims (1)

  1. 입력신호에서 진폭제한신호를 감산하는 감산회로와, 상기 감산회로의 출력신호에서 고역성분을 추출하는 고역통과 필터회로와, 상기 고역통과 필터회로의 출력신호를 진폭제한해서 상기 진폭제한 신호를 생성하는 제한기 회로와, 상기 제한기 회로의 진폭제한 값보다 작은 미소진폭에 있어선 상기 진폭 제한신호를 이득 1 보다 크게 진폭하고, 진폭의 증대에 따라서 입출력 특성을 절환하고 상기 제한기 회로의 진폭 제한값이 되면 상기 진폭제한 신호를 이득 1 으로 진폭해서 출력하는 비선형 증폭회로와, 상기 비선형 증폭회로의 출력신호를 상기 입력신호에서 감산해서 출력하는 감산회로를 구비한 것을 특징으로 하는 비선형 디엠파시스 회로.
KR1019910010849A 1990-06-29 1991-06-28 비선형 디엠파시스 회로 KR100236362B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP173725 1990-06-29
JP2173725A JP2982233B2 (ja) 1990-06-29 1990-06-29 ノンリニアデエンフアシス回路

Publications (2)

Publication Number Publication Date
KR920001494A KR920001494A (ko) 1992-01-30
KR100236362B1 true KR100236362B1 (ko) 1999-12-15

Family

ID=15965988

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010849A KR100236362B1 (ko) 1990-06-29 1991-06-28 비선형 디엠파시스 회로

Country Status (5)

Country Link
US (1) US5182520A (ko)
EP (1) EP0463885B1 (ko)
JP (1) JP2982233B2 (ko)
KR (1) KR100236362B1 (ko)
DE (1) DE69127408T2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1821474B1 (en) * 2006-02-17 2012-05-30 Fujitsu Limited Signal peak voltage suppression apparatus
KR101016598B1 (ko) * 2008-09-09 2011-02-22 주식회사 동구전자 원두커피 제조장치
US8718395B2 (en) * 2010-02-26 2014-05-06 Sharp Kabushiki Kaisha Image processing apparatus, display apparatus provided with same, and image processing method
US11936211B2 (en) * 2021-05-05 2024-03-19 Aira, Inc. Mixed analog front-end for wireless charging

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3654563A (en) * 1965-10-15 1972-04-04 Gen Electric Active filter circuit having nonlinear properties
JPS6030296A (ja) * 1983-07-29 1985-02-15 Victor Co Of Japan Ltd 映像信号記録装置及び映像信号記録再生装置
JPS6030285A (ja) * 1983-07-29 1985-02-15 Victor Co Of Japan Ltd 映像信号記録再生装置
US4682251A (en) * 1984-03-21 1987-07-21 Victor Company Of Japan, Ltd. Video signal reproducing apparatus having a noise reduction circuit
US4730165A (en) * 1984-09-12 1988-03-08 Matsushita Electric Industrial Co., Ltd. Non-linear signal processing apparatus
JPS62123881A (ja) * 1985-11-25 1987-06-05 Sony Corp ノイズキヤンセル回路
JPS6318811A (ja) * 1986-07-11 1988-01-26 Victor Co Of Japan Ltd 雑音低減回路
US4849826A (en) * 1986-11-14 1989-07-18 Matsushita Electric Industrial Co., Ltd. Digital non-linear pre-emphasis/de-emphasis apparatus for eliminating noise components from video signals in a video signal processing system
US4864404A (en) * 1987-05-22 1989-09-05 Victor Company Of Japan, Ltd. Noise reduction circuit of a video signal
JPH0744135Y2 (ja) * 1988-06-20 1995-10-09 ソニー株式会社 輪郭強調回路
US5126846A (en) * 1988-08-08 1992-06-30 Kabushiki Kaisha Toshiba Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same

Also Published As

Publication number Publication date
US5182520A (en) 1993-01-26
JP2982233B2 (ja) 1999-11-22
EP0463885A2 (en) 1992-01-02
EP0463885B1 (en) 1997-08-27
JPH0463079A (ja) 1992-02-28
EP0463885A3 (en) 1993-03-03
KR920001494A (ko) 1992-01-30
DE69127408T2 (de) 1998-02-05
DE69127408D1 (de) 1997-10-02

Similar Documents

Publication Publication Date Title
KR100219759B1 (ko) 비선형 증폭회로 및 비선형 증폭회로를 이용한 비선형 엠파시스.디엠파시스 회로
US4860105A (en) Noise Reducing circuit of a video signal
JPH0241951B2 (ko)
KR100236362B1 (ko) 비선형 디엠파시스 회로
KR920010187B1 (ko) 자기 재생장치
US5276403A (en) Nonlinear preemphasis-deemphasis system
JPH0341882B2 (ko)
US4864404A (en) Noise reduction circuit of a video signal
JPH05292454A (ja) ノンリニアエンファシス回路
JPS6322374B2 (ko)
JP2937328B2 (ja) 非線形エンファシス・ディエンファシス回路
JP2576634B2 (ja) 反転現像防止装置
JP2550578B2 (ja) エンファシス回路
KR0126448B1 (ko) 자기기록 재생장치
JPS63290476A (ja) エンファシス回路
JP2831996B2 (ja) 信号記録装置
JPH0627023Y2 (ja) ノイズ低減回路
JPS63266983A (ja) 映像信号処理装置
JPH0430369A (ja) 映像信号再生装置
JPH0773357B2 (ja) 映像信号処理装置
JPH05325406A (ja) 情報信号の記録再生装置
JPH0570358B2 (ko)
JPH077571B2 (ja) エンファシス回路
JPH066759A (ja) ノンリニアエンファシス回路
JPH0567117B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030825

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee