JPH0238483Y2 - - Google Patents
Info
- Publication number
- JPH0238483Y2 JPH0238483Y2 JP631182U JP631182U JPH0238483Y2 JP H0238483 Y2 JPH0238483 Y2 JP H0238483Y2 JP 631182 U JP631182 U JP 631182U JP 631182 U JP631182 U JP 631182U JP H0238483 Y2 JPH0238483 Y2 JP H0238483Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pass filter
- transistor
- limiter
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 10
- 230000009471 action Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は、磁気記録再生装置(VTR)にお
ける雑音除去回路に係わるものであり、特にIC
化に適するように小部品数、小消費電力化したノ
ンリニヤエンフアシスと、ノイズキヤンセラを一
体化した回路に関するものである。
ける雑音除去回路に係わるものであり、特にIC
化に適するように小部品数、小消費電力化したノ
ンリニヤエンフアシスと、ノイズキヤンセラを一
体化した回路に関するものである。
従来、一般の家庭用VTRでも高級機の場合は、
第1図に示すように記録側ではノイズキヤンセラ
の補正回路1、ノンリニヤプリエンフアシス2、
及び再生側ではノンリニヤデエンフアシス3、ノ
イズキヤンセラ4が設けられ、主にノンリニヤエ
ンフアシス動作で比較的大レベルの輝度信号の
S/Nを改善し、ノイズキヤンセル動作では小レ
ベルの輝度信号のS/Nを改善していた。
第1図に示すように記録側ではノイズキヤンセラ
の補正回路1、ノンリニヤプリエンフアシス2、
及び再生側ではノンリニヤデエンフアシス3、ノ
イズキヤンセラ4が設けられ、主にノンリニヤエ
ンフアシス動作で比較的大レベルの輝度信号の
S/Nを改善し、ノイズキヤンセル動作では小レ
ベルの輝度信号のS/Nを改善していた。
しかしながら、第1図の回路構成ではIC化に
際し、多くの素子数、及び電力を必要とすること
になり、かつ2つの非線形回路をもつため、記
録・再生系で周波数特性、位相特性が合せにくい
という欠点がある。
際し、多くの素子数、及び電力を必要とすること
になり、かつ2つの非線形回路をもつため、記
録・再生系で周波数特性、位相特性が合せにくい
という欠点がある。
この考案は、かゝる点にかんがみてなされたも
ので、記録・再生系へ共用でき、しかもIC化が
容易となる雑音除去回路を提供するものである。
ので、記録・再生系へ共用でき、しかもIC化が
容易となる雑音除去回路を提供するものである。
まず、よく知られているノイズキヤンセラ回路
を第2図に示して説明する。この図において、5
はハイパスフイルタ、6はリミツタ、7は前記ハ
イパスフイルタ5の位相補償を行つているローパ
スフイルタ、8は減算回路である。この回路は再
生されたビデオ信号から高域周波数で形成される
雑音成分を抽出し、その出力を振幅制限してもと
のビデオ信号にのつている雑音を減算回路8によ
つてキヤンセルするものであるが、リミツタ6の
非線形特性をなだらかなものにすると、高域周波
数成分でしかもレベルの低い信号成分に対し、減
衰量を増加させるノンリニヤのデエンフアシス回
路が構成出来る。
を第2図に示して説明する。この図において、5
はハイパスフイルタ、6はリミツタ、7は前記ハ
イパスフイルタ5の位相補償を行つているローパ
スフイルタ、8は減算回路である。この回路は再
生されたビデオ信号から高域周波数で形成される
雑音成分を抽出し、その出力を振幅制限してもと
のビデオ信号にのつている雑音を減算回路8によ
つてキヤンセルするものであるが、リミツタ6の
非線形特性をなだらかなものにすると、高域周波
数成分でしかもレベルの低い信号成分に対し、減
衰量を増加させるノンリニヤのデエンフアシス回
路が構成出来る。
そして、この回路の伝達関数は(1−G1・
G2・G3)(但し、G1,G2,G3はハイパスフイル
タ5、リミツタ6、ローパスフイルタ7の伝達関
数)となつているので、例えば記録側で第3図に
示すように加算回路9を使用してフイードホワー
ド形の回路構成(PF方式)とすると、伝達関数
は、1/(1−G1・G2・G3)となる同一のハイパスフ イルタ5、リミツタ6、ローパスフイルタ7を使
用してノンリニヤのプリエンフアシス及びノイズ
キヤンセラの補正が行なわれ、回路を共用するこ
とができる。
G2・G3)(但し、G1,G2,G3はハイパスフイル
タ5、リミツタ6、ローパスフイルタ7の伝達関
数)となつているので、例えば記録側で第3図に
示すように加算回路9を使用してフイードホワー
ド形の回路構成(PF方式)とすると、伝達関数
は、1/(1−G1・G2・G3)となる同一のハイパスフ イルタ5、リミツタ6、ローパスフイルタ7を使
用してノンリニヤのプリエンフアシス及びノイズ
キヤンセラの補正が行なわれ、回路を共用するこ
とができる。
第4図a,bは記録側で要求される周波数特
性、及び入−出力レベルの特性を示したものであ
るが、第3図のPF方式の回路構成は、ループゲ
インが1を越えると発振するため、圧縮比は実際
の回路では6〜7dB程度のものしか実現出来ず、
15dB程度の圧縮比を得ようとすると、第3図の
ような回路を2段以上継続して使用することにな
り、素子数、外付け部品数の増大、消費電力の増
加などのため、IC化が困難である。
性、及び入−出力レベルの特性を示したものであ
るが、第3図のPF方式の回路構成は、ループゲ
インが1を越えると発振するため、圧縮比は実際
の回路では6〜7dB程度のものしか実現出来ず、
15dB程度の圧縮比を得ようとすると、第3図の
ような回路を2段以上継続して使用することにな
り、素子数、外付け部品数の増大、消費電力の増
加などのため、IC化が困難である。
そこで、さらに改善したものが第5図の回路構
成である。この回路構成は記録時にハイパスフイ
ルタ5、リミツタ6、ローパスフイルタ7による
フイードホワード方式で構成され、本質的に発振
の可能性がなく必要に応じてゲインを得ることが
できると共に、再生時には記録時の伝達関数であ
る(1+G1・G2・G3)の逆関数を有するNF回路
によつてノンリニヤ動作が行なわれるので、記録
側及び再生側で同一のハイパスフイルタ5、リミ
ツタ6、ローパスフイルタ7が使用できると共
に、一段で任意の圧縮比を得ることができる。
成である。この回路構成は記録時にハイパスフイ
ルタ5、リミツタ6、ローパスフイルタ7による
フイードホワード方式で構成され、本質的に発振
の可能性がなく必要に応じてゲインを得ることが
できると共に、再生時には記録時の伝達関数であ
る(1+G1・G2・G3)の逆関数を有するNF回路
によつてノンリニヤ動作が行なわれるので、記録
側及び再生側で同一のハイパスフイルタ5、リミ
ツタ6、ローパスフイルタ7が使用できると共
に、一段で任意の圧縮比を得ることができる。
第6図はこの考案の雑音除去回路をVTRの記
録・再生に使用するときの回路例を示したもの
で、11は記録ビデオ信号端子、12は増幅器、
13は加算回路、14はFM変調器、15は復調
器、16は減算回路、17は増幅器、18は再生
出力端子である。
録・再生に使用するときの回路例を示したもの
で、11は記録ビデオ信号端子、12は増幅器、
13は加算回路、14はFM変調器、15は復調
器、16は減算回路、17は増幅器、18は再生
出力端子である。
なお、19は記録又は再生状態に切り換えるス
イツチ、20は後述するこの考案のIC化した雑
音除去回路を示し、ハイパスフイルタ21、リミ
ツタ22、及びハイパスフイルタ21の位相特性
を補償するローパスフイルタ23で構成されてい
る。
イツチ、20は後述するこの考案のIC化した雑
音除去回路を示し、ハイパスフイルタ21、リミ
ツタ22、及びハイパスフイルタ21の位相特性
を補償するローパスフイルタ23で構成されてい
る。
この回路は、記録時スイツチ19の可動片をR
側に接続すると、増幅器12の出力ビデオ信号の
高域周波数成分がハイパスフイルタ21を通過
し、リミツタ22、ローパスフイルタ23を介し
て加算回路13に供給されるので、低レベルで高
域周波数の信号が強調されるノンリニヤのプリエ
ンフアシス回路を構成する。すなわち、リミツタ
22の特性は第4図bのようになだらかなリミツ
タ特性としてあるので、加算回路13の出力は第
4図aに示すように高域周波数成分がビデオ信号
の低いレベルでより強調された特性となる。再生
時には、スイツチ19の可動片をP側に接続する
と復調器15より出力された再生ビデオ信号は減
算回路16によつて高域周波数成分で、かつ低レ
ベルの信号ほど減算され、いわゆるノンリニヤの
デエンフアシス回路を構成し、同時にノイズキヤ
ンセラの機能を持つことになる。
側に接続すると、増幅器12の出力ビデオ信号の
高域周波数成分がハイパスフイルタ21を通過
し、リミツタ22、ローパスフイルタ23を介し
て加算回路13に供給されるので、低レベルで高
域周波数の信号が強調されるノンリニヤのプリエ
ンフアシス回路を構成する。すなわち、リミツタ
22の特性は第4図bのようになだらかなリミツ
タ特性としてあるので、加算回路13の出力は第
4図aに示すように高域周波数成分がビデオ信号
の低いレベルでより強調された特性となる。再生
時には、スイツチ19の可動片をP側に接続する
と復調器15より出力された再生ビデオ信号は減
算回路16によつて高域周波数成分で、かつ低レ
ベルの信号ほど減算され、いわゆるノンリニヤの
デエンフアシス回路を構成し、同時にノイズキヤ
ンセラの機能を持つことになる。
雑音除去回路20の伝達関数をGとすると、こ
の回路は記録時では(1+G)の伝達関数であ
り、再生時には(1/1+G)となる。そして、記 録時はフイードホワードの(PF)回路であり、
再生時は(NF)回路となるため本質的に発振を
起す可能性がなく、必要に応じたゲインを設定す
ることができる。
の回路は記録時では(1+G)の伝達関数であ
り、再生時には(1/1+G)となる。そして、記 録時はフイードホワードの(PF)回路であり、
再生時は(NF)回路となるため本質的に発振を
起す可能性がなく、必要に応じたゲインを設定す
ることができる。
しかしながら、再生時は(NF)回路であつて
も雑音除去回路20の回路が適切でないと、NF
量が大きく位相まわりが悪いと発振の可能性があ
る。
も雑音除去回路20の回路が適切でないと、NF
量が大きく位相まわりが悪いと発振の可能性があ
る。
第7図はかゝる発振の可能性を除去し、かつ素
子数を少なくした雑音除去回路20のIC化した
回路例を示したもので、トランジスタQ1〜Q6、
抵抗R1〜R9、コンデンサC3、及び定電流S1〜S3
で構成されている。
子数を少なくした雑音除去回路20のIC化した
回路例を示したもので、トランジスタQ1〜Q6、
抵抗R1〜R9、コンデンサC3、及び定電流S1〜S3
で構成されている。
この回路はトランジスタQ1,Q2によつてリミ
ツタ部となる差動増幅器が形成され、リミツタ作
用は、トランジスタQ1,Q2のコレクタ抵抗とな
る抵抗R3+R4、及びR5+R6の分圧点A,Bに接
続されているトランジスタQ3,Q4の導通によつ
て始まる。
ツタ部となる差動増幅器が形成され、リミツタ作
用は、トランジスタQ1,Q2のコレクタ抵抗とな
る抵抗R3+R4、及びR5+R6の分圧点A,Bに接
続されているトランジスタQ3,Q4の導通によつ
て始まる。
ハイパスフイルタ部は、入力端子T3に接続さ
れている抵抗R2、及び外付け端子T4に接続され
るコンデンサC1の時定数によつて形成されてい
る。つまり入力ビデオ信号の周波数が高くなると
トランジスタQ2のベースに印加される電圧のみ
がコンデンサC1によつて低下し、差動入力信号
となるので差動増幅器に出力信号が発生する。
れている抵抗R2、及び外付け端子T4に接続され
るコンデンサC1の時定数によつて形成されてい
る。つまり入力ビデオ信号の周波数が高くなると
トランジスタQ2のベースに印加される電圧のみ
がコンデンサC1によつて低下し、差動入力信号
となるので差動増幅器に出力信号が発生する。
差動入力信号のレベルが高くなると、無信号時
の差動増幅器のコレクタ電流I0が一方で+i、他
方で−iだけ増減する。この増減する差動電流
i,(−i)が大きくなるとトランジスタQ3(Q4)
が導通し、リミツタ作用が始まる。このリミツタ
作用が始まる差動電流i,(−i)を計算すると、
下記〔註〕より |i|>RI0+VBE/2RL+R となる。
の差動増幅器のコレクタ電流I0が一方で+i、他
方で−iだけ増減する。この増減する差動電流
i,(−i)が大きくなるとトランジスタQ3(Q4)
が導通し、リミツタ作用が始まる。このリミツタ
作用が始まる差動電流i,(−i)を計算すると、
下記〔註〕より |i|>RI0+VBE/2RL+R となる。
〔註〕
「抵抗R3,R4の分圧点の電圧をeA、トランジ
スタQ2のコレクタ電圧をe2とすると、トランジ
スタQ3は、eA−e2>VBE(Q3)で導通を始める。I0
を平衡状態のコレクタ電流とすると、差動入力信
号によつて、一方はI0+i、他方はI0−iに増減
する。
スタQ2のコレクタ電圧をe2とすると、トランジ
スタQ3は、eA−e2>VBE(Q3)で導通を始める。I0
を平衡状態のコレクタ電流とすると、差動入力信
号によつて、一方はI0+i、他方はI0−iに増減
する。
したがつて、
eA=VCC−(I0+i)RL
e2=VCC−(I0−i)(RL+R)
(但し、R3=R5=RL R4=R6=R)
eA−e2>VBE(Q3)より
VBE(Q3)<(I0+i)RL
−{(I0−i)(RL+R)}
VBE(Q3)<i(2RL+R)−I0R
i>RI0+VBE(Q3)/2RL+R
トランジスタQ4の導通も、eB−e1>VBE(Q4)
で始まる。」 この式から、リミツタ作用が始まる差動電流
i,(−i)は抵抗R,RL、及び平衡状態のコレ
クタ電流I0によつて設定され、きわめて小さい範
囲、つまり小レベルの入力信号においてもリミツ
タ作用を持たせることができる。
で始まる。」 この式から、リミツタ作用が始まる差動電流
i,(−i)は抵抗R,RL、及び平衡状態のコレ
クタ電流I0によつて設定され、きわめて小さい範
囲、つまり小レベルの入力信号においてもリミツ
タ作用を持たせることができる。
リミツタの飽和特性は抵抗R7,R8の値を大き
くすることによつてなだらかなものに設定でき、
ノンリニヤのエンフアシス特性が得られる。
くすることによつてなだらかなものに設定でき、
ノンリニヤのエンフアシス特性が得られる。
差動増幅器の出力信号は、トランジスタQ5で
インピーダンス変換され、ハイパスフイルタ部の
位相を補償する抵抗R9,R10、及びコンデンサC2
からなるローパスフイルタ部の回路網に入力さ
れ、トランジスタQ6のエミツタから出力される。
インピーダンス変換され、ハイパスフイルタ部の
位相を補償する抵抗R9,R10、及びコンデンサC2
からなるローパスフイルタ部の回路網に入力さ
れ、トランジスタQ6のエミツタから出力される。
なお、抵抗R9と並列に接続されている小容量
のコンデンサC3はローパスフイルタ部の位相補
償を行うものである。
のコンデンサC3はローパスフイルタ部の位相補
償を行うものである。
又、端子T5にカツプリングコンデンサC4、及
び可変抵抗R11を外付けすることによつてこの回
路のゲインコントロールを行うこともできる。
び可変抵抗R11を外付けすることによつてこの回
路のゲインコントロールを行うこともできる。
第8図a,bは、第7図に示した差動増幅器の
部分の他の実施例を示すもので、第8図aではト
ランジスタQ3,Q4に代えてダイオードD1,D2を
使用したものである。
部分の他の実施例を示すもので、第8図aではト
ランジスタQ3,Q4に代えてダイオードD1,D2を
使用したものである。
又、第8図bでは、トランジスタQ11,Q12を
使用し、リミツタ作用の温度特性を改善したもの
である。この第8図bの回路は、すでに本出願人
によつて出願された、特願昭56−176377号で詳細
に説明したように、リミツタ作用が始まる入力信
号eioは eio=R/2RL+R(4KT/Q) (但し、R3=R5=RL,R4=R6=R,K=ボル
ツマンの定数、T=接合温度、Q=電荷) で示され、抵抵抗RとRLの設定によつて小レベ
ルのリミツタ作用が行われるものである。
使用し、リミツタ作用の温度特性を改善したもの
である。この第8図bの回路は、すでに本出願人
によつて出願された、特願昭56−176377号で詳細
に説明したように、リミツタ作用が始まる入力信
号eioは eio=R/2RL+R(4KT/Q) (但し、R3=R5=RL,R4=R6=R,K=ボル
ツマンの定数、T=接合温度、Q=電荷) で示され、抵抵抗RとRLの設定によつて小レベ
ルのリミツタ作用が行われるものである。
以上説明したように、この考案の雑音除去回路
は、リミツタ電圧が小さく設定できるので、一段
のリミツタ部で構成でき、位相まわりが少ないの
で(NF)方式のエンフアシス回路に利用したと
きも発振をすることがない。又、素子数、及び外
付け端子数が少ないのでIC化の回路に好適であ
ると共に、抵抗R7,R8によつてリミツタの飽和
特性をなだらかなものにし、ノンリニヤのエンフ
アシス特性と、ノイズキヤンセラの機能を一体化
した回路とすることができるなどの利点を有す
る。
は、リミツタ電圧が小さく設定できるので、一段
のリミツタ部で構成でき、位相まわりが少ないの
で(NF)方式のエンフアシス回路に利用したと
きも発振をすることがない。又、素子数、及び外
付け端子数が少ないのでIC化の回路に好適であ
ると共に、抵抗R7,R8によつてリミツタの飽和
特性をなだらかなものにし、ノンリニヤのエンフ
アシス特性と、ノイズキヤンセラの機能を一体化
した回路とすることができるなどの利点を有す
る。
第1図はVTRにおける雑音除去を説明するブ
ロツク図、第2図はノイズキヤンセラのブロツク
図、第3図は記録側のプリエンフアシス回路のブ
ロツク図、第4図a,bはノンリニヤエンフアシ
スを付加するときの周波数特性図、及び入力−出
力特性図、第5図はこの考案の一体化したVTR
の雑音雑去回路のブロツク図、第6図は雑音除去
の記録。再生時における切換え回路図、第7図は
この考案の雑音除去回路図、第8図a,bはリミ
ツタの他の実施例を示す回路図である。 図中、Q1〜Q4はリミツタ部を構成するトラン
ジスタ、R2,C1はハイパスフイルタ部を構成す
る抵抗及びコンデンサ、R9,R10、及びC2はロー
パスフイルタ部を構成する抵抗、及びコンデンサ
である。
ロツク図、第2図はノイズキヤンセラのブロツク
図、第3図は記録側のプリエンフアシス回路のブ
ロツク図、第4図a,bはノンリニヤエンフアシ
スを付加するときの周波数特性図、及び入力−出
力特性図、第5図はこの考案の一体化したVTR
の雑音雑去回路のブロツク図、第6図は雑音除去
の記録。再生時における切換え回路図、第7図は
この考案の雑音除去回路図、第8図a,bはリミ
ツタの他の実施例を示す回路図である。 図中、Q1〜Q4はリミツタ部を構成するトラン
ジスタ、R2,C1はハイパスフイルタ部を構成す
る抵抗及びコンデンサ、R9,R10、及びC2はロー
パスフイルタ部を構成する抵抗、及びコンデンサ
である。
Claims (1)
- 入力端子に抵抗を介してベース電極が接続され
た差動増幅器を構成する一対のトランジスタと、
前記差動増幅器の出力トランジスタとからなる回
路において、前記一対のトランジスタの一方のコ
レクタ抵抗を分圧した点から、前記一対のトラン
ジスタの他方のトランジスタのコレクタ電極にス
イツチング素子と抵抗を直列接続すると共に、前
記他方のトランジスタのコレクタ抵抗を分圧した
点から、前記一方のトランジスタのコレクタ電極
にスイツチング素子と抵抗を直列接続し、前記一
方のトランジスタのベース電極側のみをコンデン
サで接地してハイパスフイルタ特性を付加し、前
記出力トランジスタの出力側に抵抗とコンデンサ
からなる時定数回路を付加してローパスフイルタ
特性としたことを特徴とする雑音除去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP631182U JPS58111510U (ja) | 1982-01-22 | 1982-01-22 | 雑音除去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP631182U JPS58111510U (ja) | 1982-01-22 | 1982-01-22 | 雑音除去回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58111510U JPS58111510U (ja) | 1983-07-29 |
JPH0238483Y2 true JPH0238483Y2 (ja) | 1990-10-17 |
Family
ID=30019092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP631182U Granted JPS58111510U (ja) | 1982-01-22 | 1982-01-22 | 雑音除去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58111510U (ja) |
-
1982
- 1982-01-22 JP JP631182U patent/JPS58111510U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58111510U (ja) | 1983-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0132566B2 (ja) | ||
US4860105A (en) | Noise Reducing circuit of a video signal | |
CA1158171A (en) | Circuit for noise reduction particularly useful with signal recording/reproducing apparatus | |
US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
JPH0238483Y2 (ja) | ||
JP3054579B2 (ja) | Vtrのイコライザ回路 | |
JP2651865B2 (ja) | 非線形信号圧縮回路 | |
JP2757370B2 (ja) | 非線形信号処理装置 | |
JPH07105928B2 (ja) | フイルタ回路 | |
JP2567975B2 (ja) | 帰還型ディエンファシス回路 | |
JPS62285588A (ja) | 等化回路装置 | |
JPH0627023Y2 (ja) | ノイズ低減回路 | |
JPS6152081A (ja) | ビデオ信号記録再生装置 | |
JPH0468808B2 (ja) | ||
JPH0570358B2 (ja) | ||
JP2535262B2 (ja) | プリ・エンファシス回路 | |
JPS6148312B2 (ja) | ||
JP2789601B2 (ja) | 非線形信号処理装置 | |
KR890005820Y1 (ko) | 하이파이 브이티알의 오디오 스위칭 회로 | |
JP2632428B2 (ja) | ライン相関ノイズキャンセル回路 | |
JPS6267909A (ja) | 非線形信号処理装置 | |
JPH0246014A (ja) | 非線形エンファシス・ディエンファシス回路 | |
JPH0754883B2 (ja) | Fm復調回路 | |
JPS63181579A (ja) | エンフアシス回路 | |
JPS5923484B2 (ja) | ト−ン・コントロ−ル回路 |