JPH0238483Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、磁気記録再生装置（VTR）にお
ける雑音除去回路に係わるものであり、特にIC
化に適するように小部品数、小消費電力化したノ
ンリニヤエンフアシスと、ノイズキヤンセラを一
体化した回路に関するものである。

従来、一般の家庭用VTRでも高級機の場合は、
第１図に示すように記録側ではノイズキヤンセラ
の補正回路１、ノンリニヤプリエンフアシス２、
及び再生側ではノンリニヤデエンフアシス３、ノ
イズキヤンセラ４が設けられ、主にノンリニヤエ
ンフアシス動作で比較的大レベルの輝度信号の
Ｓ／Ｎを改善し、ノイズキヤンセル動作では小レ
ベルの輝度信号のＳ／Ｎを改善していた。

しかしながら、第１図の回路構成ではIC化に
際し、多くの素子数、及び電力を必要とすること
になり、かつ２つの非線形回路をもつため、記
録・再生系で周波数特性、位相特性が合せにくい
という欠点がある。

この考案は、かゝる点にかんがみてなされたも
ので、記録・再生系へ共用でき、しかもIC化が
容易となる雑音除去回路を提供するものである。

まず、よく知られているノイズキヤンセラ回路
を第２図に示して説明する。この図において、５
はハイパスフイルタ、６はリミツタ、７は前記ハ
イパスフイルタ５の位相補償を行つているローパ
スフイルタ、８は減算回路である。この回路は再
生されたビデオ信号から高域周波数で形成される
雑音成分を抽出し、その出力を振幅制限してもと
のビデオ信号にのつている雑音を減算回路８によ
つてキヤンセルするものであるが、リミツタ６の
非線形特性をなだらかなものにすると、高域周波
数成分でしかもレベルの低い信号成分に対し、減
衰量を増加させるノンリニヤのデエンフアシス回
路が構成出来る。

そして、この回路の伝達関数は（１−G₁・
G₂・G₃）（但し、G₁，G₂，G₃はハイパスフイル
タ５、リミツタ６、ローパスフイルタ７の伝達関
数）となつているので、例えば記録側で第３図に
示すように加算回路９を使用してフイードホワー
ド形の回路構成（PF方式）とすると、伝達関数
は、１／（１−G₁・G₂・G₃）となる同一のハイパスフ イルタ５、リミツタ６、ローパスフイルタ７を使
用してノンリニヤのプリエンフアシス及びノイズ
キヤンセラの補正が行なわれ、回路を共用するこ
とができる。

第４図ａ，ｂは記録側で要求される周波数特
性、及び入−出力レベルの特性を示したものであ
るが、第３図のPF方式の回路構成は、ループゲ
インが１を越えると発振するため、圧縮比は実際
の回路では６〜7dB程度のものしか実現出来ず、
15dB程度の圧縮比を得ようとすると、第３図の
ような回路を２段以上継続して使用することにな
り、素子数、外付け部品数の増大、消費電力の増
加などのため、IC化が困難である。

そこで、さらに改善したものが第５図の回路構
成である。この回路構成は記録時にハイパスフイ
ルタ５、リミツタ６、ローパスフイルタ７による
フイードホワード方式で構成され、本質的に発振
の可能性がなく必要に応じてゲインを得ることが
できると共に、再生時には記録時の伝達関数であ
る（１＋G₁・G₂・G₃）の逆関数を有するNF回路
によつてノンリニヤ動作が行なわれるので、記録
側及び再生側で同一のハイパスフイルタ５、リミ
ツタ６、ローパスフイルタ７が使用できると共
に、一段で任意の圧縮比を得ることができる。

第６図はこの考案の雑音除去回路をVTRの記
録・再生に使用するときの回路例を示したもの
で、１１は記録ビデオ信号端子、１２は増幅器、
１３は加算回路、１４はFM変調器、１５は復調
器、１６は減算回路、１７は増幅器、１８は再生
出力端子である。

なお、１９は記録又は再生状態に切り換えるス
イツチ、２０は後述するこの考案のIC化した雑
音除去回路を示し、ハイパスフイルタ２１、リミ
ツタ２２、及びハイパスフイルタ２１の位相特性
を補償するローパスフイルタ２３で構成されてい
る。

この回路は、記録時スイツチ１９の可動片をＲ
側に接続すると、増幅器１２の出力ビデオ信号の
高域周波数成分がハイパスフイルタ２１を通過
し、リミツタ２２、ローパスフイルタ２３を介し
て加算回路１３に供給されるので、低レベルで高
域周波数の信号が強調されるノンリニヤのプリエ
ンフアシス回路を構成する。すなわち、リミツタ
２２の特性は第４図ｂのようになだらかなリミツ
タ特性としてあるので、加算回路１３の出力は第
４図ａに示すように高域周波数成分がビデオ信号
の低いレベルでより強調された特性となる。再生
時には、スイツチ１９の可動片をＰ側に接続する
と復調器１５より出力された再生ビデオ信号は減
算回路１６によつて高域周波数成分で、かつ低レ
ベルの信号ほど減算され、いわゆるノンリニヤの
デエンフアシス回路を構成し、同時にノイズキヤ
ンセラの機能を持つことになる。

雑音除去回路２０の伝達関数をＧとすると、こ
の回路は記録時では（１＋Ｇ）の伝達関数であ
り、再生時には（１／１＋Ｇ）となる。そして、記 録時はフイードホワードの（PF）回路であり、
再生時は（NF）回路となるため本質的に発振を
起す可能性がなく、必要に応じたゲインを設定す
ることができる。

しかしながら、再生時は（NF）回路であつて
も雑音除去回路２０の回路が適切でないと、NF
量が大きく位相まわりが悪いと発振の可能性があ
る。

第７図はかゝる発振の可能性を除去し、かつ素
子数を少なくした雑音除去回路２０のIC化した
回路例を示したもので、トランジスタQ₁〜Q₆、
抵抗R₁〜R₉、コンデンサC₃、及び定電流S₁〜S₃
で構成されている。

この回路はトランジスタQ₁，Q₂によつてリミ
ツタ部となる差動増幅器が形成され、リミツタ作
用は、トランジスタQ₁，Q₂のコレクタ抵抗とな
る抵抗R₃＋R₄、及びR₅＋R₆の分圧点Ａ，Ｂに接
続されているトランジスタQ₃，Q₄の導通によつ
て始まる。

ハイパスフイルタ部は、入力端子T₃に接続さ
れている抵抗R₂、及び外付け端子T₄に接続され
るコンデンサC₁の時定数によつて形成されてい
る。つまり入力ビデオ信号の周波数が高くなると
トランジスタQ₂のベースに印加される電圧のみ
がコンデンサC₁によつて低下し、差動入力信号
となるので差動増幅器に出力信号が発生する。

差動入力信号のレベルが高くなると、無信号時
の差動増幅器のコレクタ電流I₀が一方で＋ｉ、他
方で−ｉだけ増減する。この増減する差動電流
ｉ，（−ｉ）が大きくなるとトランジスタQ₃（Q₄）
が導通し、リミツタ作用が始まる。このリミツタ
作用が始まる差動電流ｉ，（−ｉ）を計算すると、
下記〔註〕より ｜ｉ｜＞RI₀＋V_BE／2R_L＋Ｒ となる。

〔註〕 「抵抗R₃，R₄の分圧点の電圧をe_A、トランジ
スタQ₂のコレクタ電圧をe₂とすると、トランジ
スタQ₃は、e_A−e₂＞V_BE（Q₃）で導通を始める。I₀
を平衡状態のコレクタ電流とすると、差動入力信
号によつて、一方はI₀＋ｉ、他方はI₀−ｉに増減
する。

したがつて、 e_A＝V_CC−（I₀＋ｉ）R_L e₂＝V_CC−（I₀−ｉ）（R_L＋Ｒ） （但し、R₃＝R₅＝R_L R₄＝R₆＝Ｒ） e_A−e₂＞V_BE（Q₃）より V_BE（Q₃）＜（I₀＋ｉ）R_L −｛（I₀−ｉ）（R_L＋Ｒ）｝ V_BE（Q₃）＜ｉ（2R_L＋Ｒ）−I₀R ｉ＞RI₀＋V_BE（Q₃）／2R_L＋Ｒ トランジスタQ₄の導通も、e_B−e₁＞V_BE（Q₄）
で始まる。」 この式から、リミツタ作用が始まる差動電流
ｉ，（−ｉ）は抵抗Ｒ，R_L、及び平衡状態のコレ
クタ電流I₀によつて設定され、きわめて小さい範
囲、つまり小レベルの入力信号においてもリミツ
タ作用を持たせることができる。

リミツタの飽和特性は抵抗R₇，R₈の値を大き
くすることによつてなだらかなものに設定でき、
ノンリニヤのエンフアシス特性が得られる。

差動増幅器の出力信号は、トランジスタQ₅で
インピーダンス変換され、ハイパスフイルタ部の
位相を補償する抵抗R₉，R₁₀、及びコンデンサC₂
からなるローパスフイルタ部の回路網に入力さ
れ、トランジスタQ₆のエミツタから出力される。

なお、抵抗R₉と並列に接続されている小容量
のコンデンサC₃はローパスフイルタ部の位相補
償を行うものである。

又、端子T₅にカツプリングコンデンサC₄、及
び可変抵抗R₁₁を外付けすることによつてこの回
路のゲインコントロールを行うこともできる。

第８図ａ，ｂは、第７図に示した差動増幅器の
部分の他の実施例を示すもので、第８図ａではト
ランジスタQ₃，Q₄に代えてダイオードD₁，D₂を
使用したものである。

又、第８図ｂでは、トランジスタQ₁₁，Q₁₂を
使用し、リミツタ作用の温度特性を改善したもの
である。この第８図ｂの回路は、すでに本出願人
によつて出願された、特願昭56−176377号で詳細
に説明したように、リミツタ作用が始まる入力信
号e_ioは e_io＝Ｒ／2R_L＋Ｒ（４KT／Ｑ） （但し、R₃＝R₅＝R_L，R₄＝R₆＝Ｒ，Ｋ＝ボル
ツマンの定数、Ｔ＝接合温度、Ｑ＝電荷） で示され、抵抵抗ＲとR_Lの設定によつて小レベ
ルのリミツタ作用が行われるものである。

以上説明したように、この考案の雑音除去回路
は、リミツタ電圧が小さく設定できるので、一段
のリミツタ部で構成でき、位相まわりが少ないの
で（NF）方式のエンフアシス回路に利用したと
きも発振をすることがない。又、素子数、及び外
付け端子数が少ないのでIC化の回路に好適であ
ると共に、抵抗R₇，R₈によつてリミツタの飽和
特性をなだらかなものにし、ノンリニヤのエンフ
アシス特性と、ノイズキヤンセラの機能を一体化
した回路とすることができるなどの利点を有す
る。

【図面の簡単な説明】

第１図はVTRにおける雑音除去を説明するブ
ロツク図、第２図はノイズキヤンセラのブロツク
図、第３図は記録側のプリエンフアシス回路のブ
ロツク図、第４図ａ，ｂはノンリニヤエンフアシ
スを付加するときの周波数特性図、及び入力−出
力特性図、第５図はこの考案の一体化したVTR
の雑音雑去回路のブロツク図、第６図は雑音除去
の記録。再生時における切換え回路図、第７図は
この考案の雑音除去回路図、第８図ａ，ｂはリミ
ツタの他の実施例を示す回路図である。 図中、Q₁〜Q₄はリミツタ部を構成するトラン
ジスタ、R₂，C₁はハイパスフイルタ部を構成す
る抵抗及びコンデンサ、R₉，R₁₀、及びC₂はロー
パスフイルタ部を構成する抵抗、及びコンデンサ
である。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端子に抵抗を介してベース電極が接続され
   た差動増幅器を構成する一対のトランジスタと、
   前記差動増幅器の出力トランジスタとからなる回
   路において、前記一対のトランジスタの一方のコ
   レクタ抵抗を分圧した点から、前記一対のトラン
   ジスタの他方のトランジスタのコレクタ電極にス
   イツチング素子と抵抗を直列接続すると共に、前
   記他方のトランジスタのコレクタ抵抗を分圧した
   点から、前記一方のトランジスタのコレクタ電極
   にスイツチング素子と抵抗を直列接続し、前記一
   方のトランジスタのベース電極側のみをコンデン
   サで接地してハイパスフイルタ特性を付加し、前
   記出力トランジスタの出力側に抵抗とコンデンサ
   からなる時定数回路を付加してローパスフイルタ
   特性としたことを特徴とする雑音除去回路。