JP2757370B2 - 非線形信号処理装置 - Google Patents
非線形信号処理装置Info
- Publication number
- JP2757370B2 JP2757370B2 JP63105126A JP10512688A JP2757370B2 JP 2757370 B2 JP2757370 B2 JP 2757370B2 JP 63105126 A JP63105126 A JP 63105126A JP 10512688 A JP10512688 A JP 10512688A JP 2757370 B2 JP2757370 B2 JP 2757370B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adder
- linear
- emphasis
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Networks Using Active Elements (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル信号処理による、非線形信号処理
装置に関する。
装置に関する。
本発明は、ベースバンドの入力信号に対応するデジタ
ル高域フィルタと、非線形変換用の２個のROM少くとも
一方が本線に挿入され、少くとも他方が遅延器を含むフ
ィードバックループに挿入されたデジタルリミッタとを
備え、簡単な構成で所要の非線形特性を安定に実現する
ことのできる非線形信号処理装置である。
ル高域フィルタと、非線形変換用の２個のROM少くとも
一方が本線に挿入され、少くとも他方が遅延器を含むフ
ィードバックループに挿入されたデジタルリミッタとを
備え、簡単な構成で所要の非線形特性を安定に実現する
ことのできる非線形信号処理装置である。
従来、ビデオテープレコーダ（VTR）においては、輝
度信号Ｙの高域成分のS/Nを改善するために、エンファ
シス処理が行なわれている。そして、信号レベルが低い
場合のエンファシス量を多くしておき、高レベルの信号
に対してはエンファシス量を低減して、過変調・反転の
ようなエンファシス過度に起因する弊害を防止した、ノ
ンリニアエンファシス回路が賞用されている。
度信号Ｙの高域成分のS/Nを改善するために、エンファ
シス処理が行なわれている。そして、信号レベルが低い
場合のエンファシス量を多くしておき、高レベルの信号
に対してはエンファシス量を低減して、過変調・反転の
ようなエンファシス過度に起因する弊害を防止した、ノ
ンリニアエンファシス回路が賞用されている。
VTRによっては、搬送色信号（クロマ信号）ＣのS/Nを
改善するために、側帯波をノンリニアエンファシス処理
するようにしたものもある。
改善するために、側帯波をノンリニアエンファシス処理
するようにしたものもある。
従来のクロマ信号用のノンリニアエンファシス回路
（10）は、例えば第６図に示すように、主伝送路（本
線）（11）に挿入された加算器（12）と、本線（11）か
らの入力信号が供給される帯域消去フィルタ（トラッ
プ）（13）と、このトラップ（13）と加算器（12）との
間に挿入されたリミッタ（14）及び減衰器（15）とから
構成される。
（10）は、例えば第６図に示すように、主伝送路（本
線）（11）に挿入された加算器（12）と、本線（11）か
らの入力信号が供給される帯域消去フィルタ（トラッ
プ）（13）と、このトラップ（13）と加算器（12）との
間に挿入されたリミッタ（14）及び減衰器（15）とから
構成される。
なお、リミッタ（14）は、例えば、１対のダイオード
が相互に逆極性に並列接続されて構成される。
が相互に逆極性に並列接続されて構成される。
周知のように、ダイオードの電圧電流特性は、いわゆ
るニー（knee）電位で屈曲するノンリニア特性であっ
て、信号電流が充分に流れる導通状態では、ダイオード
は内部抵抗が小さいスイッチとして動作し、信号の振幅
が制限される。
るニー（knee）電位で屈曲するノンリニア特性であっ
て、信号電流が充分に流れる導通状態では、ダイオード
は内部抵抗が小さいスイッチとして動作し、信号の振幅
が制限される。
信号電流が微弱な場合、ダイオードの内部抵抗が大き
くなり、リミッタ（14）はコンプレッサとして動作す
る。
くなり、リミッタ（14）はコンプレッサとして動作す
る。
そして、ダイオードに信号電流が流れない場合、その
内部抵抗が無限大となって、トラップ（13）はリミッタ
（14）に何ら影響されない。
内部抵抗が無限大となって、トラップ（13）はリミッタ
（14）に何ら影響されない。
従って、エンファシス回路（10）の基本周波数特性は
トラップ（13）で決定され、エンファシス量は減衰器
（15）で決定され、信号レベルに対するエンファシス特
性はリミッタ（14）で決定されて、第６図のノンリニア
エンファシス回路（10）の周波数特性は、第７図に示す
ように、入力信号レベルが低くなるにつれて、両側帯波
の高域成分が強調された特性となる。
トラップ（13）で決定され、エンファシス量は減衰器
（15）で決定され、信号レベルに対するエンファシス特
性はリミッタ（14）で決定されて、第６図のノンリニア
エンファシス回路（10）の周波数特性は、第７図に示す
ように、入力信号レベルが低くなるにつれて、両側帯波
の高域成分が強調された特性となる。
また、上述のノンリニアエンファシス回路を、演算増
幅器の出力端子と反転入力端子との間に接続する等し
て、逆特性のノンリニデアエンファシス回路が構成され
る。
幅器の出力端子と反転入力端子との間に接続する等し
て、逆特性のノンリニデアエンファシス回路が構成され
る。
エンファシス回路及びデエンファシス回路の具体的な
構成例を第８図及び第９図に示す。
構成例を第８図及び第９図に示す。
第８図において、コンデンサC11,コイルL11及び調整
用抵抗器R11から成るトラップがトランジスタQ12のベー
スに接続され、次段のトランジスタQ13のエミッタの出
力が、逆並列接続されたダイオードD11及びD12から成る
リミッタを介して、トランジスタQ12のベースにフィー
ドバックされる。このエンファシス回路の出力はトラン
ジスタQ14のエミッタから、ダイオードD13を経て導出さ
れる。
用抵抗器R11から成るトラップがトランジスタQ12のベー
スに接続され、次段のトランジスタQ13のエミッタの出
力が、逆並列接続されたダイオードD11及びD12から成る
リミッタを介して、トランジスタQ12のベースにフィー
ドバックされる。このエンファシス回路の出力はトラン
ジスタQ14のエミッタから、ダイオードD13を経て導出さ
れる。
第９図において、コンデンサC21,コイルL21及び調整
用抵抗器R21から成るトラップがトランジスタQ22のベー
スに接続され、次段のトランジスタQ23のエミッタの出
力が、逆並列接続されたダイオードD21及びD22から成る
リミッタを介して、トランジスタQ22のベースにフィー
ドバックされる。このデエンファシス回路の出力はトラ
ンジスタQ21のコレクタから導出される。
用抵抗器R21から成るトラップがトランジスタQ22のベー
スに接続され、次段のトランジスタQ23のエミッタの出
力が、逆並列接続されたダイオードD21及びD22から成る
リミッタを介して、トランジスタQ22のベースにフィー
ドバックされる。このデエンファシス回路の出力はトラ
ンジスタQ21のコレクタから導出される。
前述のようなアナログのノンリニアエンファシス回路
は、その非線形性を、例えばダイオードのような半導体
素子の非線形特性そのものに依存しているため、エンフ
ァシス特性が不安定である，調整を必要とする等の問題
があった。
は、その非線形性を、例えばダイオードのような半導体
素子の非線形特性そのものに依存しているため、エンフ
ァシス特性が不安定である，調整を必要とする等の問題
があった。
かかる問題を解消するため、例えば双１次変換による
デジタル化が考えられる。
デジタル化が考えられる。
ところが、前出第７図に示すような帯域消去フィルタ
特性をそのままデジタル化すると、帯域消去フィルタの
伝達函数が、一般に、z-1の２次函数となって、構成が
複雑になるという問題が生ずる。
特性をそのままデジタル化すると、帯域消去フィルタの
伝達函数が、一般に、z-1の２次函数となって、構成が
複雑になるという問題が生ずる。
また、クロマ信号の帯域幅は、±500kHz程度と比較的
狭いにも拘らず、副搬送波周波数fscが3.58MHzと比較的
高いため、サンプリング周波数を2fscより高く設定しな
ければならず、回路構成が複雑になると共に、消費電力
が大きいという問題が生ずる。
狭いにも拘らず、副搬送波周波数fscが3.58MHzと比較的
高いため、サンプリング周波数を2fscより高く設定しな
ければならず、回路構成が複雑になると共に、消費電力
が大きいという問題が生ずる。
なお、VTRの再生時、隣接トラックからのクロマ信号
のクロストークを除去するために、中心周波数がfscの
櫛形フィルタを用いており、低域変換クロマ信号の周波
数領域でデジタルエンファシス処理を行なうことは困難
である。
のクロストークを除去するために、中心周波数がfscの
櫛形フィルタを用いており、低域変換クロマ信号の周波
数領域でデジタルエンファシス処理を行なうことは困難
である。
かかる点に鑑み、本発明の目的は、簡単な構成で、消
費電力が少なく、特性が安定な非線形信号処理装置を提
供するところにある。
費電力が少なく、特性が安定な非線形信号処理装置を提
供するところにある。
本発明は、例えば第１図及び第２図に示すように、供
給される搬送色信号Ｃをベースバンドの色差信号Ｒ−Y,
B−Ｙに復調する復調器（51）と、復調器（51）で復調
したベースバンドの色差信号Ｒ−Y,B−Ｙをデジタル変
換するアナログ／デジタル変換器（23R），（23B）と、
アナログ／デジタル変換器（23R），（23B）でデジタル
変換したベースバンドの色差信号Ｒ−Y,B−Ｙをそれぞ
れ第１の係数乗算器（31）を介して第１の加算器（33）
に供給すると共に、第２の係数乗算器（32）及び第１の
単位遅延器（34）を介して第１の加算器（33）に供給し
て成る高域フィルタ手段（30R），（30B）と、高域フィ
ルタ手段（30R），（30B）の出力をそれぞれ伝送する本
線（43）に第２の加算器（44）と少くとも第１の非線形
変換回路（41）とを挿入すると共に、本線（43）の信号
を第２の単位遅延器（45）を介して第２の加算器（44）
にフィードバックするループ内に少くとも第２の非線形
変換回路（42）を挿入して成るリミッタ手段（40R），
（40B）と、リミッタ手段（40R），（40B）の出力をア
ナログ変換するデジタル／アナログ変換器（24R），（2
4B）と、デジタル／アナログ変換器（24R），（24B）で
アナログ変換されたリミッタ手段（40R），（40B）の出
力を変調して、ノンリニアエンファシスされた搬送色信
号Cemphを得る変調器と（52）とを備えた非線形信号処
理装置である。
給される搬送色信号Ｃをベースバンドの色差信号Ｒ−Y,
B−Ｙに復調する復調器（51）と、復調器（51）で復調
したベースバンドの色差信号Ｒ−Y,B−Ｙをデジタル変
換するアナログ／デジタル変換器（23R），（23B）と、
アナログ／デジタル変換器（23R），（23B）でデジタル
変換したベースバンドの色差信号Ｒ−Y,B−Ｙをそれぞ
れ第１の係数乗算器（31）を介して第１の加算器（33）
に供給すると共に、第２の係数乗算器（32）及び第１の
単位遅延器（34）を介して第１の加算器（33）に供給し
て成る高域フィルタ手段（30R），（30B）と、高域フィ
ルタ手段（30R），（30B）の出力をそれぞれ伝送する本
線（43）に第２の加算器（44）と少くとも第１の非線形
変換回路（41）とを挿入すると共に、本線（43）の信号
を第２の単位遅延器（45）を介して第２の加算器（44）
にフィードバックするループ内に少くとも第２の非線形
変換回路（42）を挿入して成るリミッタ手段（40R），
（40B）と、リミッタ手段（40R），（40B）の出力をア
ナログ変換するデジタル／アナログ変換器（24R），（2
4B）と、デジタル／アナログ変換器（24R），（24B）で
アナログ変換されたリミッタ手段（40R），（40B）の出
力を変調して、ノンリニアエンファシスされた搬送色信
号Cemphを得る変調器と（52）とを備えた非線形信号処
理装置である。
かかる構成によれば、所要の非線形特性が安定に実現
される。
される。
しかも、クロマ信号を復調器で復調して得たベースバ
ンドの色差信号（その帯域幅は±500kHz程度と比較的狭
い）をデジタル回路でノンリニアエンファシス処理する
ようにしたことにより、例えば信号のデジタル変換に際
してのサンプリング周波数が500kHzの２倍の1MHz程度で
足りるようになるので、回路構成が簡単になると共に、
消費電力が低減される。
ンドの色差信号（その帯域幅は±500kHz程度と比較的狭
い）をデジタル回路でノンリニアエンファシス処理する
ようにしたことにより、例えば信号のデジタル変換に際
してのサンプリング周波数が500kHzの２倍の1MHz程度で
足りるようになるので、回路構成が簡単になると共に、
消費電力が低減される。
以下、第１図〜第５図を参照しながら、本発明による
非線形信号処理装置をVTRのクロマエンファシスに適用
した一実施例について説明する。
非線形信号処理装置をVTRのクロマエンファシスに適用
した一実施例について説明する。
本発明の一実施例の要部の構成を第１図に示し、全体
の構成を第２図に示す。
の構成を第２図に示す。
第２図において、（30R）及び（30B）はデジタル高域
フィルタ、（40R）及び（40B）はデジタルリミッタであ
って、それぞれ第１図に示すように構成される。
フィルタ、（40R）及び（40B）はデジタルリミッタであ
って、それぞれ第１図に示すように構成される。
搬送色信号Ｃがカラー復調器（51）に供給されて、１
対の色差信号（Ｒ−Ｙ）及び（Ｂ−Ｙ）が復調される。
Ａ−Ｄ変換器（23R）を通った赤色差信号（Ｒ−Ｙ）が
本線（21R）を経て加算器（22R）に供給されると共に、
高域フィルタ（30R）及びリミッタ（40R）を介して、加
算器（22R）に供給される。同様に、Ａ−Ｄ変換器（23
B）を通った青色差信号（Ｂ−Ｙ）が本線（21B）を経て
加算器（22B）に供給されると共に、高域フィルタ（30
B）及びリミッタ（40B）を介して、加算器（22B）に供
給される。両加算器（22R）及び（22B）の出力が、それ
ぞれＤ−Ａ変換器（24R）及び（24B）を介して、カラー
変調器（52）に供給されて、この変調器（52）からノン
リニアエンファシスされた搬送色信号Cemphが出力され
る。
対の色差信号（Ｒ−Ｙ）及び（Ｂ−Ｙ）が復調される。
Ａ−Ｄ変換器（23R）を通った赤色差信号（Ｒ−Ｙ）が
本線（21R）を経て加算器（22R）に供給されると共に、
高域フィルタ（30R）及びリミッタ（40R）を介して、加
算器（22R）に供給される。同様に、Ａ−Ｄ変換器（23
B）を通った青色差信号（Ｂ−Ｙ）が本線（21B）を経て
加算器（22B）に供給されると共に、高域フィルタ（30
B）及びリミッタ（40B）を介して、加算器（22B）に供
給される。両加算器（22R）及び（22B）の出力が、それ
ぞれＤ−Ａ変換器（24R）及び（24B）を介して、カラー
変調器（52）に供給されて、この変調器（52）からノン
リニアエンファシスされた搬送色信号Cemphが出力され
る。
上述のように、本実施例においては、ベースバンド信
号である色差信号をノンリニアエンファシス処理するた
め、前出第６図等のトラップに代えて高域フィルタが用
いられる。
号である色差信号をノンリニアエンファシス処理するた
め、前出第６図等のトラップに代えて高域フィルタが用
いられる。
第１図に示すように、高域フィルタ（30）は本線（2
1）からの入力信号が共通に供給される第１及び第２の
係数乗算器（31）及び（32）と、係数乗算器（31）及び
（32）の出力がそれぞれ供給される加算器（33）及び単
位遅延器（34）とを備え、遅延器（34）の出力が加算器
（33）に供給されて構成される。
1）からの入力信号が共通に供給される第１及び第２の
係数乗算器（31）及び（32）と、係数乗算器（31）及び
（32）の出力がそれぞれ供給される加算器（33）及び単
位遅延器（34）とを備え、遅延器（34）の出力が加算器
（33）に供給されて構成される。
リミッタ（40）は、第１及び第２の非線形変換回路
（ROM）（41）及び（42）と、本線（43）のROM（41）よ
りも上流に挿入された加算器（44）と、ROM（42）の出
力を加算器（44）にフィードバックする単位遅延器（4
5）とを備え、加算器（44）の出力が両ROM（41）及び
（42）に共通に供給され、ROM（41）の出力が導出され
て構成される。
（ROM）（41）及び（42）と、本線（43）のROM（41）よ
りも上流に挿入された加算器（44）と、ROM（42）の出
力を加算器（44）にフィードバックする単位遅延器（4
5）とを備え、加算器（44）の出力が両ROM（41）及び
（42）に共通に供給され、ROM（41）の出力が導出され
て構成される。
次に、第３図及び第４図をも参照しながら、本実施例
の動作について説明する。
の動作について説明する。
前述のように、本実施例では、ノンリニアエンファシ
ス処理をベースバンドで行なうため、前出第６図のアナ
ログノンリニアエンファシス回路中のトラップ（13），
リミッタ（14）及び減衰器（15）は、第３図Ａに示すよ
うに、コイルＬ及び抵抗器Rlを直列接続した高域フィル
タ（３）と、逆並列接続されたダイオード対（４）とを
並列に接続して、基本的に構成される。そして、ダイオ
ード対（４）の内部抵抗を可変抵抗器Rvに置換すること
により、その等価回路は同図Ｂのように表わされる。ま
た、そのエンファシス特性は前出第７図の正の周波数領
域の特性が基準とされる。
ス処理をベースバンドで行なうため、前出第６図のアナ
ログノンリニアエンファシス回路中のトラップ（13），
リミッタ（14）及び減衰器（15）は、第３図Ａに示すよ
うに、コイルＬ及び抵抗器Rlを直列接続した高域フィル
タ（３）と、逆並列接続されたダイオード対（４）とを
並列に接続して、基本的に構成される。そして、ダイオ
ード対（４）の内部抵抗を可変抵抗器Rvに置換すること
により、その等価回路は同図Ｂのように表わされる。ま
た、そのエンファシス特性は前出第７図の正の周波数領
域の特性が基準とされる。
第３図Ｂの回路の伝達函数は次の（１）式のように表
わされる。
わされる。
この（１）式に次の（２）式で示される双１次変換を
施して、（３）式で表わされるような特性のデジタルフ
ィルタが得られる。
施して、（３）式で表わされるような特性のデジタルフ
ィルタが得られる。
ここにＴはサンプリング周期 この（３）式のうち、分子の（Ｃ＋Dz-1）は第１図の
高域フィルタ（30）の形に構成され、Ｃ及びＤがそれぞ
れ乗算器（31）及び（32）の係数となる。また、分母の
１−Ｂ（Rv）z-1は同図のリミッタ（40）のうち、第２
のROM（42），加算器（44）及び遅延器（45）のフィー
ドバックループの形に形成される。更に、分子のＡ（R
v）は第１のROM（41）として構成される。
高域フィルタ（30）の形に構成され、Ｃ及びＤがそれぞ
れ乗算器（31）及び（32）の係数となる。また、分母の
１−Ｂ（Rv）z-1は同図のリミッタ（40）のうち、第２
のROM（42），加算器（44）及び遅延器（45）のフィー
ドバックループの形に形成される。更に、分子のＡ（R
v）は第１のROM（41）として構成される。
ダイオード対（４）の内部抵抗Rvは、入力信号レベル
に応じてノンリニアに変化するから、第１図のROM（4
1）及び（42）に（3a）式及び（3b）式に相当するデー
タを格納することにより、何らの調整を必要とせずに、
安定な特性のデジタルリミッタ（40）が構成される。
に応じてノンリニアに変化するから、第１図のROM（4
1）及び（42）に（3a）式及び（3b）式に相当するデー
タを格納することにより、何らの調整を必要とせずに、
安定な特性のデジタルリミッタ（40）が構成される。
この場合、分子のＡ（Rv）が主として振幅特性を表わ
し、分母のＢ（Rv）が主として周波数特性を表わし、第
２図のノンリニアエンファシス回路の特性は、Rvの変化
に対して、第４図に示すように変化する。
し、分母のＢ（Rv）が主として周波数特性を表わし、第
２図のノンリニアエンファシス回路の特性は、Rvの変化
に対して、第４図に示すように変化する。
第１図のデジタルリミッタ（40）は、第５図Ａに示す
ように、フィードバックループ内でROM（42）を本線（4
3）に移動させると共に、フィードバックループよりも
下流側の本線（43）にＡ（Rv）/B（Rv）に相当するデー
タが格納されたROM（41H）を挿入したリミッタ（40H）
と置換してもよい。または同図Ｂに示すように、本線
（43）の下流のROM（41）を本線（43）上でフィードバ
ックループ内に移動させると共に、Ｂ（Rv）/A（Rv）に
相応するデータが格納されたROM（42J）の出力を単位遅
延器（45）を介して加算器（44）にフィードバックする
リミッタ（40J）と置換してもよい。
ように、フィードバックループ内でROM（42）を本線（4
3）に移動させると共に、フィードバックループよりも
下流側の本線（43）にＡ（Rv）/B（Rv）に相当するデー
タが格納されたROM（41H）を挿入したリミッタ（40H）
と置換してもよい。または同図Ｂに示すように、本線
（43）の下流のROM（41）を本線（43）上でフィードバ
ックループ内に移動させると共に、Ｂ（Rv）/A（Rv）に
相応するデータが格納されたROM（42J）の出力を単位遅
延器（45）を介して加算器（44）にフィードバックする
リミッタ（40J）と置換してもよい。
但し、第５図のリミッタ（40）及び（40J）では、ROM
（41H）または（42J）に格納すべきデータのダイナミッ
タレンジが大きくなる。
（41H）または（42J）に格納すべきデータのダイナミッ
タレンジが大きくなる。
以上、本発明をVTRのクロマエンファシスに適用した
実施例について説明したが、本発明をクロマデエンファ
シスに適用する場合は、第１図の加算器（22）、第２図
の加算器（22R）及び（22B）に代えて、それぞれ減算器
を用いればよい。
実施例について説明したが、本発明をクロマデエンファ
シスに適用する場合は、第１図の加算器（22）、第２図
の加算器（22R）及び（22B）に代えて、それぞれ減算器
を用いればよい。
いずれの場合にも、本発明では、搬送色信号ではな
く、ベースバンドの色差信号をデジタル処理するように
したので、例えば1MHz程度のサンプリング周波数で足
り、回路構成が簡単になると共に、消費電力が低減され
る。
く、ベースバンドの色差信号をデジタル処理するように
したので、例えば1MHz程度のサンプリング周波数で足
り、回路構成が簡単になると共に、消費電力が低減され
る。
更に、本発明は、２個のROMに適宜のデータを格納す
ることにより、輝度信号Ｙのノンリニアエンファシス及
びノンリニアデエンファシスに適用することができる。
ることにより、輝度信号Ｙのノンリニアエンファシス及
びノンリニアデエンファシスに適用することができる。
以上詳述のように、本発明によれば、搬送色信号をベ
ースバンドの色差信号に復調する復調器と、このベース
バンドの色差信号に対応するデジタル高域フィルタと、
非線形変換用の２個のROMの少くとも一方が本線に挿入
され、少くとも他方が遅延器を含むフィードバックルー
プに挿入されたデジタルリミッタとを備えるようにした
ので、所要の非線形特性を安定に実現することができ、
しかも回路構成が簡単であると共に消費電力を低減した
非線形信号処理装置が得られる。
ースバンドの色差信号に復調する復調器と、このベース
バンドの色差信号に対応するデジタル高域フィルタと、
非線形変換用の２個のROMの少くとも一方が本線に挿入
され、少くとも他方が遅延器を含むフィードバックルー
プに挿入されたデジタルリミッタとを備えるようにした
ので、所要の非線形特性を安定に実現することができ、
しかも回路構成が簡単であると共に消費電力を低減した
非線形信号処理装置が得られる。
第１図及び第２図は本発明による非線形信号処理装置の
一実施例の要部及び全体の構成を示すブロック図、第３
図は本発明の説明のための結線図、第４図は本発明の一
実施例の特性を示す線図、第５図は本発明の実施例の要
部の構成を示すブロック図、第６図及び第７図は従来の
ノンリニアエンファシス回路の構成例を示すブロック図
及びその特性曲線図、第８図及び第９図は従来のノンリ
ニアエンファシス回路及びノンリニアデエンファシス回
路の具体的構成例を示す結線図である。 （30），（30R），（30B）はデジタル高域フィルタ、
（40），（40R），（40B）はデジタルリミッタ、（4
1），（42）は非線形変換回路（ROM）である。
一実施例の要部及び全体の構成を示すブロック図、第３
図は本発明の説明のための結線図、第４図は本発明の一
実施例の特性を示す線図、第５図は本発明の実施例の要
部の構成を示すブロック図、第６図及び第７図は従来の
ノンリニアエンファシス回路の構成例を示すブロック図
及びその特性曲線図、第８図及び第９図は従来のノンリ
ニアエンファシス回路及びノンリニアデエンファシス回
路の具体的構成例を示す結線図である。 （30），（30R），（30B）はデジタル高域フィルタ、
（40），（40R），（40B）はデジタルリミッタ、（4
1），（42）は非線形変換回路（ROM）である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/91 - 5/956 H04N 9/79 - 9/898 H03G 11/00 H03H 11/02 G11B 20/06 H04B 1/62
Claims (1)
- 【請求項１】供給される搬送色信号をベースバンドの色
差信号に復調する復調器と、 上記復調器で復調した上記ベースバンドの色差信号をデ
ジタル変換するアナログ／デジタル変換器と、 上記アナログ／デジタル変換器でデジタル変換した上記
ベースバンドの色差信号を第１の係数乗算器を介して第
１の加算器に供給すると共に、第２の係数乗算器及び第
１の単位遅延器を介して上記第１の加算器に供給して成
る高域フィルタ手段と、 この高域フィルタ手段の出力を伝送する本線に第２の加
算器と少くとも第１の非線形変換回路とを挿入すると共
に、上記本線の信号を第２の単位遅延器を介して上記第
２の加算器にフィードバックするループ内に少くとも第
２の非線形変換回路を挿入して成るリミッタ手段と、 上記リミッタ手段の出力をアナログ変換するデジタル／
アナログ変換器と、 上記デジタル／アナログ変換器でアナログ変換された上
記リミッタ手段の出力を変調して、ノンリニアエンファ
シスされた搬送色信号を得る変調器と を備えたことを特徴とする非線形信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105126A JP2757370B2 (ja) | 1988-04-27 | 1988-04-27 | 非線形信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63105126A JP2757370B2 (ja) | 1988-04-27 | 1988-04-27 | 非線形信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01276894A JPH01276894A (ja) | 1989-11-07 |
| JP2757370B2 true JP2757370B2 (ja) | 1998-05-25 |
Family
ID=14399091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63105126A Expired - Fee Related JP2757370B2 (ja) | 1988-04-27 | 1988-04-27 | 非線形信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757370B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0773357B2 (ja) * | 1986-11-14 | 1995-08-02 | 松下電器産業株式会社 | 映像信号処理装置 |
-
1988
- 1988-04-27 JP JP63105126A patent/JP2757370B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01276894A (ja) | 1989-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354734B1 (en) | Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same | |
| US4223282A (en) | Method of reducing interference components in a frequency modulated signal and device for carrying out said method | |
| US5276403A (en) | Nonlinear preemphasis-deemphasis system | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| EP0128707B1 (en) | Signal processing apparatus for a video signal | |
| JP2789601B2 (ja) | 非線形信号処理装置 | |
| JPS6236991A (ja) | クリツプ補償回路 | |
| JPH03121693A (ja) | 色信号エンハンサ | |
| JP2833932B2 (ja) | ノンリニアエンファシス回路 | |
| JP2821198B2 (ja) | 周波数処理回路 | |
| JPH0238483Y2 (ja) | ||
| JP3053330B2 (ja) | Ｓｅｃａｍ色信号記録および再生処理回路 | |
| JP2614634B2 (ja) | 再生信号処理装置 | |
| JPS6378690A (ja) | 映像信号処理装置 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JPS6161590A (ja) | 色信号処理回路 | |
| JPS6364118B2 (ja) | ||
| JPH06105861B2 (ja) | 非線形信号処理装置 | |
| JPH0773357B2 (ja) | 映像信号処理装置 | |
| JPS6346089A (ja) | 低域変換搬送色信号のイコライズ回路 | |
| JPH0580872B2 (ja) | ||
| JPH0428184B2 (ja) | ||
| JPH03205994A (ja) | クロマ信号のエンファシス・ディエンファシス回路 | |
| JPH0468808B2 (ja) | ||
| JPH099290A (ja) | 色信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |