JPS6236991A - クリツプ補償回路 - Google Patents
クリツプ補償回路Info
- Publication number
- JPS6236991A JPS6236991A JP60175780A JP17578085A JPS6236991A JP S6236991 A JPS6236991 A JP S6236991A JP 60175780 A JP60175780 A JP 60175780A JP 17578085 A JP17578085 A JP 17578085A JP S6236991 A JPS6236991 A JP S6236991A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- video signal
- signal
- clip
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、記録時に映像信号をプリエンファシスし、所
定以上の信号をクリップして記録する磁気記録再生装置
に係り、特にクリップの影響で生じる再生波形歪を改善
するに好適なクリップ補償回路に関する。
定以上の信号をクリップして記録する磁気記録再生装置
に係り、特にクリップの影響で生じる再生波形歪を改善
するに好適なクリップ補償回路に関する。
映像信号の輪郭部を補正する従来回路の一例は、例えば
特開昭56−68073号に示されている。
特開昭56−68073号に示されている。
この従来回路は、映像信号を微分する微分回路、咳映像
信号と該微分回路によって微分された映像信号を加算す
る第1の加算回路、前記微分された映像信号を位相反転
するインバータ、前記第1加算器の出力を遅延する遅延
回路、および前記インバータの出力と前記遅延回路の出
力とを加算する第2の加算回路から構成されている。
信号と該微分回路によって微分された映像信号を加算す
る第1の加算回路、前記微分された映像信号を位相反転
するインバータ、前記第1加算器の出力を遅延する遅延
回路、および前記インバータの出力と前記遅延回路の出
力とを加算する第2の加算回路から構成されている。
この従来回路によれば、映像信号の輪郭部を対称性良く
補正することができるという利点を有するが、遅延回路
が少くとも必要であシ、製造コストが高くガると共に小
量化できないという問題があった。
補正することができるという利点を有するが、遅延回路
が少くとも必要であシ、製造コストが高くガると共に小
量化できないという問題があった。
さらに、この従来回路では立ち下シの輪郭部でもアンダ
ーシュートをつけて波形補正を行なっている。このため
、水平同期信号の手前(映像信号の終わり)で立ち下り
部があると、そのアンダーシュートが水平同期信号に影
響し、水平同期に誤動作を生じるという問題があった。
ーシュートをつけて波形補正を行なっている。このため
、水平同期信号の手前(映像信号の終わり)で立ち下り
部があると、そのアンダーシュートが水平同期信号に影
響し、水平同期に誤動作を生じるという問題があった。
本発明の目的は、前記した従来技術の欠点を除去し、小
形かつ安価外回路構成で再生波形歪を補正するクリップ
補償回路を提供することにある。
形かつ安価外回路構成で再生波形歪を補正するクリップ
補償回路を提供することにある。
本発明の特徴は、再生映像信号から微分回路を用いて輪
郭部を取り出し、その中の立ち上り部のみをスライス回
路によりS/N 良く抽出する。その後、元の再生映像
信号と加算することで、記録時のクリップ回路の影響で
生じる再生波形の歪を改善した点にある。
郭部を取り出し、その中の立ち上り部のみをスライス回
路によりS/N 良く抽出する。その後、元の再生映像
信号と加算することで、記録時のクリップ回路の影響で
生じる再生波形の歪を改善した点にある。
以下に、本発明を実施例によって詳細に説明する。第1
図に本発明の一実施例のクリップ補償回路を組み込んだ
システムの一構成例のブロック図を示す。
図に本発明の一実施例のクリップ補償回路を組み込んだ
システムの一構成例のブロック図を示す。
まず、記録系の構成を説明する。第1図において、1は
映像信号の入力端子、2は入力映像信号を一定値に揃え
るためのAGCアンプ、3は不要帯域を制御するための
LPF、 4は高域信号から輝度信号のみを取り出す輝
度くし形フィルタ、6は映像信号のDCレベルを同期部
分の尖端電位で固定するキードクランプ回路、7はダイ
ナミックエンファシス、8はメインエンファシスである
。
映像信号の入力端子、2は入力映像信号を一定値に揃え
るためのAGCアンプ、3は不要帯域を制御するための
LPF、 4は高域信号から輝度信号のみを取り出す輝
度くし形フィルタ、6は映像信号のDCレベルを同期部
分の尖端電位で固定するキードクランプ回路、7はダイ
ナミックエンファシス、8はメインエンファシスである
。
9はクリップ回路でアシ映像レベルを規定以下に抑える
ものである。これはプリエンファシスによるオーバーシ
ェードの部分では周波数偏移が広がりすぎてVTRの伝
送帯域に訃さまらなくなシ、過変調等の問題を生じるこ
とを防止するものである。
ものである。これはプリエンファシスによるオーバーシ
ェードの部分では周波数偏移が広がりすぎてVTRの伝
送帯域に訃さまらなくなシ、過変調等の問題を生じるこ
とを防止するものである。
また、10は角度変調回路、11はスプリアス除去用H
PF、 12は記録アンプである。
PF、 12は記録アンプである。
また、13は映像信号からクロマ信号のみを取り出すB
PF、14は映像信号のバースト信号のレベルを揃える
Ace、15はクロマ信号のダイナミックエンファシス
回路、16はパース) M号f)ミなエンファシスする
バーストエンファシス回路、17は3.58 MHzク
ロマ信号を低域に変換するコンバータ、18は変換キャ
リア発生回路、19はスプリアス除去用LPF、20は
ビデオヘッド、21は磁気テープである。
PF、14は映像信号のバースト信号のレベルを揃える
Ace、15はクロマ信号のダイナミックエンファシス
回路、16はパース) M号f)ミなエンファシスする
バーストエンファシス回路、17は3.58 MHzク
ロマ信号を低域に変換するコンバータ、18は変換キャ
リア発生回路、19はスプリアス除去用LPF、20は
ビデオヘッド、21は磁気テープである。
また、符号22以下は再生系を示し、22はプリアンプ
、23はスイッチングアンプ、24はバッファアンプ、
25はFM輝度信号抜き取り用HPF、26は再生FM
イコライザ、27は複数のヘッド出力信号(YI!M
’)を夫々一定値に揃えるためのAGCア/プ、28は
反転抑圧回路、29はドロツプアウトをIH前の信号で
置換するドロップアウト補償回路、30はIH遅延線、
31はFM復調器、32はメインディエンファシス回路
、33はスプリアス除去用LPF、34はダイナミック
ディエンファシス回路、35は高周波で小振幅の信号を
抑圧するノイズキャンセル回路、36は再生輝度信号と
クロマ信号の混合回路である。
、23はスイッチングアンプ、24はバッファアンプ、
25はFM輝度信号抜き取り用HPF、26は再生FM
イコライザ、27は複数のヘッド出力信号(YI!M
’)を夫々一定値に揃えるためのAGCア/プ、28は
反転抑圧回路、29はドロツプアウトをIH前の信号で
置換するドロップアウト補償回路、30はIH遅延線、
31はFM復調器、32はメインディエンファシス回路
、33はスプリアス除去用LPF、34はダイナミック
ディエンファシス回路、35は高周波で小振幅の信号を
抑圧するノイズキャンセル回路、36は再生輝度信号と
クロマ信号の混合回路である。
さらに、37はテープからの再生信号のうちクロマ信号
だけを抜き取るBPF、38は再生クロマサブキャリア
を3.58 MHzにもどすためのコンバータ、39は
変換キャリアを発生する回路、40はスプリアス除去用
BPF、 41はカラーバースト信号のレベルを夫々一
定値に揃えるためのACCアンプ、42はクロストーク
除去用くし形フィルタ、44はクロマ信号のダイナミッ
クディエンファシス回路、45はバースト信号のみ6d
B圧縮するバーストディエンファシス回路、46は映像
信号の出力端子、43は記録時のクリップの影響で生じ
る再生波形の歪を補正するクリップ補償回路であるO 第1図の信号回路ブロック図は、VTRの記録系および
再生系のシステムの構成を示しているが、第1図のブロ
ック図の特徴はクリップ補償回路43を設けた点にある
。
だけを抜き取るBPF、38は再生クロマサブキャリア
を3.58 MHzにもどすためのコンバータ、39は
変換キャリアを発生する回路、40はスプリアス除去用
BPF、 41はカラーバースト信号のレベルを夫々一
定値に揃えるためのACCアンプ、42はクロストーク
除去用くし形フィルタ、44はクロマ信号のダイナミッ
クディエンファシス回路、45はバースト信号のみ6d
B圧縮するバーストディエンファシス回路、46は映像
信号の出力端子、43は記録時のクリップの影響で生じ
る再生波形の歪を補正するクリップ補償回路であるO 第1図の信号回路ブロック図は、VTRの記録系および
再生系のシステムの構成を示しているが、第1図のブロ
ック図の特徴はクリップ補償回路43を設けた点にある
。
第1図において、入力端子1から映像信号が入力される
と、ダイナミックエンファシス回路7およびメインエン
ファシス回路8によって高域が強調され、輪郭部の立ち
上り、立ち下シ部分でオーバーシュートおよびアンダー
シェードが発生する。
と、ダイナミックエンファシス回路7およびメインエン
ファシス回路8によって高域が強調され、輪郭部の立ち
上り、立ち下シ部分でオーバーシュートおよびアンダー
シェードが発生する。
この信号はさらにクリップ回路9に入力し、該クリップ
回路9によって、FM変調器の過変調防止のために、ホ
ワイトクリップ(Wクリップ)、ダーククリップされ、
前記オーバシェードおらびアンダーシェードが該ホワイ
トクリップおよびダーククリップで制限される。
回路9によって、FM変調器の過変調防止のために、ホ
ワイトクリップ(Wクリップ)、ダーククリップされ、
前記オーバシェードおらびアンダーシェードが該ホワイ
トクリップおよびダーククリップで制限される。
シタがって、クリップレベルよシ大きい部分のエネルギ
ーが失なわれ、該エネルギーが失表われた状態で記録さ
れるため、高周波成分が多く集まっている黒から白へ変
わる再生波形の立ち上り部の輪郭部が鈍ることになる。
ーが失なわれ、該エネルギーが失表われた状態で記録さ
れるため、高周波成分が多く集まっている黒から白へ変
わる再生波形の立ち上り部の輪郭部が鈍ることになる。
したがって、これを補償するために、再生例にクリップ
補償回路43が挿入されている。
補償回路43が挿入されている。
クリップ補償回路43は、再生側に設けられるが必ずし
も第1図に示す箇所に限るものではない。
も第1図に示す箇所に限るものではない。
ただし、第1図のようにメインディエンファシス32、
ダイナミックディエンファシス34およびノイズキャン
セル回路35を通った後に設けると、補償波形のシ恨を
確保することができるので、この位置に設けることが好
ましいことは言うまでもない。
ダイナミックディエンファシス34およびノイズキャン
セル回路35を通った後に設けると、補償波形のシ恨を
確保することができるので、この位置に設けることが好
ましいことは言うまでもない。
第2図に本発明のクリップ補償回路の一実施例を示す。
磁気テープに記録、再生するVTRにおいては高域特性
の確保が困難である。このため、前記した輪郭部の鈍シ
は高周波成分の少ない立ち下シ部では小さく、高周波成
分の多い立ち上り部で顕著となる。また、視覚上も黒側
から白側に立ち上る部分での波形鈍シが目障シとなる。
の確保が困難である。このため、前記した輪郭部の鈍シ
は高周波成分の少ない立ち下シ部では小さく、高周波成
分の多い立ち上り部で顕著となる。また、視覚上も黒側
から白側に立ち上る部分での波形鈍シが目障シとなる。
さらに、立ち下シ部でも補償を行ない波形鈍シを改善し
ようとすると、例えば、水平同期信号の手前で立ち下シ
部が存在するときに補償波形のアンダーシェードが水平
同期部に見かけ上、加算されることとなjD、TV同期
の誤動作をひきおこすことがある。これらのことより、
本発明では立ち上りの輪郭部だけ再生側のクリップ補償
を行なうようにしている。
ようとすると、例えば、水平同期信号の手前で立ち下シ
部が存在するときに補償波形のアンダーシェードが水平
同期部に見かけ上、加算されることとなjD、TV同期
の誤動作をひきおこすことがある。これらのことより、
本発明では立ち上りの輪郭部だけ再生側のクリップ補償
を行なうようにしている。
第2図において、映像信号の入力端子には、同期信号尖
端電位でクリップされた映像信号が入力される。この信
号は、HPF51に入力され、映像信号のうちの輪郭部
のみが取り出される。得られた輪郭の信号は、増幅器5
2で適当なレベルまで増幅され、その後、スライス回路
53に入力される。スライス回路53では輪郭部のうち
、大振幅の立ち上り部のみ取り出され、積分回路54、
減衰器55によってスライス出力を積分すると共に減衰
して補償信号として加算回路56に入力される。加算回
路56の一方には入力端子からのクランプされた再生映
像信号が入力されている。したがって、加算回路56で
は、輪郭部の鈍った再生映像信号に、前記した補償用の
信号が重畳され、出力端子には補償された再生映像信号
が出力される0 第3図は、第2図の各部分の信号の波形図を示し、第3
図の符号は第2図中の同符号に対応している。
端電位でクリップされた映像信号が入力される。この信
号は、HPF51に入力され、映像信号のうちの輪郭部
のみが取り出される。得られた輪郭の信号は、増幅器5
2で適当なレベルまで増幅され、その後、スライス回路
53に入力される。スライス回路53では輪郭部のうち
、大振幅の立ち上り部のみ取り出され、積分回路54、
減衰器55によってスライス出力を積分すると共に減衰
して補償信号として加算回路56に入力される。加算回
路56の一方には入力端子からのクランプされた再生映
像信号が入力されている。したがって、加算回路56で
は、輪郭部の鈍った再生映像信号に、前記した補償用の
信号が重畳され、出力端子には補償された再生映像信号
が出力される0 第3図は、第2図の各部分の信号の波形図を示し、第3
図の符号は第2図中の同符号に対応している。
上記本発明の一実施例において、第3図(、)に示すよ
うな立ち上り部で波形の鈍ったクランプされた信号がH
PF51に入力すると、該HPF51からは出力として
同図(b)に示す輪郭部のみが得られる。
うな立ち上り部で波形の鈍ったクランプされた信号がH
PF51に入力すると、該HPF51からは出力として
同図(b)に示す輪郭部のみが得られる。
次に、同図(c)に示されているように、スライス回路
53で、この信号のうちスライスレベルをこえた部分が
取り出され、同図(d)で示されている波形の信号が出
力される。
53で、この信号のうちスライスレベルをこえた部分が
取り出され、同図(d)で示されている波形の信号が出
力される。
次に、積分回路54、減衰器55で、この信号が積分さ
れ図に示すように立ち下りの傾斜がゆるやかで、適当に
減衰された補償用の信号(、)が形成され、この信号が
加算回路56に供給される。積分回路54と減衰器55
は、波形の改善とS/Nの改善とを行なうためのもので
ある。このようにして出力端子に、(f)に示すような
波形なま夛が補正された映像信号が得られる。
れ図に示すように立ち下りの傾斜がゆるやかで、適当に
減衰された補償用の信号(、)が形成され、この信号が
加算回路56に供給される。積分回路54と減衰器55
は、波形の改善とS/Nの改善とを行なうためのもので
ある。このようにして出力端子に、(f)に示すような
波形なま夛が補正された映像信号が得られる。
なお、補正量を選ぶことにより立ち上り部を少しオーバ
ーシュート気味にして画像の鮮鋭度を向上させることが
できるのはいうまでもない。
ーシュート気味にして画像の鮮鋭度を向上させることが
できるのはいうまでもない。
第4図に本発明の第2実施例を示す。第4図において、
第1.2図と同符号は同一物を示す。
第1.2図と同符号は同一物を示す。
該第2実施例の特徴は、第2図のHPF51をLPF6
0と減算器61で構成した点、ならびにLPF60、減
算器61およびリミタアンプ52を第1図に示すノイズ
キャン七ル回路35と兼用するようにし要点である。
0と減算器61で構成した点、ならびにLPF60、減
算器61およびリミタアンプ52を第1図に示すノイズ
キャン七ル回路35と兼用するようにし要点である。
つまシ、入力された映像信号はLPF60.減算器61
を通ることにより、映像信号の輪郭部を含む高域成分の
みが取り出される。さらにり々タアンプ52で増幅され
、一方はり(タロ2に1他方はスライス囲路53に入力
される。
を通ることにより、映像信号の輪郭部を含む高域成分の
みが取り出される。さらにり々タアンプ52で増幅され
、一方はり(タロ2に1他方はスライス囲路53に入力
される。
リイタ62では高域成分の大振幅成分は制限され、出力
として高域の小振幅信号、すなわちノイズが現われる。
として高域の小振幅信号、すなわちノイズが現われる。
これはI、PFンよび滅ll器63を通って加減算器6
4に入力され、ここで、入力映像信号からノイズ成分を
キャンセルする。
4に入力され、ここで、入力映像信号からノイズ成分を
キャンセルする。
他方、スライス回路530出力は、前述のように補償用
信号となる。
信号となる。
11I4図中、6IsはIC化した時のビン端子の例を
示したものであシ、外付は素子により特性を選ぶことが
できる。
示したものであシ、外付は素子により特性を選ぶことが
できる。
この第2実施例によれば、ノイズキャンセル回路35と
クリップ補償回路の構成要素の一部を兼用しているので
、本実施例の回路は、製造コストの低減並びに小形化に
十分寄与することができる。
クリップ補償回路の構成要素の一部を兼用しているので
、本実施例の回路は、製造コストの低減並びに小形化に
十分寄与することができる。
第5図を用いて、スライスレベルおよび補償レベルの設
定について説明する。
定について説明する。
記録時に第5図(、)に示すような映像部のレベルが1
00IREの映像信号が入力され、プリエンファシス量
12dB、クリップレベル220%とすれば、FM変調
器10(第1図参照)に入力される映像信号は同図(b
)に示すようになる。
00IREの映像信号が入力され、プリエンファシス量
12dB、クリップレベル220%とすれば、FM変調
器10(第1図参照)に入力される映像信号は同図(b
)に示すようになる。
ところで、前記したクリップ補償回路はクリップにより
失なわれたエネルギーを補正するだめのものである。し
たがって、クリップのかからない映像信号に対しては補
償する必要はない。前記した条件のもとでは、クリップ
のかからない入力映像信号は、同図(c)に示すように
、映像部のレベルが68 IREの映像信号である。
失なわれたエネルギーを補正するだめのものである。し
たがって、クリップのかからない映像信号に対しては補
償する必要はない。前記した条件のもとでは、クリップ
のかからない入力映像信号は、同図(c)に示すように
、映像部のレベルが68 IREの映像信号である。
以上のことから、補償しなければならない映像信号のレ
ベルは68 IRE以上であることがわかる。
ベルは68 IRE以上であることがわかる。
したがって、HPF51の時定数、リミタアンプ52の
ゲイン、スライス回路53のスライスレベルは下記の式
を満足すれば良い。
ゲイン、スライス回路53のスライスレベルは下記の式
を満足すれば良い。
(68IRE再生入力時のHPF出力)×(ゲイン)=
(スライスレベル) 第4図においては、上式のHPF出力の大きさを決定す
るHPF51の時定数はノイズキャンセルの時定数を兼
用されておシ、またゲインは、一般に、100IRE再
生入力時の出力信号のダイナミソクレンヂ余裕で決まる
。
(スライスレベル) 第4図においては、上式のHPF出力の大きさを決定す
るHPF51の時定数はノイズキャンセルの時定数を兼
用されておシ、またゲインは、一般に、100IRE再
生入力時の出力信号のダイナミソクレンヂ余裕で決まる
。
第6図に、第4図の一具体例を示す。この図において、
第4図と同符号は同一物を示す。ただし、第6図におけ
るスライスレベルは、ばラツキ、オよび鮮鋭度向上を考
えて、リミタアンプ52の出力の5ONのレベルに設定
した。これにより、50 IRE以上の信号についてク
リップ補償を行なえることになる。
第4図と同符号は同一物を示す。ただし、第6図におけ
るスライスレベルは、ばラツキ、オよび鮮鋭度向上を考
えて、リミタアンプ52の出力の5ONのレベルに設定
した。これにより、50 IRE以上の信号についてク
リップ補償を行なえることになる。
第6図において、HPF51は、トランジスタQ1+Q
2、抵抗R1、および容量C1で構成され、リミタアン
プ52は、トランジスタQ 1+ Q 2および抵抗R
2,R3で構成されている。また、リミタ62は、トラ
ンジスタQ3.Q4、ダイオードDI、D2、および抵
抗R4,R5で形成され、スライス回路53は、トラン
ジスタQ 5 t Q 6で形成されている。さらに、
積分回路54は、トランジスタQ 7 +容量C3で構
成され、加減算器64は、トランジスタQ9.Q8.Q
10および抵抗RLで構成されている。
2、抵抗R1、および容量C1で構成され、リミタアン
プ52は、トランジスタQ 1+ Q 2および抵抗R
2,R3で構成されている。また、リミタ62は、トラ
ンジスタQ3.Q4、ダイオードDI、D2、および抵
抗R4,R5で形成され、スライス回路53は、トラン
ジスタQ 5 t Q 6で形成されている。さらに、
積分回路54は、トランジスタQ 7 +容量C3で構
成され、加減算器64は、トランジスタQ9.Q8.Q
10および抵抗RLで構成されている。
第6図の回路の一変形として、積分回路54を第7図に
示すように、スライス回路とは別にエミッタフォロアを
用いて構成してもよい。性能的には、第6図と同一のも
のが得られる。
示すように、スライス回路とは別にエミッタフォロアを
用いて構成してもよい。性能的には、第6図と同一のも
のが得られる。
さらに、回路構成の簡略化を図るときには、第8図に示
されているように、トランジスタQ7に代えて高抵抗す
を用いることができる。
されているように、トランジスタQ7に代えて高抵抗す
を用いることができる。
第9図に本発明の第3実施例を示す。第9図において、
第1図と同じ符号は同一物を示す。
第1図と同じ符号は同一物を示す。
この実施例の特徴は、記録側のクリップ回路9の前にブ
リシェード回路5を設けたこと、および、再生側にクリ
ップ補償回路47を設けたことである0 第10図にブリシェード回路5の一具体例を示す。図に
おいて、110はビデオ信号の入力端子、111 、1
19はトランジスタ、112 、114 、117は抵
抗、113.118は容量、116は出力端子を示す。
リシェード回路5を設けたこと、および、再生側にクリ
ップ補償回路47を設けたことである0 第10図にブリシェード回路5の一具体例を示す。図に
おいて、110はビデオ信号の入力端子、111 、1
19はトランジスタ、112 、114 、117は抵
抗、113.118は容量、116は出力端子を示す。
このプリシュート回路5は位相特性によ多波形応答を変
えるものである。
えるものである。
第9図において、入力端子1から入力された映像信号は
、ブリシェード回路5によって輪郭部がプリシュート化
された波形として出力される。この輪郭部がプリシュー
ト化された映像信号は、ダイナミックエンファシス7、
メインエンファシス8によって輪郭部がエンファシスさ
れるが、プリシュート化により、従来の波形応答に比ベ
オー2(−シュート量が少なくなる。したがって、クリ
ップにより失なわれる部分が小さくなシ、再生波形の波
形歪も小さくなる。
、ブリシェード回路5によって輪郭部がプリシュート化
された波形として出力される。この輪郭部がプリシュー
ト化された映像信号は、ダイナミックエンファシス7、
メインエンファシス8によって輪郭部がエンファシスさ
れるが、プリシュート化により、従来の波形応答に比ベ
オー2(−シュート量が少なくなる。したがって、クリ
ップにより失なわれる部分が小さくなシ、再生波形の波
形歪も小さくなる。
しかし、この回路の問題は再生波形にブリシューYが残
ってしまい、輪郭部がプリシュートの強い画像と々って
しまうことである。このため再生側にクリップ補償回路
47を設け、輪郭部のオーバーシェード化を行ない、プ
リシュートとのバランスをとっている。
ってしまい、輪郭部がプリシュートの強い画像と々って
しまうことである。このため再生側にクリップ補償回路
47を設け、輪郭部のオーバーシェード化を行ない、プ
リシュートとのバランスをとっている。
以上のように、該第3実施例によれば、再生波形はクリ
ップによる歪を補償され、かつ、立ち上り輪郭部のブリ
シェード、オーバーシュート化により再生画像の鮮鋭度
を向上させることができる。
ップによる歪を補償され、かつ、立ち上り輪郭部のブリ
シェード、オーバーシュート化により再生画像の鮮鋭度
を向上させることができる。
本発明によれば、記録時のクリップにより生じる再生波
形の歪をTV同期誤動作などの副作用を起すことなく補
償できる。tた、本発明の回路は遅延回路を用いること
なく実現できるので、低コストかつ小形化された回路を
提供することができる。
形の歪をTV同期誤動作などの副作用を起すことなく補
償できる。tた、本発明の回路は遅延回路を用いること
なく実現できるので、低コストかつ小形化された回路を
提供することができる。
第1図は、本発明の一応用例を示す記録・再生信号系の
ブロック図、第2図は、本発明の一実施例のブロック図
、第3図は第2図の各部の信号の波形を示す波形図、第
4図は、本発明の第2実施例のブロック図、第5図は本
発明の具体的設計レベルを説明する図、第6図は前記第
2実施例の一具体例を示す回路図、第7図、および第8
図は、それぞれ、第6図の回路中の積分回路の他の具体
例を示す回路図、第9図は、本発明の他の応用例を示す
ブロック図、第10図は第9図中のプリンエート回路の
一興体例を示す回路図でおる。 9・・・クリップ回路、43・・・クリップ補償回路、
51・・・HPF、52・・・リミタアンプ、53・・
−スライス回路、54・・・積分回路、55・・・減衰
回路、56・・・加算器、62・・・リミタ 代理人弁理士 平 木 道 人 第 2 図 第3図 ■ (e)」ニー ; 第4図
ブロック図、第2図は、本発明の一実施例のブロック図
、第3図は第2図の各部の信号の波形を示す波形図、第
4図は、本発明の第2実施例のブロック図、第5図は本
発明の具体的設計レベルを説明する図、第6図は前記第
2実施例の一具体例を示す回路図、第7図、および第8
図は、それぞれ、第6図の回路中の積分回路の他の具体
例を示す回路図、第9図は、本発明の他の応用例を示す
ブロック図、第10図は第9図中のプリンエート回路の
一興体例を示す回路図でおる。 9・・・クリップ回路、43・・・クリップ補償回路、
51・・・HPF、52・・・リミタアンプ、53・・
−スライス回路、54・・・積分回路、55・・・減衰
回路、56・・・加算器、62・・・リミタ 代理人弁理士 平 木 道 人 第 2 図 第3図 ■ (e)」ニー ; 第4図
Claims (4)
- (1)映像信号を高域強調(プリエンフアシス)した後
所定レベル以上の信号をクリップして記録し、再生時に
デイエンフアシスして元の映像信号を得るようにした磁
気記録再生装置の再生系に用いられるクリップ補償回路
において、映像信号を微分する微分回路と、前記微分回
路の出力から記録時にクリップされた信号に対応する部
分を取り出すスライス回路と、前記スライス回路の出力
と前記映像信号を加算する回路とを具備したことを特徴
とするクリップ補償回路。 - (2)前記スライス回路は、前記微分回路から出力され
た、映像信号の立ち上り部に対応する信号のみをスライ
スして出力することを特徴とする前記特許請求の範囲第
1項記載のクリップ補償回路。 - (3)前記微分回路をローパスフィルタと減算器とで構
成し、これらをノイズキャンセル回路の一部の構成要素
として兼用したことを特徴とする前記特許請求の範囲第
1項記載のクリップ補償回路。 - (4)前記クリップ補償回路により再生映像信号の輪郭
部のオーバシュート化を行ない、記録部で行なつたプリ
シュートの影響を除去するようにしたことを特徴とする
前記特許請求の範囲第1〜3項のいずれかに記載のクリ
ップ補償回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60175780A JPS6236991A (ja) | 1985-08-12 | 1985-08-12 | クリツプ補償回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60175780A JPS6236991A (ja) | 1985-08-12 | 1985-08-12 | クリツプ補償回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6236991A true JPS6236991A (ja) | 1987-02-17 |
Family
ID=16002128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60175780A Pending JPS6236991A (ja) | 1985-08-12 | 1985-08-12 | クリツプ補償回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6236991A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6361888U (ja) * | 1986-10-11 | 1988-04-23 | ||
JPH01188084A (ja) * | 1988-01-21 | 1989-07-27 | Matsushita Electric Ind Co Ltd | ノイズキャンセラー装置 |
JPH02279079A (ja) * | 1989-04-20 | 1990-11-15 | Fuji Photo Film Co Ltd | Fm変調映像信号の再生装置 |
JPH04284788A (ja) * | 1990-10-26 | 1992-10-09 | Samsung Electron Co Ltd | ビデオ信号再生システム及び記録及び再生システム |
US5449647A (en) * | 1994-01-21 | 1995-09-12 | Sandvik Ab | Silicon carbide whisker reinforced cutting tool material |
-
1985
- 1985-08-12 JP JP60175780A patent/JPS6236991A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6361888U (ja) * | 1986-10-11 | 1988-04-23 | ||
JPH01188084A (ja) * | 1988-01-21 | 1989-07-27 | Matsushita Electric Ind Co Ltd | ノイズキャンセラー装置 |
JPH02279079A (ja) * | 1989-04-20 | 1990-11-15 | Fuji Photo Film Co Ltd | Fm変調映像信号の再生装置 |
JPH04284788A (ja) * | 1990-10-26 | 1992-10-09 | Samsung Electron Co Ltd | ビデオ信号再生システム及び記録及び再生システム |
US5449647A (en) * | 1994-01-21 | 1995-09-12 | Sandvik Ab | Silicon carbide whisker reinforced cutting tool material |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4597021A (en) | Video recording and reproducing apparatus with noise reduction | |
JPH039679B2 (ja) | ||
US4223282A (en) | Method of reducing interference components in a frequency modulated signal and device for carrying out said method | |
EP0133048B1 (en) | Noise reducing system for video signal | |
US4571613A (en) | Noise reduction circuit for a video signal using a feedback type comb filter and an equalizer circuit | |
JPS6236991A (ja) | クリツプ補償回路 | |
EP0086496B1 (en) | Magnetic recording/reproducing apparatus | |
JPS6321394B2 (ja) | ||
KR930002140B1 (ko) | 영상신호의 기록처리회로 | |
US4750033A (en) | Comb filter, chrominance and luminance signal separating circuit for modifying the level-frequency characteristic of the luminance signal | |
JPH0515357B2 (ja) | ||
JP2584439B2 (ja) | 映像信号処理装置 | |
JP3274807B2 (ja) | 記録再生装置 | |
JPS5946047B2 (ja) | 反転現象補正回路 | |
JPH0230947Y2 (ja) | ||
JP3122261B2 (ja) | Fm復調装置 | |
JPS60163593A (ja) | ビデオ信号記録再生装置 | |
JPH05292455A (ja) | 映像信号記録再生装置 | |
JPS6224783A (ja) | ビデオレコ−ダにおける再生画像鮮明度を改善する回路装置 | |
JP2621242B2 (ja) | 映像信号輪郭補正回路 | |
JP2969628B2 (ja) | 映像信号伝送装置 | |
JPS62252282A (ja) | ノイズ除去回路 | |
JPH0498655A (ja) | ビデオエンファシス回路 | |
JPH0317277B2 (ja) | ||
JPS6070884A (ja) | エツジノイズ抑圧回路 |