JP3122261B2 - Ｆｍ復調装置 - Google Patents
Ｆｍ復調装置Info
- Publication number
- JP3122261B2 JP3122261B2 JP04306780A JP30678092A JP3122261B2 JP 3122261 B2 JP3122261 B2 JP 3122261B2 JP 04306780 A JP04306780 A JP 04306780A JP 30678092 A JP30678092 A JP 30678092A JP 3122261 B2 JP3122261 B2 JP 3122261B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- signal
- monostable multivibrator
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＶＴＲ（Video Tape R
ecorder ）等の磁気記録再生装置における再生信号の反
転現象を抑えたＦＭ復調装置に関するものである。
ecorder ）等の磁気記録再生装置における再生信号の反
転現象を抑えたＦＭ復調装置に関するものである。
【０００２】
【従来の技術】図６は、ＶＴＲのための従来のＦＭ復調
装置の構成の一例を示すブロック図である。図６におい
て、１はＶＴＲヘッドからの再生ＦＭ輝度信号が入力さ
れる入力端子、２，３は同じＴ１の遅延時間を持つ第１
及び第２の遅延回路（ＤＬ）、４は加算器、５は可変増
幅回路（ＧＣＡ）、６は減算器、７はイコライザ（Ｅ
Ｑ）、８はリミッタ回路（ＬＩＭ）、９は単安定マルチ
バイブレータ回路（以下、モノマルチ回路（ＭＭ）と略
す。）、１０はローパスフィルタ（ＬＰＦ）、１１は再
生輝度信号が出力される出力端子である。
装置の構成の一例を示すブロック図である。図６におい
て、１はＶＴＲヘッドからの再生ＦＭ輝度信号が入力さ
れる入力端子、２，３は同じＴ１の遅延時間を持つ第１
及び第２の遅延回路（ＤＬ）、４は加算器、５は可変増
幅回路（ＧＣＡ）、６は減算器、７はイコライザ（Ｅ
Ｑ）、８はリミッタ回路（ＬＩＭ）、９は単安定マルチ
バイブレータ回路（以下、モノマルチ回路（ＭＭ）と略
す。）、１０はローパスフィルタ（ＬＰＦ）、１１は再
生輝度信号が出力される出力端子である。
【０００３】以上のように構成された従来のＦＭ復調装
置について、以下その動作を詳細に説明する。
置について、以下その動作を詳細に説明する。
【０００４】まず、入力端子１より図７に示すような周
波数特性を持つ再生ＦＭ輝度信号が入力される。ヘッド
の出力特性は高い周波数領域で出力振幅が減少する傾向
を示しており、そのため高域ではＣＮ比（キャリア対ノ
イズ比）が劣化している。入力端子１は、同じ遅延時間
Ｔ１を持つ第１及び第２の遅延回路２，３に直列に接続
されている。そして、第１の遅延回路２の入力信号と第
２の遅延回路３の出力信号は、加算器４で加算される。
加算器４で加算された信号を可変増幅回路５に入力し、
この可変増幅回路５の出力信号から第１の遅延回路２の
出力信号を減算器６で減算することにより、位相ひずみ
のない周波数特性を実現している。
波数特性を持つ再生ＦＭ輝度信号が入力される。ヘッド
の出力特性は高い周波数領域で出力振幅が減少する傾向
を示しており、そのため高域ではＣＮ比（キャリア対ノ
イズ比）が劣化している。入力端子１は、同じ遅延時間
Ｔ１を持つ第１及び第２の遅延回路２，３に直列に接続
されている。そして、第１の遅延回路２の入力信号と第
２の遅延回路３の出力信号は、加算器４で加算される。
加算器４で加算された信号を可変増幅回路５に入力し、
この可変増幅回路５の出力信号から第１の遅延回路２の
出力信号を減算器６で減算することにより、位相ひずみ
のない周波数特性を実現している。
【０００５】さらに、減算器６の出力信号の周波数特性
及び位相特性を整えるために、減算器６の出力信号はイ
コライザ７に接続される。イコライザ７の出力信号は、
図８に示すように、再生ＦＭ輝度信号のホワイトピーク
周波数（Ｓ−ＶＨＳモードにおいて７ＭＨｚ）付近にピ
ークを持つ周波数特性となっている。イコライザ７の出
力信号は、リミッタ回路８にて方形波に変換され、立ち
上がり及び立ち下がりの両エッジでトリガされるモノマ
ルチ回路９でゼロクロス点を検出することによって、再
生ＦＭ輝度信号の２倍の周波数を持った、一定振幅、一
定パルス幅のパルス信号となる。このパルス信号をロー
パスフィルタ１０に通すと、出力端子１１より再生輝度
信号を取り出すことができる。
及び位相特性を整えるために、減算器６の出力信号はイ
コライザ７に接続される。イコライザ７の出力信号は、
図８に示すように、再生ＦＭ輝度信号のホワイトピーク
周波数（Ｓ−ＶＨＳモードにおいて７ＭＨｚ）付近にピ
ークを持つ周波数特性となっている。イコライザ７の出
力信号は、リミッタ回路８にて方形波に変換され、立ち
上がり及び立ち下がりの両エッジでトリガされるモノマ
ルチ回路９でゼロクロス点を検出することによって、再
生ＦＭ輝度信号の２倍の周波数を持った、一定振幅、一
定パルス幅のパルス信号となる。このパルス信号をロー
パスフィルタ１０に通すと、出力端子１１より再生輝度
信号を取り出すことができる。
【０００６】
【発明が解決しようとする課題】一般に、上記のような
再生ＦＭ輝度信号を取り扱うＦＭ復調装置では、記録時
のエンファシスで生じたオーバーシュート部分でのゼロ
クロス点の欠落、いわゆる反転現象が生じやすくなる。
そこで、図６に示す上記従来のＦＭ復調装置では、反転
現象が発生しないように、再生ＦＭ輝度信号のホワイト
ピーク周波数（７ＭＨｚ）付近にピーキングをかけるよ
うイコライザ７の周波数特性を設定していた。ところ
が、このために復調後の信号のＳＮ比に対して悪影響を
与えるという問題が生じていた。
再生ＦＭ輝度信号を取り扱うＦＭ復調装置では、記録時
のエンファシスで生じたオーバーシュート部分でのゼロ
クロス点の欠落、いわゆる反転現象が生じやすくなる。
そこで、図６に示す上記従来のＦＭ復調装置では、反転
現象が発生しないように、再生ＦＭ輝度信号のホワイト
ピーク周波数（７ＭＨｚ）付近にピーキングをかけるよ
うイコライザ７の周波数特性を設定していた。ところ
が、このために復調後の信号のＳＮ比に対して悪影響を
与えるという問題が生じていた。
【０００７】つまり、キャリアレベルが７ＭＨｚ付近に
ピークを持つよう設定したため、図８に示すように、ノ
イズレベルも同様に７ＭＨｚ付近にピークを持つように
なる結果、低輝度（６ＭＨｚ付近）においては、下側波
帯に対して上側波帯のノイズレベルが高くなる。このノ
イズバランスの悪さのため、復調後のＳＮ比ひいては解
像度が悪くなっていた。
ピークを持つよう設定したため、図８に示すように、ノ
イズレベルも同様に７ＭＨｚ付近にピークを持つように
なる結果、低輝度（６ＭＨｚ付近）においては、下側波
帯に対して上側波帯のノイズレベルが高くなる。このノ
イズバランスの悪さのため、復調後のＳＮ比ひいては解
像度が悪くなっていた。
【０００８】本発明の目的は、反転現象を抑えながら復
調後の信号のＳＮ比及び解像度を改善することにある。
調後の信号のＳＮ比及び解像度を改善することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、低輝度時のノイズバランスの改善を最優
先にした周波数特性を持つメインパス系と、ゼロクロス
点の欠落防止を最優先にした周波数特性を持つサブパス
系とを並立させ、かつサブパス系の信号をメインパス系
の信号に対して一定時間遅延させ、メインパス系でゼロ
クロス点の欠落が発生したときのみサブパス系のゼロク
ロス点に置き換える構成を採用したものである。
め、本発明は、低輝度時のノイズバランスの改善を最優
先にした周波数特性を持つメインパス系と、ゼロクロス
点の欠落防止を最優先にした周波数特性を持つサブパス
系とを並立させ、かつサブパス系の信号をメインパス系
の信号に対して一定時間遅延させ、メインパス系でゼロ
クロス点の欠落が発生したときのみサブパス系のゼロク
ロス点に置き換える構成を採用したものである。
【００１０】具体的には、請求項１の発明は、図１及び
図４に示すように、磁気記録再生装置のヘッドからの再
生ＦＭ輝度信号の周波数特性及び位相特性を整えるため
のイコライザ（ＥＱ）７と、イコライザ７の出力信号が
入力される第１の遅延回路（ＤＬ）２と、第１の遅延回
路２と同じ遅延時間Ｔ１を持ちかつ該第１の遅延回路２
の出力信号が入力される第２の遅延回路３と、第１の遅
延回路２の入力信号と第２の遅延回路３の出力信号とを
加算するための加算器４と、各々加算器４の出力信号を
増幅するための第１及び第２の可変増幅回路（ＧＣＡ）
１２，１３と、第１の可変増幅回路１２の出力信号から
第１の遅延回路２の出力信号を減算するための低輝度時
のノイズバランスが改善されるように周波数特性が設定
された第１の減算器１４と、第２の可変増幅回路１３の
出力信号から第１の遅延回路２の出力信号を減算するた
めの出力にゼロクロス点の欠落が生じないように周波数
特性が設定された第２の減算器１５と、第１の減算器１
４の出力信号を方形波に変換するための第１のリミッタ
回路（ＬＩＭ）１６と、遅延時間Ｔ２を持ちかつ第２の
減算器１５の出力信号が入力される第３の遅延回路２１
と、第３の遅延回路２１の出力信号を方形波に変換する
ための第２のリミッタ回路１７と、第１及び第２のリミ
ッタ回路１６，１７の各出力信号の論理操作により復調
動作を行いかつ第１の減算器１４の出力信号において欠
落したゼロクロス点を第２の減算器１５の出力信号中の
ゼロクロス点で補償するようにパルス信号を出力するた
めのタイミング回路４１，４２と、タイミング回路４
１，４２の出力信号を再生輝度信号に変換するためのロ
ーパスフィルタ（ＬＰＦ）１０とを備えた構成を採用し
たものである。
図４に示すように、磁気記録再生装置のヘッドからの再
生ＦＭ輝度信号の周波数特性及び位相特性を整えるため
のイコライザ（ＥＱ）７と、イコライザ７の出力信号が
入力される第１の遅延回路（ＤＬ）２と、第１の遅延回
路２と同じ遅延時間Ｔ１を持ちかつ該第１の遅延回路２
の出力信号が入力される第２の遅延回路３と、第１の遅
延回路２の入力信号と第２の遅延回路３の出力信号とを
加算するための加算器４と、各々加算器４の出力信号を
増幅するための第１及び第２の可変増幅回路（ＧＣＡ）
１２，１３と、第１の可変増幅回路１２の出力信号から
第１の遅延回路２の出力信号を減算するための低輝度時
のノイズバランスが改善されるように周波数特性が設定
された第１の減算器１４と、第２の可変増幅回路１３の
出力信号から第１の遅延回路２の出力信号を減算するた
めの出力にゼロクロス点の欠落が生じないように周波数
特性が設定された第２の減算器１５と、第１の減算器１
４の出力信号を方形波に変換するための第１のリミッタ
回路（ＬＩＭ）１６と、遅延時間Ｔ２を持ちかつ第２の
減算器１５の出力信号が入力される第３の遅延回路２１
と、第３の遅延回路２１の出力信号を方形波に変換する
ための第２のリミッタ回路１７と、第１及び第２のリミ
ッタ回路１６，１７の各出力信号の論理操作により復調
動作を行いかつ第１の減算器１４の出力信号において欠
落したゼロクロス点を第２の減算器１５の出力信号中の
ゼロクロス点で補償するようにパルス信号を出力するた
めのタイミング回路４１，４２と、タイミング回路４
１，４２の出力信号を再生輝度信号に変換するためのロ
ーパスフィルタ（ＬＰＦ）１０とを備えた構成を採用し
たものである。
【００１１】請求項２の発明では、図１に示すように、
前記タイミング回路４１は、第１のリミッタ回路１６の
出力信号の立ち上がり及び立ち下がりの両エッジでトリ
ガされて一定パルス幅Ｗ１の負論理パルス信号を出力す
る第１のモノマルチ回路（ＭＭ）１８と、第２のリミッ
タ回路１７の出力信号の立ち上がり及び立ち下がりの両
エッジでトリガされて一定パルス幅Ｗ２の負論理パルス
信号を出力する第２のモノマルチ回路１９と、第１及び
第２のモノマルチ回路１８，１９の各出力信号が入力さ
れるＡＮＤ回路２２と、該ＡＮＤ回路２２の出力信号の
立ち下がりエッジのみでトリガされて一定パルス幅のパ
ルス信号を出力する第３のモノマルチ回路２０とを備え
ることとした。
前記タイミング回路４１は、第１のリミッタ回路１６の
出力信号の立ち上がり及び立ち下がりの両エッジでトリ
ガされて一定パルス幅Ｗ１の負論理パルス信号を出力す
る第１のモノマルチ回路（ＭＭ）１８と、第２のリミッ
タ回路１７の出力信号の立ち上がり及び立ち下がりの両
エッジでトリガされて一定パルス幅Ｗ２の負論理パルス
信号を出力する第２のモノマルチ回路１９と、第１及び
第２のモノマルチ回路１８，１９の各出力信号が入力さ
れるＡＮＤ回路２２と、該ＡＮＤ回路２２の出力信号の
立ち下がりエッジのみでトリガされて一定パルス幅のパ
ルス信号を出力する第３のモノマルチ回路２０とを備え
ることとした。
【００１２】また、請求項３の発明では、前記第２のモ
ノマルチ回路１９の出力パルス幅Ｗ２を、前記第１のモ
ノマルチ回路１８の出力パルス幅Ｗ１より小さく設定す
ることとした。
ノマルチ回路１９の出力パルス幅Ｗ２を、前記第１のモ
ノマルチ回路１８の出力パルス幅Ｗ１より小さく設定す
ることとした。
【００１３】請求項４の発明では、図４に示すように、
前記タイミング回路４２は、第１のリミッタ回路１６の
出力信号の立ち上がりエッジのみでトリガされて一定パ
ルス幅Ｗ１の負論理パルス信号を出力する第１のモノマ
ルチ回路（ＭＭ）２３と、第２のリミッタ回路１７の出
力信号の立ち上がりエッジのみでトリガされて一定パル
ス幅Ｗ２の負論理パルス信号を出力する第２のモノマル
チ回路２４と、第１のリミッタ回路１６の出力信号の立
ち下がりエッジのみでトリガされて一定パルス幅Ｗ３の
負論理パルス信号を出力する第３のモノマルチ回路２５
と、第２のリミッタ回路１７の出力信号の立ち下がりエ
ッジのみでトリガされて一定パルス幅Ｗ４の負論理パル
ス信号を出力する第４のモノマルチ回路２６と、第１及
び第２のモノマルチ回路２３，２４の各出力信号が入力
される第１のＡＮＤ回路２９と、第３及び第４のモノマ
ルチ回路２５，２６の各出力信号が入力される第２のＡ
ＮＤ回路３０と、第１のＡＮＤ回路２９の出力信号の立
ち下がりエッジのみでトリガされて一定パルス幅の負論
理パルス信号を出力する第５のモノマルチ回路２７と、
第２のＡＮＤ回路３０の出力信号の立ち下がりエッジの
みでトリガされて第５のモノマルチ回路２７と同じパル
ス幅の負論理パルス信号を出力する第６のモノマルチ回
路２８と、第５及び第６のモノマルチ回路２７，２８の
各出力信号が入力される第３のＡＮＤ回路３１とを備え
ることとした。
前記タイミング回路４２は、第１のリミッタ回路１６の
出力信号の立ち上がりエッジのみでトリガされて一定パ
ルス幅Ｗ１の負論理パルス信号を出力する第１のモノマ
ルチ回路（ＭＭ）２３と、第２のリミッタ回路１７の出
力信号の立ち上がりエッジのみでトリガされて一定パル
ス幅Ｗ２の負論理パルス信号を出力する第２のモノマル
チ回路２４と、第１のリミッタ回路１６の出力信号の立
ち下がりエッジのみでトリガされて一定パルス幅Ｗ３の
負論理パルス信号を出力する第３のモノマルチ回路２５
と、第２のリミッタ回路１７の出力信号の立ち下がりエ
ッジのみでトリガされて一定パルス幅Ｗ４の負論理パル
ス信号を出力する第４のモノマルチ回路２６と、第１及
び第２のモノマルチ回路２３，２４の各出力信号が入力
される第１のＡＮＤ回路２９と、第３及び第４のモノマ
ルチ回路２５，２６の各出力信号が入力される第２のＡ
ＮＤ回路３０と、第１のＡＮＤ回路２９の出力信号の立
ち下がりエッジのみでトリガされて一定パルス幅の負論
理パルス信号を出力する第５のモノマルチ回路２７と、
第２のＡＮＤ回路３０の出力信号の立ち下がりエッジの
みでトリガされて第５のモノマルチ回路２７と同じパル
ス幅の負論理パルス信号を出力する第６のモノマルチ回
路２８と、第５及び第６のモノマルチ回路２７，２８の
各出力信号が入力される第３のＡＮＤ回路３１とを備え
ることとした。
【００１４】請求項５の発明は、図４のタイミング回路
４２中のモノマルチ回路の数を低減するように、前記第
１及び第２のＡＮＤ回路２９，３０の各々の出力信号を
第３のＡＮＤ回路３１に直接入力し、該第３のＡＮＤ回
路３１の出力信号の立ち下がりエッジのみでトリガされ
て一定パルス幅のパルス信号を出力する第５のモノマル
チ回路を設けることとしたものである。
４２中のモノマルチ回路の数を低減するように、前記第
１及び第２のＡＮＤ回路２９，３０の各々の出力信号を
第３のＡＮＤ回路３１に直接入力し、該第３のＡＮＤ回
路３１の出力信号の立ち下がりエッジのみでトリガされ
て一定パルス幅のパルス信号を出力する第５のモノマル
チ回路を設けることとしたものである。
【００１５】また、請求項６の発明では、前記第２のモ
ノマルチ回路２４の出力パルス幅Ｗ２を前記第１のモノ
マルチ回路２３の出力パルス幅Ｗ１より小さく設定し、
かつ前記第４のモノマルチ回路２６の出力パルス幅Ｗ４
を前記第３のモノマルチ回路２５の出力パルス幅Ｗ３よ
り小さく設定することとした。
ノマルチ回路２４の出力パルス幅Ｗ２を前記第１のモノ
マルチ回路２３の出力パルス幅Ｗ１より小さく設定し、
かつ前記第４のモノマルチ回路２６の出力パルス幅Ｗ４
を前記第３のモノマルチ回路２５の出力パルス幅Ｗ３よ
り小さく設定することとした。
【００１６】
【作用】請求項１の発明によれば、第１のリミッタ回路
１６を有するメインパス系に属する第１の減算器１４の
周波数特性は、低輝度時のノイズバランスの改善を最優
先に考えて、復調後の信号の周波数帯域を伸ばすよう
に、例えば６ＭＨｚ付近にブロードなピークを持つよう
設定される（図３参照）。このため、第１の減算器１４
の出力信号にはゼロクロス点の欠落が生じる場合があ
る。これに対して、第３の遅延回路２１及び第２のリミ
ッタ回路１７を有するサブパス系に属する第２の減算器
１５の周波数特性は、反転現象の防止を最優先に考え
て、例えば再生ＦＭ輝度信号のホワイトピーク周波数
（７ＭＨｚ）付近にピーキングをかけるよう設定される
（図８参照）。しかも、第２の減算器１５の出力信号
は、第１の減算器１４の出力信号とは違って、第３の遅
延回路２１により一定時間Ｔ２だけ遅延を受ける。この
結果、メインパス系でキャリアロスのため欠落したゼロ
クロス点はタイミング回路４１，４２によりサブパス系
のゼロクロス点に置き換わり、反転現象が除去される。
また、メインパス系でゼロクロス点が欠落していない部
分については該メインパス系のゼロクロス点が優先され
るので、ＳＮ比及び解像度が改善される。
１６を有するメインパス系に属する第１の減算器１４の
周波数特性は、低輝度時のノイズバランスの改善を最優
先に考えて、復調後の信号の周波数帯域を伸ばすよう
に、例えば６ＭＨｚ付近にブロードなピークを持つよう
設定される（図３参照）。このため、第１の減算器１４
の出力信号にはゼロクロス点の欠落が生じる場合があ
る。これに対して、第３の遅延回路２１及び第２のリミ
ッタ回路１７を有するサブパス系に属する第２の減算器
１５の周波数特性は、反転現象の防止を最優先に考え
て、例えば再生ＦＭ輝度信号のホワイトピーク周波数
（７ＭＨｚ）付近にピーキングをかけるよう設定される
（図８参照）。しかも、第２の減算器１５の出力信号
は、第１の減算器１４の出力信号とは違って、第３の遅
延回路２１により一定時間Ｔ２だけ遅延を受ける。この
結果、メインパス系でキャリアロスのため欠落したゼロ
クロス点はタイミング回路４１，４２によりサブパス系
のゼロクロス点に置き換わり、反転現象が除去される。
また、メインパス系でゼロクロス点が欠落していない部
分については該メインパス系のゼロクロス点が優先され
るので、ＳＮ比及び解像度が改善される。
【００１７】請求項２の発明によれば、上記ゼロクロス
点の補償のためのタイミング回路４１を、図１に示すよ
うに３つのモノマルチ回路１８〜２０と１つのＡＮＤ回
路２２とで構成する。この際、ＡＮＤ回路２２で論理和
（負論理）をとることにより上記ゼロクロス点の置き換
えが達成される。また、第３のモノマルチ回路２０は一
定パルス幅のパルス信号を出力するので、復調後の信号
のリニアリティが向上する。
点の補償のためのタイミング回路４１を、図１に示すよ
うに３つのモノマルチ回路１８〜２０と１つのＡＮＤ回
路２２とで構成する。この際、ＡＮＤ回路２２で論理和
（負論理）をとることにより上記ゼロクロス点の置き換
えが達成される。また、第３のモノマルチ回路２０は一
定パルス幅のパルス信号を出力するので、復調後の信号
のリニアリティが向上する。
【００１８】また、請求項３の発明によれば、第２のモ
ノマルチ回路１９の出力パルス幅Ｗ２を第１のモノマル
チ回路１８の出力パルス幅Ｗ１より小さく設定したの
で、高域でのリニアリティをさらに向上させることがで
きる。つまり、記録時のエンファシスによるオーバーシ
ュート部分に反転現象が発生するので、その高い周波数
領域では周期が短くなっている。そのため、サブパス系
の第２のモノマルチ回路１９の出力パルス幅Ｗ２を細く
した方が、高域までリニアリティを良くすることができ
るのである。
ノマルチ回路１９の出力パルス幅Ｗ２を第１のモノマル
チ回路１８の出力パルス幅Ｗ１より小さく設定したの
で、高域でのリニアリティをさらに向上させることがで
きる。つまり、記録時のエンファシスによるオーバーシ
ュート部分に反転現象が発生するので、その高い周波数
領域では周期が短くなっている。そのため、サブパス系
の第２のモノマルチ回路１９の出力パルス幅Ｗ２を細く
した方が、高域までリニアリティを良くすることができ
るのである。
【００１９】請求項４の発明によれば、上記ゼロクロス
点の補償のためのタイミング回路４２を、図４に示すよ
うに６つのモノマルチ回路２３〜２８と３つのＡＮＤ回
路２９〜３１とで構成する。この際、第１及び第２の減
算器１４，１５の各々の出力信号の負から正への方向の
ゼロクロス点と逆方向のゼロクロス点とが別々に処理さ
れ、３つのＡＮＤ回路２９〜３１により上記ゼロクロス
点の置き換えが達成される。また、第５及び第６のモノ
マルチ回路２７，２８は同じパルス幅のパルス信号を出
力するので、復調後の信号のリニアリティが向上する。
点の補償のためのタイミング回路４２を、図４に示すよ
うに６つのモノマルチ回路２３〜２８と３つのＡＮＤ回
路２９〜３１とで構成する。この際、第１及び第２の減
算器１４，１５の各々の出力信号の負から正への方向の
ゼロクロス点と逆方向のゼロクロス点とが別々に処理さ
れ、３つのＡＮＤ回路２９〜３１により上記ゼロクロス
点の置き換えが達成される。また、第５及び第６のモノ
マルチ回路２７，２８は同じパルス幅のパルス信号を出
力するので、復調後の信号のリニアリティが向上する。
【００２０】請求項５の発明によれば、図４に示すタイ
ミング回路４２と同じ機能を有する回路を、５つのモノ
マルチ回路と３つのＡＮＤ回路とで構成できる。しか
も、第５のモノマルチ回路は一定パルス幅のパルス信号
を出力するので、復調後の信号のリニアリティが向上す
る。
ミング回路４２と同じ機能を有する回路を、５つのモノ
マルチ回路と３つのＡＮＤ回路とで構成できる。しか
も、第５のモノマルチ回路は一定パルス幅のパルス信号
を出力するので、復調後の信号のリニアリティが向上す
る。
【００２１】また、請求項６の発明によれば、共に立ち
上がりエッジのみでトリガされる第１及び第２のモノマ
ルチ回路２３，２４の出力パルス幅Ｗ１，Ｗ２と、共に
立ち下がりエッジのみでトリガされる第３及び第４のモ
ノマルチ回路２５，２６の出力パルス幅Ｗ３，Ｗ４と
を、Ｗ１＞Ｗ２かつＷ３＞Ｗ４を満たすように設定した
ので、請求項３の発明の場合と同様に、高域でのリニア
リティをさらに向上させることができる。
上がりエッジのみでトリガされる第１及び第２のモノマ
ルチ回路２３，２４の出力パルス幅Ｗ１，Ｗ２と、共に
立ち下がりエッジのみでトリガされる第３及び第４のモ
ノマルチ回路２５，２６の出力パルス幅Ｗ３，Ｗ４と
を、Ｗ１＞Ｗ２かつＷ３＞Ｗ４を満たすように設定した
ので、請求項３の発明の場合と同様に、高域でのリニア
リティをさらに向上させることができる。
【００２２】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００２３】（実施例１）図１は、本発明の第１の実施
例に係るＦＭ復調装置の構成を示すブロック図である。
図１において、１はＶＴＲヘッドからの再生ＦＭ輝度信
号が入力される入力端子、２，３は同じＴ１の遅延時間
を持つ第１及び第２の遅延回路（ＤＬ）、４は加算器、
７はイコライザ（ＥＱ）、１０はローパスフィルタ（Ｌ
ＰＦ）、１１は出力端子である。ただし、従来例（図
６）の場合とは違って、入力端子１と第１の遅延回路２
との間にイコライザ７が介在している。１２，１３は第
１及び第２の可変増幅回路（ＧＣＡ）、１４，１５は第
１及び第２の減算器、１６，１７は第１及び第２のリミ
ッタ回路（ＬＩＭ）、１８，１９は立ち上がり及び立ち
下がりの両エッジでトリガされる第１及び第２のモノマ
ルチ回路（ＭＭ）、２０は立ち下がりエッジのみでトリ
ガされる第３のモノマルチ回路、２１はＴ２の遅延時間
を持つ第３の遅延回路、２２はＡＮＤ回路である。４１
は、第１〜第３のモノマルチ回路１８〜２０及びＡＮＤ
回路２２で構成されるタイミング回路である。
例に係るＦＭ復調装置の構成を示すブロック図である。
図１において、１はＶＴＲヘッドからの再生ＦＭ輝度信
号が入力される入力端子、２，３は同じＴ１の遅延時間
を持つ第１及び第２の遅延回路（ＤＬ）、４は加算器、
７はイコライザ（ＥＱ）、１０はローパスフィルタ（Ｌ
ＰＦ）、１１は出力端子である。ただし、従来例（図
６）の場合とは違って、入力端子１と第１の遅延回路２
との間にイコライザ７が介在している。１２，１３は第
１及び第２の可変増幅回路（ＧＣＡ）、１４，１５は第
１及び第２の減算器、１６，１７は第１及び第２のリミ
ッタ回路（ＬＩＭ）、１８，１９は立ち上がり及び立ち
下がりの両エッジでトリガされる第１及び第２のモノマ
ルチ回路（ＭＭ）、２０は立ち下がりエッジのみでトリ
ガされる第３のモノマルチ回路、２１はＴ２の遅延時間
を持つ第３の遅延回路、２２はＡＮＤ回路である。４１
は、第１〜第３のモノマルチ回路１８〜２０及びＡＮＤ
回路２２で構成されるタイミング回路である。
【００２４】以上のように構成された第１の実施例に係
るＦＭ復調装置について、以下その動作を詳細に説明す
る。図２は、図１中の各部の信号波形図である。
るＦＭ復調装置について、以下その動作を詳細に説明す
る。図２は、図１中の各部の信号波形図である。
【００２５】まず、入力端子１より図７に示すような周
波数特性を持つ再生ＦＭ輝度信号が入力されると、この
再生ＦＭ輝度信号は、イコライザ７で周波数特性及び位
相特性が整えられる。イコライザ７の出力側は同じ遅延
時間Ｔ１を持つ第１及び第２の遅延回路２，３に直列に
接続されており、第１の遅延回路２の入力信号と第２の
遅延回路３の出力信号は加算器４で加算され、加算器４
の出力信号は第１及び第２の可変増幅回路１２，１３に
各々供給される。そして、第１の可変増幅回路１２の出
力信号から位相ひずみをとるために、第１の遅延回路２
の出力信号が第１の減算器１４で減算される（図２中の
波形Ａ）。ただし、第１の減算器１４の周波数特性は、
図３に示すように、低輝度時のノイズバランスの改善を
最優先に考えて、復調後の信号の周波数帯域を伸ばすよ
うに、６ＭＨｚ付近にブロードなピークを持つよう設定
される。映像信号が黒レベルから白レベルへ急峻に立ち
上がるエッジ部分においては再生ＦＭ輝度信号のキャリ
ア成分に比べて下側波帯の成分が強調されていることか
ら、図２中の波形Ａにおいてα，βで示すように、第１
の減算器１４の出力信号にはゼロクロス点の欠落が生じ
る場合がある。
波数特性を持つ再生ＦＭ輝度信号が入力されると、この
再生ＦＭ輝度信号は、イコライザ７で周波数特性及び位
相特性が整えられる。イコライザ７の出力側は同じ遅延
時間Ｔ１を持つ第１及び第２の遅延回路２，３に直列に
接続されており、第１の遅延回路２の入力信号と第２の
遅延回路３の出力信号は加算器４で加算され、加算器４
の出力信号は第１及び第２の可変増幅回路１２，１３に
各々供給される。そして、第１の可変増幅回路１２の出
力信号から位相ひずみをとるために、第１の遅延回路２
の出力信号が第１の減算器１４で減算される（図２中の
波形Ａ）。ただし、第１の減算器１４の周波数特性は、
図３に示すように、低輝度時のノイズバランスの改善を
最優先に考えて、復調後の信号の周波数帯域を伸ばすよ
うに、６ＭＨｚ付近にブロードなピークを持つよう設定
される。映像信号が黒レベルから白レベルへ急峻に立ち
上がるエッジ部分においては再生ＦＭ輝度信号のキャリ
ア成分に比べて下側波帯の成分が強調されていることか
ら、図２中の波形Ａにおいてα，βで示すように、第１
の減算器１４の出力信号にはゼロクロス点の欠落が生じ
る場合がある。
【００２６】第１の減算器１４の出力信号は、第１のリ
ミッタ回路１６によって方形波に変換され、立ち上がり
及び立ち下がりの両エッジ（ゼロクロス点）でトリガさ
れる第１のモノマルチ回路１８によって、再生ＦＭ輝度
信号の２倍の周波数を持った、一定振幅、一定パルス幅
の負論理パルス信号となる（図２中の波形Ｂ）。なお、
キャリアの最高周波数（約１０ＭＨｚ）の周期の１／２
は約５０ｎｓであるから、パルス幅は５０ｎｓ以内にし
ないとＦＭ復調装置のリニアリティを確保できないた
め、本実施例では第１のモノマルチ回路１８の出力パル
ス幅Ｗ１を約３５ｎｓとした。
ミッタ回路１６によって方形波に変換され、立ち上がり
及び立ち下がりの両エッジ（ゼロクロス点）でトリガさ
れる第１のモノマルチ回路１８によって、再生ＦＭ輝度
信号の２倍の周波数を持った、一定振幅、一定パルス幅
の負論理パルス信号となる（図２中の波形Ｂ）。なお、
キャリアの最高周波数（約１０ＭＨｚ）の周期の１／２
は約５０ｎｓであるから、パルス幅は５０ｎｓ以内にし
ないとＦＭ復調装置のリニアリティを確保できないた
め、本実施例では第１のモノマルチ回路１８の出力パル
ス幅Ｗ１を約３５ｎｓとした。
【００２７】一方、第２の可変増幅回路１３の出力信号
から位相ひずみをとるために、第１の遅延回路２の出力
信号が第２の減算器１５で減算される（図２中の波形
Ｃ）。ただし、第２の減算器１５の周波数特性は、図８
のように従来例と同様に設定しておく。つまり、ホワイ
トピーク周波数（７ＭＨｚ）付近にピーキングがかかる
ように周波数特性を設定する結果、映像信号が黒レベル
から白レベルへ急峻に立ち上がるエッジ部分では、再生
ＦＭ輝度信号のキャリア成分と下側波帯成分とのバラン
スがよくなり、反転現象が発生しない。したがって、図
２中の波形Ｃのように、波形Ａとは違ってゼロクロス点
の欠落は発生しない。
から位相ひずみをとるために、第１の遅延回路２の出力
信号が第２の減算器１５で減算される（図２中の波形
Ｃ）。ただし、第２の減算器１５の周波数特性は、図８
のように従来例と同様に設定しておく。つまり、ホワイ
トピーク周波数（７ＭＨｚ）付近にピーキングがかかる
ように周波数特性を設定する結果、映像信号が黒レベル
から白レベルへ急峻に立ち上がるエッジ部分では、再生
ＦＭ輝度信号のキャリア成分と下側波帯成分とのバラン
スがよくなり、反転現象が発生しない。したがって、図
２中の波形Ｃのように、波形Ａとは違ってゼロクロス点
の欠落は発生しない。
【００２８】第２の減算器１５の出力信号は、約１０ｎ
ｓの遅延時間Ｔ２を持つ第３の遅延回路２１に供給され
（図２中の波形Ｄ）、第２のリミッタ回路１７によって
方形波に変換され、さらに、立ち上がり及び立ち下がり
の両エッジでトリガされる第２のモノマルチ回路１９に
よって、再生ＦＭ輝度信号の２倍の周波数を持った、一
定振幅、一定パルス幅（Ｗ２＝約３５ｎｓ）の負論理パ
ルス信号となる（図２中の波形Ｅ）。
ｓの遅延時間Ｔ２を持つ第３の遅延回路２１に供給され
（図２中の波形Ｄ）、第２のリミッタ回路１７によって
方形波に変換され、さらに、立ち上がり及び立ち下がり
の両エッジでトリガされる第２のモノマルチ回路１９に
よって、再生ＦＭ輝度信号の２倍の周波数を持った、一
定振幅、一定パルス幅（Ｗ２＝約３５ｎｓ）の負論理パ
ルス信号となる（図２中の波形Ｅ）。
【００２９】第１及び第２のモノマルチ回路１８，１９
の各出力信号はＡＮＤ回路２２によって論理和（負論
理）がとられ、図２中の波形Ｆのようなパルス波形とな
る。図２中の波形Ｂにおいて反転現象のため欠落したゼ
ロクロス点でのパルス信号は、波形Ｅに示したパルス信
号によって補償されており、波形Ｆにおいて反転現象は
抑制されていることがわかる。ここで、第３の遅延回路
２１で約１０ｎｓ遅延させたのは、ＡＮＤ回路２２によ
り論理和をとるときに、メインパス側である波形Ｂの立
ち下がりエッジ（つまりゼロクロス点）が、サブパス側
である波形Ｅの立ち下がりエッジによって影響を受けな
いようにするためである。
の各出力信号はＡＮＤ回路２２によって論理和（負論
理）がとられ、図２中の波形Ｆのようなパルス波形とな
る。図２中の波形Ｂにおいて反転現象のため欠落したゼ
ロクロス点でのパルス信号は、波形Ｅに示したパルス信
号によって補償されており、波形Ｆにおいて反転現象は
抑制されていることがわかる。ここで、第３の遅延回路
２１で約１０ｎｓ遅延させたのは、ＡＮＤ回路２２によ
り論理和をとるときに、メインパス側である波形Ｂの立
ち下がりエッジ（つまりゼロクロス点）が、サブパス側
である波形Ｅの立ち下がりエッジによって影響を受けな
いようにするためである。
【００３０】さらに、ＡＮＤ回路２２の出力信号は、立
ち下がりエッジのみでトリガされる第３のモノマルチ回
路２０に接続され、図２中の波形Ｇのようにパルス幅が
一定（約２０ｎｓ）にそろえられる。ＡＮＤ回路２２の
出力波形Ｆでは、補償されたパルスの幅（Ｘ１）は他の
パルス幅（Ｘ２）より小さいため、第３のモノマルチ回
路２０を接続していないと復調後のリニアリティが良く
ならない。第３のモノマルチ回路２０を接続するとパル
ス幅が等しくなり、ＦＭ復調装置のリニアリティを向上
させることができる。その時、補償されたパルスは約１
０ｎｓ遅延していることを考慮して、第３のモノマルチ
回路２０の出力パルス幅は約２０ｎｓとした。波形Ｇの
パルス信号はローパスフィルタ１０に通すと、出力端子
１１より再生輝度信号として取り出すことができる。
ち下がりエッジのみでトリガされる第３のモノマルチ回
路２０に接続され、図２中の波形Ｇのようにパルス幅が
一定（約２０ｎｓ）にそろえられる。ＡＮＤ回路２２の
出力波形Ｆでは、補償されたパルスの幅（Ｘ１）は他の
パルス幅（Ｘ２）より小さいため、第３のモノマルチ回
路２０を接続していないと復調後のリニアリティが良く
ならない。第３のモノマルチ回路２０を接続するとパル
ス幅が等しくなり、ＦＭ復調装置のリニアリティを向上
させることができる。その時、補償されたパルスは約１
０ｎｓ遅延していることを考慮して、第３のモノマルチ
回路２０の出力パルス幅は約２０ｎｓとした。波形Ｇの
パルス信号はローパスフィルタ１０に通すと、出力端子
１１より再生輝度信号として取り出すことができる。
【００３１】以上のように、本実施例によれば、低輝度
時のノイズバランスの改善を最優先にした第１の減算器
１４の出力信号（図２中の波形Ａ）と、ゼロクロス点の
欠落防止を最優先にした第２の減算器１５の出力信号を
第３の遅延回路２１により約１０ｎｓ遅延させた信号
（図２中の波形Ｄ）とを、それぞれリミッタ回路１６，
１７及びモノマルチ回路１８，１９に供給した後、ＡＮ
Ｄ回路２２に入力して論理和をとっているため、第１の
減算器１４の出力信号のゼロクロス点が欠落したときに
は第２の減算器１５の出力信号のゼロクロス点で補償さ
れる結果、反転現象を抑えることができる。しかも、第
２の減算器１５の出力信号を第３の遅延回路２１により
遅延させているため、第１の減算器１４の出力信号中の
ゼロクロス点が欠落していない部分については該ゼロク
ロス点が優先され、高ＳＮ比・高解像度を確保すること
ができる。
時のノイズバランスの改善を最優先にした第１の減算器
１４の出力信号（図２中の波形Ａ）と、ゼロクロス点の
欠落防止を最優先にした第２の減算器１５の出力信号を
第３の遅延回路２１により約１０ｎｓ遅延させた信号
（図２中の波形Ｄ）とを、それぞれリミッタ回路１６，
１７及びモノマルチ回路１８，１９に供給した後、ＡＮ
Ｄ回路２２に入力して論理和をとっているため、第１の
減算器１４の出力信号のゼロクロス点が欠落したときに
は第２の減算器１５の出力信号のゼロクロス点で補償さ
れる結果、反転現象を抑えることができる。しかも、第
２の減算器１５の出力信号を第３の遅延回路２１により
遅延させているため、第１の減算器１４の出力信号中の
ゼロクロス点が欠落していない部分については該ゼロク
ロス点が優先され、高ＳＮ比・高解像度を確保すること
ができる。
【００３２】なお、上記の説明では第１及び第２のモノ
マルチ回路１８，１９の各出力パルス幅Ｗ１，Ｗ２を等
しく（Ｗ１＝Ｗ２＝約３５ｎｓ）したが、Ｗ２をＷ１よ
り小さく（Ｗ１＞Ｗ２）してもよい。例えば、第１のモ
ノマルチ回路１８の出力パルス幅Ｗ１を約３５ｎｓ、第
２のモノマルチ回路１９の出力パルス幅Ｗ２を約１５ｎ
ｓとする。このようにＷ２を小さく設定しても、上記と
同様にゼロクロス点の置換が行われる結果、高ＳＮ比・
高解像度を確保しながら反転現象を抑えることができ
る。しかも、第２のモノマルチ回路１９の出力パルス幅
Ｗ２を約１５ｎｓと小さく設定することにより、高域で
のリニアリティをさらに向上させることができる。つま
り、記録時のエンファシスによるオーバーシュート部分
に反転現象が発生するので、その高い周波数領域では周
期が短くなっている。そのため、サブパス側の第２のモ
ノマルチ回路１９の出力パルス幅Ｗ２を小さくした方
が、高域までリニアリティを良くすることができるので
ある。
マルチ回路１８，１９の各出力パルス幅Ｗ１，Ｗ２を等
しく（Ｗ１＝Ｗ２＝約３５ｎｓ）したが、Ｗ２をＷ１よ
り小さく（Ｗ１＞Ｗ２）してもよい。例えば、第１のモ
ノマルチ回路１８の出力パルス幅Ｗ１を約３５ｎｓ、第
２のモノマルチ回路１９の出力パルス幅Ｗ２を約１５ｎ
ｓとする。このようにＷ２を小さく設定しても、上記と
同様にゼロクロス点の置換が行われる結果、高ＳＮ比・
高解像度を確保しながら反転現象を抑えることができ
る。しかも、第２のモノマルチ回路１９の出力パルス幅
Ｗ２を約１５ｎｓと小さく設定することにより、高域で
のリニアリティをさらに向上させることができる。つま
り、記録時のエンファシスによるオーバーシュート部分
に反転現象が発生するので、その高い周波数領域では周
期が短くなっている。そのため、サブパス側の第２のモ
ノマルチ回路１９の出力パルス幅Ｗ２を小さくした方
が、高域までリニアリティを良くすることができるので
ある。
【００３３】（実施例２）図４は、本発明の第２の実施
例に係るＦＭ復調装置の構成を示すブロック図である。
図４において、２３，２４は立ち上がりエッジのみでト
リガされる第１及び第２のモノマルチ回路、２５，２
６，２７，２８は立ち下がりエッジのみでトリガされる
第３〜第６のモノマルチ回路、２９，３０，３１は第１
〜第３のＡＮＤ回路である。４２は、第１〜第６のモノ
マルチ回路２３〜２８及び第１〜第３のＡＮＤ回路２９
〜３１で構成されるタイミング回路である。その他は前
記第１の実施例の構成と同じであるので、構成の詳細な
説明は省略する。
例に係るＦＭ復調装置の構成を示すブロック図である。
図４において、２３，２４は立ち上がりエッジのみでト
リガされる第１及び第２のモノマルチ回路、２５，２
６，２７，２８は立ち下がりエッジのみでトリガされる
第３〜第６のモノマルチ回路、２９，３０，３１は第１
〜第３のＡＮＤ回路である。４２は、第１〜第６のモノ
マルチ回路２３〜２８及び第１〜第３のＡＮＤ回路２９
〜３１で構成されるタイミング回路である。その他は前
記第１の実施例の構成と同じであるので、構成の詳細な
説明は省略する。
【００３４】以上のように構成された第２の実施例に係
るＦＭ復調装置について、以下その動作を詳細に説明す
る。
るＦＭ復調装置について、以下その動作を詳細に説明す
る。
【００３５】図５は、図４中の各部の信号波形図であ
る。図５において、波形ａはゼロクロス点の欠落が生じ
た第１の減算器１４の出力信号、波形ｄはゼロクロス点
の欠落のない第２の減算器１５の出力信号、波形ｅはＴ
２の遅延時間を持つ第３の遅延回路２１の出力信号を各
々示すものであるが、これらの回路ブロックの動作は第
１の実施例と同様であるので説明を省略する。
る。図５において、波形ａはゼロクロス点の欠落が生じ
た第１の減算器１４の出力信号、波形ｄはゼロクロス点
の欠落のない第２の減算器１５の出力信号、波形ｅはＴ
２の遅延時間を持つ第３の遅延回路２１の出力信号を各
々示すものであるが、これらの回路ブロックの動作は第
１の実施例と同様であるので説明を省略する。
【００３６】第１の減算器１４の出力信号（図５中の波
形ａ）は、第１のリミッタ回路１６によって方形波に変
換され、立ち上がりエッジのみでトリガされる第１のモ
ノマルチ回路２３により、パルス幅Ｗ１が約３５ｎｓの
負論理パルス信号となる（図５中の波形ｂ）。この波形
ｂ中の各パルスは、第１の減算器１４の出力信号（波形
ａ）中の負から正への方向のゼロクロス点にそれぞれ対
応するものである。また、同じ第１のリミッタ回路１６
の出力信号は、立ち下がりエッジのみでトリガされる第
３のモノマルチ回路２５により、パルス幅Ｗ３が約３５
ｎｓの負論理パルス信号となる（図５中の波形ｃ）。こ
の波形ｃ中の各パルスは、第１の減算器１４の出力信号
（波形ａ）中の正から負への方向のゼロクロス点にそれ
ぞれ対応する。
形ａ）は、第１のリミッタ回路１６によって方形波に変
換され、立ち上がりエッジのみでトリガされる第１のモ
ノマルチ回路２３により、パルス幅Ｗ１が約３５ｎｓの
負論理パルス信号となる（図５中の波形ｂ）。この波形
ｂ中の各パルスは、第１の減算器１４の出力信号（波形
ａ）中の負から正への方向のゼロクロス点にそれぞれ対
応するものである。また、同じ第１のリミッタ回路１６
の出力信号は、立ち下がりエッジのみでトリガされる第
３のモノマルチ回路２５により、パルス幅Ｗ３が約３５
ｎｓの負論理パルス信号となる（図５中の波形ｃ）。こ
の波形ｃ中の各パルスは、第１の減算器１４の出力信号
（波形ａ）中の正から負への方向のゼロクロス点にそれ
ぞれ対応する。
【００３７】一方、第３の遅延回路２１の出力信号（図
５中の波形ｅ）は、第２のリミッタ回路１７によって方
形波に変換され、立ち上がりエッジのみでトリガされる
第２のモノマルチ回路２４により、パルス幅Ｗ２が約３
５ｎｓの負論理パルス信号となる（図５中の波形ｆ）。
この波形ｆ中の各パルスは、第３の遅延回路２１の出力
信号（波形ｅ）中の負から正への方向のゼロクロス点に
それぞれ対応するものである。また、同じ第２のリミッ
タ回路１７の出力信号は、立ち下がりエッジのみでトリ
ガされる第４のモノマルチ回路２６により、パルス幅Ｗ
４が約３５ｎｓの負論理パルス信号となる（図５中の波
形ｇ）。この波形ｇ中の各パルスは、第３の遅延回路２
１の出力信号（波形ｅ）中の正から負への方向のゼロク
ロス点にそれぞれ対応する。
５中の波形ｅ）は、第２のリミッタ回路１７によって方
形波に変換され、立ち上がりエッジのみでトリガされる
第２のモノマルチ回路２４により、パルス幅Ｗ２が約３
５ｎｓの負論理パルス信号となる（図５中の波形ｆ）。
この波形ｆ中の各パルスは、第３の遅延回路２１の出力
信号（波形ｅ）中の負から正への方向のゼロクロス点に
それぞれ対応するものである。また、同じ第２のリミッ
タ回路１７の出力信号は、立ち下がりエッジのみでトリ
ガされる第４のモノマルチ回路２６により、パルス幅Ｗ
４が約３５ｎｓの負論理パルス信号となる（図５中の波
形ｇ）。この波形ｇ中の各パルスは、第３の遅延回路２
１の出力信号（波形ｅ）中の正から負への方向のゼロク
ロス点にそれぞれ対応する。
【００３８】第１のモノマルチ回路２３の出力信号（図
５中の波形ｂ）と第２のモノマルチ回路２４の出力信号
（図５中の波形ｆ）は、第１のＡＮＤ回路２９によって
論理和（負論理）がとられ、図５中の波形ｈのようなパ
ルス波形となり、さらに第５のモノマルチ回路２７によ
りパルス幅が約２０ｎｓの負論理パルス信号となる（図
５中の波形ｉ）。同様に、第３のモノマルチ回路２５の
出力信号（図５中の波形ｃ）と第４のモノマルチ回路２
６の出力信号（図５中の波形ｇ）は、第２のＡＮＤ回路
３０によって論理和（負論理）がとられ、図５中の波形
ｊのようなパルス波形となり、さらに第６のモノマルチ
回路２８によりパルス幅が約２０ｎｓの負論理パルス信
号となる（図５中の波形ｋ）。図５中の波形ｂ，ｃにお
いて反転現象のため欠落したゼロクロス点でのパルス信
号は、図５中の波形ｆ，ｇに示したパルス信号によっ
て、それぞれ補償されている。
５中の波形ｂ）と第２のモノマルチ回路２４の出力信号
（図５中の波形ｆ）は、第１のＡＮＤ回路２９によって
論理和（負論理）がとられ、図５中の波形ｈのようなパ
ルス波形となり、さらに第５のモノマルチ回路２７によ
りパルス幅が約２０ｎｓの負論理パルス信号となる（図
５中の波形ｉ）。同様に、第３のモノマルチ回路２５の
出力信号（図５中の波形ｃ）と第４のモノマルチ回路２
６の出力信号（図５中の波形ｇ）は、第２のＡＮＤ回路
３０によって論理和（負論理）がとられ、図５中の波形
ｊのようなパルス波形となり、さらに第６のモノマルチ
回路２８によりパルス幅が約２０ｎｓの負論理パルス信
号となる（図５中の波形ｋ）。図５中の波形ｂ，ｃにお
いて反転現象のため欠落したゼロクロス点でのパルス信
号は、図５中の波形ｆ，ｇに示したパルス信号によっ
て、それぞれ補償されている。
【００３９】第５のモノマルチ回路２７の出力信号（図
５中の波形ｉ）と第６のモノマルチ回路２８の出力信号
（図５中の波形ｋ）は、さらに第３のＡＮＤ回路３１に
よって論理和（負論理）がとられ、図５中の波形ｌに示
すように、再生ＦＭ輝度信号の２倍の周波数を持った、
一定振幅、一定パルス幅（約２０ｎｓ）の負論理パルス
信号となる。この結果、出力端子１１からは、前記第１
の実施例の場合と同様にローパスフィルタ１０を通して
再生輝度信号を得ることができる。
５中の波形ｉ）と第６のモノマルチ回路２８の出力信号
（図５中の波形ｋ）は、さらに第３のＡＮＤ回路３１に
よって論理和（負論理）がとられ、図５中の波形ｌに示
すように、再生ＦＭ輝度信号の２倍の周波数を持った、
一定振幅、一定パルス幅（約２０ｎｓ）の負論理パルス
信号となる。この結果、出力端子１１からは、前記第１
の実施例の場合と同様にローパスフィルタ１０を通して
再生輝度信号を得ることができる。
【００４０】以上のように、本実施例によれば、第１の
実施例の場合と同様に反転現象のため欠落したゼロクロ
ス点を復活させることができ、高ＳＮ比・高解像度を確
保しながら反転現象を抑えることができる。また、第５
及び第６のモノマルチ回路２７，２８でそれぞれパルス
幅を２０ｎｓにそろえてから第３のＡＮＤ回路３１で論
理和をとり周波数を再生ＦＭ輝度信号の２倍にするた
め、理論上リニアリティを約２５ＭＨｚ［＝１／（２×
２０ｎｓ）］まで向上させることができる。
実施例の場合と同様に反転現象のため欠落したゼロクロ
ス点を復活させることができ、高ＳＮ比・高解像度を確
保しながら反転現象を抑えることができる。また、第５
及び第６のモノマルチ回路２７，２８でそれぞれパルス
幅を２０ｎｓにそろえてから第３のＡＮＤ回路３１で論
理和をとり周波数を再生ＦＭ輝度信号の２倍にするた
め、理論上リニアリティを約２５ＭＨｚ［＝１／（２×
２０ｎｓ）］まで向上させることができる。
【００４１】なお、前記第１の実施例の場合と同様に、
第２及び第４のモノマルチ回路２４，２６の各出力パル
ス幅Ｗ２，Ｗ４は、第１及び第３のモノマルチ回路２
３，２５の各出力パルス幅Ｗ１，Ｗ３に比べて小さくす
ることができる。例えば、第１及び第３のモノマルチ回
路２３，２５の各出力パルス幅Ｗ１，Ｗ３をいずれも約
３５ｎｓ、第２及び第４のモノマルチ回路２４，２６の
各出力パルス幅Ｗ２，Ｗ４をいずれも約１５ｎｓとする
のである。これにより、高域でのリニアリティをさらに
向上させることができる。
第２及び第４のモノマルチ回路２４，２６の各出力パル
ス幅Ｗ２，Ｗ４は、第１及び第３のモノマルチ回路２
３，２５の各出力パルス幅Ｗ１，Ｗ３に比べて小さくす
ることができる。例えば、第１及び第３のモノマルチ回
路２３，２５の各出力パルス幅Ｗ１，Ｗ３をいずれも約
３５ｎｓ、第２及び第４のモノマルチ回路２４，２６の
各出力パルス幅Ｗ２，Ｗ４をいずれも約１５ｎｓとする
のである。これにより、高域でのリニアリティをさらに
向上させることができる。
【００４２】また、上記第２の実施例ではタイミング回
路４２において、第１及び第２のＡＮＤ回路２９，３０
の出力信号を各々第５及び第６のモノマルチ回路２７，
２８を介して第３のＡＮＤ回路３１に与えているが、第
１及び第２のＡＮＤ回路２９，３０の各々の出力信号を
第３のＡＮＤ回路３１に直接入力する構成を採用するこ
ともできる。この場合には、第３のＡＮＤ回路３１の出
力信号の立ち下がりエッジのみでトリガされて一定パル
ス幅（例えば２０ｎｓ）のパルス信号を出力する（第５
の）モノマルチ回路を設ける。これにより、タイミング
回路４２を構成するモノマルチ回路の数が１つ低減され
る。
路４２において、第１及び第２のＡＮＤ回路２９，３０
の出力信号を各々第５及び第６のモノマルチ回路２７，
２８を介して第３のＡＮＤ回路３１に与えているが、第
１及び第２のＡＮＤ回路２９，３０の各々の出力信号を
第３のＡＮＤ回路３１に直接入力する構成を採用するこ
ともできる。この場合には、第３のＡＮＤ回路３１の出
力信号の立ち下がりエッジのみでトリガされて一定パル
ス幅（例えば２０ｎｓ）のパルス信号を出力する（第５
の）モノマルチ回路を設ける。これにより、タイミング
回路４２を構成するモノマルチ回路の数が１つ低減され
る。
【００４３】
【発明の効果】以上説明してきたとおり、請求項１の発
明によれば、低輝度時のノイズバランスの改善を最優先
にした周波数特性を持つメインパス系と、ゼロクロス点
の欠落防止を最優先にした周波数特性を持つサブパス系
とを並立させ、かつサブパス系の信号をメインパス系の
信号に対して一定時間遅延させ、メインパス系でゼロク
ロス点の欠落が発生したときのみサブパス系のゼロクロ
ス点に置き換える構成を採用したので、反転現象に強
く、かつ高ＳＮ比・高解像度の復調信号を得ることがで
きる優れたＦＭ復調装置を実現することができる。
明によれば、低輝度時のノイズバランスの改善を最優先
にした周波数特性を持つメインパス系と、ゼロクロス点
の欠落防止を最優先にした周波数特性を持つサブパス系
とを並立させ、かつサブパス系の信号をメインパス系の
信号に対して一定時間遅延させ、メインパス系でゼロク
ロス点の欠落が発生したときのみサブパス系のゼロクロ
ス点に置き換える構成を採用したので、反転現象に強
く、かつ高ＳＮ比・高解像度の復調信号を得ることがで
きる優れたＦＭ復調装置を実現することができる。
【００４４】請求項２、４、５の発明によれば、ゼロク
ロス点の補償のためのタイミング回路をモノマルチ回路
及びＡＮＤ回路で構成することにより上記ゼロクロス点
の置き換えが達成され、また出力段としてのローパスフ
ィルタに与えるパルス信号が一定パルス幅となるので復
調後の信号のリニアリティが向上する。
ロス点の補償のためのタイミング回路をモノマルチ回路
及びＡＮＤ回路で構成することにより上記ゼロクロス点
の置き換えが達成され、また出力段としてのローパスフ
ィルタに与えるパルス信号が一定パルス幅となるので復
調後の信号のリニアリティが向上する。
【００４５】また、請求項３、６の発明によれば、サブ
パス系のモノマルチ回路の出力パルス幅をメインパス系
のモノマルチ回路の出力パルス幅より小さく設定した構
成を採用したので、高域でのリニアリティをさらに向上
させることができる。
パス系のモノマルチ回路の出力パルス幅をメインパス系
のモノマルチ回路の出力パルス幅より小さく設定した構
成を採用したので、高域でのリニアリティをさらに向上
させることができる。
【図１】本発明の第１の実施例に係るＦＭ復調装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】図１中の各部の信号波形図である。
【図３】高ＳＮ比・高解像度を重視して設定された図１
中の第１の減算器の周波数特性を示す図である。
中の第１の減算器の周波数特性を示す図である。
【図４】本発明の第２の実施例に係るＦＭ復調装置の構
成を示すブロック図である。
成を示すブロック図である。
【図５】図４中の各部の信号波形図である。
【図６】ＶＴＲのための従来のＦＭ復調装置の構成の一
例を示すブロック図である。
例を示すブロック図である。
【図７】ＶＴＲヘッドから出力される再生ＦＭ輝度信号
の周波数特性を示す図である。
の周波数特性を示す図である。
【図８】ゼロクロス点の欠落が生じないように設定され
た図６中のイコライザの周波数特性を示す図である。
た図６中のイコライザの周波数特性を示す図である。
１ 入力端子 ２ 第１の遅延回路 ３ 第２の遅延回路 ４ 加算器 ７ イコライザ １０ ローパスフィルタ １１ 出力端子 １２ 第１の可変増幅回路 １３ 第２の可変増幅回路 １４ 第１の減算器 １５ 第２の減算器 １６ 第１のリミッタ回路 １７ 第２のリミッタ回路 １８ 第１のモノマルチ回路（第１の単安定マルチバイ
ブレータ回路） １９ 第２のモノマルチ回路（第２の単安定マルチバイ
ブレータ回路） ２０ 第３のモノマルチ回路（第３の単安定マルチバイ
ブレータ回路） ２１ 第３の遅延回路 ２２ ＡＮＤ回路 ２３ 第１のモノマルチ回路（第１の単安定マルチバイ
ブレータ回路） ２４ 第２のモノマルチ回路（第２の単安定マルチバイ
ブレータ回路） ２５ 第３のモノマルチ回路（第３の単安定マルチバイ
ブレータ回路） ２６ 第４のモノマルチ回路（第４の単安定マルチバイ
ブレータ回路） ２７ 第５のモノマルチ回路（第５の単安定マルチバイ
ブレータ回路） ２８ 第６のモノマルチ回路（第６の単安定マルチバイ
ブレータ回路） ２９ 第１のＡＮＤ回路 ３０ 第２のＡＮＤ回路 ３１ 第３のＡＮＤ回路 ４１ タイミング回路 ４２ タイミング回路
ブレータ回路） １９ 第２のモノマルチ回路（第２の単安定マルチバイ
ブレータ回路） ２０ 第３のモノマルチ回路（第３の単安定マルチバイ
ブレータ回路） ２１ 第３の遅延回路 ２２ ＡＮＤ回路 ２３ 第１のモノマルチ回路（第１の単安定マルチバイ
ブレータ回路） ２４ 第２のモノマルチ回路（第２の単安定マルチバイ
ブレータ回路） ２５ 第３のモノマルチ回路（第３の単安定マルチバイ
ブレータ回路） ２６ 第４のモノマルチ回路（第４の単安定マルチバイ
ブレータ回路） ２７ 第５のモノマルチ回路（第５の単安定マルチバイ
ブレータ回路） ２８ 第６のモノマルチ回路（第６の単安定マルチバイ
ブレータ回路） ２９ 第１のＡＮＤ回路 ３０ 第２のＡＮＤ回路 ３１ 第３のＡＮＤ回路 ４１ タイミング回路 ４２ タイミング回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−7705（ＪＰ，Ａ) 特開 昭63−288503（ＪＰ，Ａ) 特開 平２−11004（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 3/00 H03D 3/06 H04N 5/455 H04N 5/92 - 5/93
Claims (6)
- 【請求項１】 磁気記録再生装置のヘッドからの再生Ｆ
Ｍ輝度信号の周波数特性及び位相特性を整えるためのイ
コライザと、 前記イコライザの出力信号が入力される第１の遅延回路
と、 前記第１の遅延回路と同じ遅延時間を持ちかつ前記第１
の遅延回路の出力信号が入力される第２の遅延回路と、 前記第１の遅延回路の入力信号と前記第２の遅延回路の
出力信号とを加算するための加算器と、 各々前記加算器の出力信号を増幅するための第１及び第
２の可変増幅回路と、 前記第１の可変増幅回路の出力信号から前記第１の遅延
回路の出力信号を減算するための、低輝度時のノイズバ
ランスが改善されるように周波数特性が設定された第１
の減算器と、 前記第２の可変増幅回路の出力信号から前記第１の遅延
回路の出力信号を減算するための、出力にゼロクロス点
の欠落が生じないように周波数特性が設定された第２の
減算器と、 前記第１の減算器の出力信号を方形波に変換する第１の
リミッタ回路と、 前記第２の減算器の出力信号が入力される第３の遅延回
路と、 前記第３の遅延回路の出力信号を方形波に変換する第２
のリミッタ回路と、前記第１及び第２のリミッタ回路の各出力信号の論理操
作により復調動作を行い、 かつ前記第１の減算器の出力
信号において欠落したゼロクロス点を前記第２の減算器
の出力信号中のゼロクロス点で補償するようにパルス信
号を出力するためのタイミング回路と、 前記タイミング回路の出力信号を再生輝度信号に変換す
るためのローパスフィルタとを備えたことを特徴とする
ＦＭ復調装置。 - 【請求項２】 請求項１記載のＦＭ復調装置において、 前記タイミング回路は、 前記第１のリミッタ回路の出力信号の立ち上がり及び立
ち下がりの両エッジでトリガされて一定パルス幅Ｗ１の
負論理パルス信号を出力する第１の単安定マルチバイブ
レータ回路と、 前記第２のリミッタ回路の出力信号の立ち上がり及び立
ち下がりの両エッジでトリガされて一定パルス幅Ｗ２の
負論理パルス信号を出力する第２の単安定マルチバイブ
レータ回路と、 前記第１及び第２の単安定マルチバイブレータ回路の各
出力信号が入力されるＡＮＤ回路と、 前記ＡＮＤ回路の出力信号の立ち下がりエッジのみでト
リガされて一定パルス幅のパルス信号を出力する第３の
単安定マルチバイブレータ回路とを備えたことを特徴と
するＦＭ復調装置。 - 【請求項３】 請求項２記載のＦＭ復調装置において、 前記第２の単安定マルチバイブレータ回路の出力パルス
幅Ｗ２は、前記第１の単安定マルチバイブレータ回路の
出力パルス幅Ｗ１より小さく設定されたことを特徴とす
るＦＭ復調装置。 - 【請求項４】 請求項１記載のＦＭ復調装置において、 前記タイミング回路は、 前記第１のリミッタ回路の出力信号の立ち上がりエッジ
のみでトリガされて一定パルス幅Ｗ１の負論理パルス信
号を出力する第１の単安定マルチバイブレータ回路と、 前記第２のリミッタ回路の出力信号の立ち上がりエッジ
のみでトリガされて一定パルス幅Ｗ２の負論理パルス信
号を出力する第２の単安定マルチバイブレータ回路と、 前記第１のリミッタ回路の出力信号の立ち下がりエッジ
のみでトリガされて一定パルス幅Ｗ３の負論理パルス信
号を出力する第３の単安定マルチバイブレータ回路と、 前記第２のリミッタ回路の出力信号の立ち下がりエッジ
のみでトリガされて一定パルス幅Ｗ４の負論理パルス信
号を出力する第４の単安定マルチバイブレータ回路と、 前記第１及び第２の単安定マルチバイブレータ回路の各
出力信号が入力される第１のＡＮＤ回路と、 前記第３及び第４の単安定マルチバイブレータ回路の各
出力信号が入力される第２のＡＮＤ回路と、 前記第１のＡＮＤ回路の出力信号の立ち下がりエッジの
みでトリガされて一定パルス幅の負論理パルス信号を出
力するための第５の単安定マルチバイブレータ回路と、 前記第２のＡＮＤ回路の出力信号の立ち下がりエッジの
みでトリガされて前記第５の単安定マルチバイブレータ
回路と同じパルス幅の負論理パルス信号を出力する第６
の単安定マルチバイブレータ回路と、 前記第５及び第６の単安定マルチバイブレータ回路の各
出力信号が入力される第３のＡＮＤ回路とを備えたこと
を特徴とするＦＭ復調装置。 - 【請求項５】 請求項１記載のＦＭ復調装置において、 前記タイミング回路は、 前記第１のリミッタ回路の出力信号の立ち上がりエッジ
のみでトリガされて一定パルス幅Ｗ１の負論理パルス信
号を出力する第１の単安定マルチバイブレータ回路と、 前記第２のリミッタ回路の出力信号の立ち上がりエッジ
のみでトリガされて一定パルス幅Ｗ２の負論理パルス信
号を出力する第２の単安定マルチバイブレータ回路と、 前記第１のリミッタ回路の出力信号の立ち下がりエッジ
のみでトリガされて一定パルス幅Ｗ３の負論理パルス信
号を出力する第３の単安定マルチバイブレータ回路と、 前記第２のリミッタ回路の出力信号の立ち下がりエッジ
のみでトリガされて一定パルス幅Ｗ４の負論理パルス信
号を出力する第４の単安定マルチバイブレータ回路と、 前記第１及び第２の単安定マルチバイブレータ回路の各
出力信号が入力される第１のＡＮＤ回路と、 前記第３及び第４の単安定マルチバイブレータ回路の各
出力信号が入力される第２のＡＮＤ回路と、 前記第１及び第２のＡＮＤ回路の各々の出力信号が入力
される第３のＡＮＤ回路と、 前記第３のＡＮＤ回路の出力信号の立ち下がりエッジの
みでトリガされて一定パルス幅のパルス信号を出力する
第５の単安定マルチバイブレータ回路とを備えたことを
特徴とするＦＭ復調装置。 - 【請求項６】 請求項４又は５に記載のＦＭ復調装置に
おいて、 前記第２の単安定マルチバイブレータ回路の出力パルス
幅Ｗ２は前記第１の単安定マルチバイブレータ回路の出
力パルス幅Ｗ１より小さく設定され、かつ前記第４の単
安定マルチバイブレータ回路の出力パルス幅Ｗ４は前記
第３の単安定マルチバイブレータ回路の出力パルス幅Ｗ
３より小さく設定されたことを特徴とするＦＭ復調装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04306780A JP3122261B2 (ja) | 1992-11-17 | 1992-11-17 | Ｆｍ復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04306780A JP3122261B2 (ja) | 1992-11-17 | 1992-11-17 | Ｆｍ復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164244A JPH06164244A (ja) | 1994-06-10 |
| JP3122261B2 true JP3122261B2 (ja) | 2001-01-09 |
Family
ID=17961177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04306780A Expired - Fee Related JP3122261B2 (ja) | 1992-11-17 | 1992-11-17 | Ｆｍ復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3122261B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107547082B (zh) * | 2016-06-23 | 2023-10-13 | 豪威科技股份有限公司 | 用于数字系统中时钟合成器的1-16和1.5-7.5分频器 |
-
1992
- 1992-11-17 JP JP04306780A patent/JP3122261B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164244A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354734B1 (en) | Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same | |
| GB2075793A (en) | Vido signal processing circuits | |
| GB2218876A (en) | Inversion phenomenon preventing circuit | |
| KR920010187B1 (ko) | 자기 재생장치 | |
| JP3122261B2 (ja) | Ｆｍ復調装置 | |
| US5200835A (en) | Demodulator for fm modulated video signals with pre-demodulation sideband suppression and post-demodulation sideband restoration | |
| JPS6236991A (ja) | クリツプ補償回路 | |
| JPH0215464A (ja) | 磁気録画再生装置 | |
| JPH0627023Y2 (ja) | ノイズ低減回路 | |
| KR950011008B1 (ko) | 영상 신호 복조 장치 | |
| JPH01192062A (ja) | 磁気録画再生装置 | |
| JP2580857B2 (ja) | 磁気記録装置 | |
| JP2535826B2 (ja) | ノイズキャンセル回路 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JPH03238669A (ja) | Ｆｍ復調装置 | |
| JPH0681269B2 (ja) | 映像信号処理装置 | |
| JPH0683464B2 (ja) | 画質改善回路及びクロマ差分抽出回路 | |
| JPH02202213A (ja) | イコライズ回路 | |
| GB2123243A (en) | Noise eliminating circuits | |
| JPH05300467A (ja) | Ｆｍ信号処理装置 | |
| JPS6252993B2 (ja) | ||
| JPH01220585A (ja) | ビデオ信号処理装置 | |
| JPH02263359A (ja) | 磁気記録再生装置 | |
| JPS61253987A (ja) | サ−チノイズ改善回路 | |
| JPH01143076A (ja) | 映像信号再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081020 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |