JPS6148312B2 - - Google Patents

Info

Publication number
JPS6148312B2
JPS6148312B2 JP51108540A JP10854076A JPS6148312B2 JP S6148312 B2 JPS6148312 B2 JP S6148312B2 JP 51108540 A JP51108540 A JP 51108540A JP 10854076 A JP10854076 A JP 10854076A JP S6148312 B2 JPS6148312 B2 JP S6148312B2
Authority
JP
Japan
Prior art keywords
video signal
circuit
level
gain control
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51108540A
Other languages
English (en)
Other versions
JPS5333611A (en
Inventor
Masayuki Motomya
Tsutomu Niimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10854076A priority Critical patent/JPS5333611A/ja
Publication of JPS5333611A publication Critical patent/JPS5333611A/ja
Publication of JPS6148312B2 publication Critical patent/JPS6148312B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 映像信号を磁気テープなどに記録する場合は、
S/Nを向上させるために、プリエンフアシスを
行ない、そのプリエンフアシスされた映像信号を
FM変調してヘツドに供給するようにしており、
そして、再生時には再生映像信号を復調した後デ
イエンフアシスを行なつている。
この場合、記録時におけるプリエンフアンス
は、従来、映像信号(第1図)から高域成分(第
2図)を取り出し、この高域成分を映像信号にそ
のまま合成するようにしており、従つてプリエン
フアシスされた映像信号(第3図)においてはエ
ンフアシス量が映像信号のレベルの変化に比例す
るようになる。
そして、このプリエンフアシスされた映像信号
を、そのシンクチツプレベルESでの周波数及び
ホワイトレベルEWでの周波数がそれぞれ所定の
周波数になるようにFM変調する。
この場合、過変調を防止するために、プリエン
フアシスされた映像信号はホワイトレベルEW
り高い一定のレベルEWCのところでいわゆるホワ
イトクリツプするようにしている。
しかしながら、このようにホワイトクリツプす
るときは、クリツプされたところで映像信号の再
現性が悪くなるという不都合がある。
これを回避するには、ホワイトクリツプしなく
てもよいように、FM変調器として十分大きなデ
イビエーシヨンを有するものを用い、また電磁変
換系として非常に高い周波数まで能率の低下しな
いものを用いればよいが、即ち電気回路系及び電
磁変換系がともにダイナミツクレンジの十分大き
なものであればよいが、これは実現が困難であ
る。
本発明は、この点にかんがみ、従来とは全く異
なる態様でプリエンフアシスをかけるようにした
ものである。
本発明では、従来のように映像信号全体に一定
のプリエンフアシスを行なうことなく、映像信号
から高域成分を取り出し、この高域成分の大きさ
を映像信号の絶対値に応じて制御し、この制御さ
れた高域成分を映像信号に加えるようにする。即
ち、エンフアンス量を映像信号の絶対値に応じて
制御する。しかも、エンフアシス量は映像信号の
灰レベルのところで最大となり、ホワイトレベル
WがペデスタルレベルEP以下のところでは十分
小さくないしは零になるようにする。
以下、本発明の具体例を第4図以下を参照して
説明しよう。
第4図は記録系を示すもので、入力端1よりの
映像信号はクランプ回路2に供給され、クランプ
された映像信号SI(第6図)はアンプ3を通じ
て加算器4に供給される。
クランプされた映像信号SIはまたハイパスフ
イルタ5に供給されて高域成分SH(第7図)が
取り出され、この高域成分SHが利得制御アンプ
6に供給される。クランプされた映像信号SI
さらに利得制御電圧形成回路7に供給されて利得
制御電圧ECが得られる。この利得制御電圧EC
(第8図)は、映像信号SIの、ホワイトレベルE
WとペデスタルレベルEPのちようど中間のレベル
O以上の部分を、レベルEOのところで反対側に
折り返したような波形のものとされ、従つて映像
信号SIの中間レベルEOのとこので最大値を呈
し、映像信号SIのレベルEOからのレベル差が等
しいところでは等しい値を呈するものとされる。
そしてこの利得制御電圧ECがローパスフイルタ
8を通じて利得制御アンプ6に供給され、アンプ
6の利得が、利得制御電圧ECの、映像信号SI
中間レベルEOに相当する最大値のところで、最
大となり、映像信号SIのホワイトレベルEW及び
ペデスタルレベルEP以下に相当するところで、
零となるように、制御される。そしてこの利得制
御アンプ6より得られる高域成分SHC(第9図)
が加算器4に供給されて映像信号SIに加算され
てプリエンフアシスがかけられる。
このプリエンフアシスされた映像信号SO(第
10図)はFM変調器9に供給され、FM変調さ
れた映像信号が記録アンプ10を通じてヘツド1
1に供給されて、記録される。
第5図は再生系で、ヘツド41にて再生された
映像信号はプリアンプ42を通じて復調器43に
供給され、復調された映像信号がクランプ回路4
4に供給され、クランプされた映像信号がアンプ
45を通じて加算器46に供給される。
加算器46よりの映像信号はインバータ47を
通じてハイパスフイルタ48に供給されて上述の
高域成分SHと逆の高域成分が取り出され、これ
が利得制御アンプ49に供給される。加算器46
よりの映像信号はまたクランプ回路50にてクラ
ンプされて利得制御電圧形成回路51に供給され
て上述と同様の利得制御電圧ECが得られ、これ
がローパスフイルタ52を通じて利得制御アンプ
49に供給されてその利得が上述の利得制御アン
プ6のそれと同様に制御され、アンプ49より上
述の高域成分SHCと逆の高域成分が得られる。
そしてこの高域成分が加算器46に供給されて
復調された映像信号に加算されて出力端53にデ
イエンフアシスされた映像信号が取り出される。
なお、加算器46の代わりに減算器を用いれば
インバータ47はいらない。
第11図は第4図の記録系の具体的な回路の例
で、21はクランプ回路2を構成するトランジス
タ、22はクランプされた映像信号SIを受ける
トランジスタ、23はアンプ3を構成するトラン
ジスタ、24はハイパスフイルタ5を構成するコ
ンデンサ、25〜29は利得制御アンプ6を構成
するトランジスタ、30はアンプ3と利得制御ア
ンプ6に共通の負荷抵抗、31は抵抗30で加算
された信号即ちプリエンフアシスされた映像信号
Oを取り出すトランジスタ、32〜38は利得
制御電圧形成回路7を構成するトランジスタで、
トランジスタ33のベースには上述の中間のレベ
ルEOの電圧が供給され、クランプされた映像信
号SIがこの中間レベルEOより高いところではト
ランジスタ38のエミツタに信号SIが現われ、
中間レベルEOより低いところではトランジスタ
38のエミツタに信号SIの反転されたものが現
われ、上述の利得制御電圧ECが得られる。
第12図は第5図の再生系の具体的な回路の例
で、61は復調器43よりの映像信号の供給され
る端子、71はクランプ回路44を構成するトラ
ンジスタ、72はクランプされた映像信号を受け
るトランジスタ、73はアンプ45を構成するト
ランジスタ、62及び63はインバータ47を構
成するトランジスタ、74はハイパスフイルタ4
8を構成するコンデンサ、75〜79は利得制御
アンプ49を構成するトランジスタ、80はアン
プ45と利得制御アンプ49に共通の負荷抵抗、
81は抵抗80で加算された信号即ちデイエンフ
アシスされた映像信号を取り出すトランジスタ、
64はクランプ回路50を構成するトランジス
タ、82〜88は利得制御電圧形成回路51を構
成するトランジスタで、トランジスタ83のベー
スには上述の中間のレベルEOの電圧が供給され
る。
上述のように、本発明によれば、高域成分をそ
のまま加えるものではなく、高域成分の大きさを
映像信号の絶対値に応じて制御し、この制御され
た高域成分を加えるものであり、しかもこの制御
された高域成分は映像信号の灰レベルのところで
最大となり、ホワイトレベルEWやペデスタルレ
ベルEP以下のところでは十分小さくなるように
するものであるから、映像信号のレベルの変化が
大きく高域成分を十分に含むところではエンフア
シスは実質的に行なわれず、従来のように過変調
を防止するためにホワイトクリツプをする必要が
なくなる。従つてクリツプされたところで映像信
号の再現性が悪くなるようなことはない。
【図面の簡単な説明】
第1図〜第3図は映像信号をプリエンフアシス
する場合の従来の方法を説明するための波形図、
第4図は本発明による処理回路を含む記録系の一
例の系統図、第5図はこれに対応した再生系の一
例の系統図、第6図〜第10図は本発明による処
理回路における映像信号のプリエンフアシスの態
様を示す波形図、第11図及び第12図は第4図
及び第5図の回路の要部の具体例を示す接続図で
ある。 2はクランプ回路、5はハイパスフイルタ、6
は利得制御アンプ、7は利得制御電圧形成回路、
8はローパスフイルタ、9はFM変調器である。

Claims (1)

    【特許請求の範囲】
  1. 1 映像信号から高域成分を抜き出す回路と、該
    回路により抜き出された高域成分の振幅を調整す
    る回路と、該回路により振幅調整された高域成分
    をもとの映像信号に加算する加算回路と、該加算
    回路の出力信号が供給される周波数変調回路とを
    有してなる映像信号の処理回路において、上記映
    像信号のレベルを検出する回路を設け、該回路の
    出力に従つて上記の振幅を調整する回路を制御す
    ることにより上記映像信号の灰色レベルを中心と
    してホワイトレベル及びペデスタルレベルに向か
    うに従つて、上記高域成分のエンフアシス量を
    徐々に小さくすることを特徴とする映像信号の処
    理回路。
JP10854076A 1976-09-10 1976-09-10 Processing circuit for video signal Granted JPS5333611A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10854076A JPS5333611A (en) 1976-09-10 1976-09-10 Processing circuit for video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10854076A JPS5333611A (en) 1976-09-10 1976-09-10 Processing circuit for video signal

Publications (2)

Publication Number Publication Date
JPS5333611A JPS5333611A (en) 1978-03-29
JPS6148312B2 true JPS6148312B2 (ja) 1986-10-23

Family

ID=14487397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10854076A Granted JPS5333611A (en) 1976-09-10 1976-09-10 Processing circuit for video signal

Country Status (1)

Country Link
JP (1) JPS5333611A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022620U (ja) * 1988-06-17 1990-01-09

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717240A (en) * 1980-07-04 1982-01-28 Hitachi Ltd Dynamic deemphasis circuit
JPS5869322U (ja) * 1981-11-02 1983-05-11 株式会社東芝 増幅回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022620U (ja) * 1988-06-17 1990-01-09

Also Published As

Publication number Publication date
JPS5333611A (en) 1978-03-29

Similar Documents

Publication Publication Date Title
US4481547A (en) Video signal processing circuit
US3921077A (en) Noise reduction apparatus
JPS6148312B2 (ja)
JP2545775Y2 (ja) 再生特性切換回路
US5194998A (en) Signal processing apparatus including deemphasis processing
JPH0430863Y2 (ja)
JP2670918B2 (ja) エンファシス補正回路
JP2987897B2 (ja) 映像信号処理回路
JP2564987B2 (ja) 映像信号処理回路
JPS6016150Y2 (ja) カラ−映像信号記録再生装置
JPH0627023Y2 (ja) ノイズ低減回路
JPS5946046B2 (ja) 記録再生装置
JPH0325345Y2 (ja)
JPH02216667A (ja) 白ピーク反転現象補償回路
JPH01103032A (ja) 信号処理装置
JPH0352273B2 (ja)
JPH0659010B2 (ja) Fm信号復調器
JPH027228B2 (ja)
JPS6172485A (ja) 映像信号記録再生装置
JPH0523110B2 (ja)
JPH0684280A (ja) 雑音低減回路
JPS62115986A (ja) 映像信号処理回路
JPH0746468B2 (ja) 磁気記録装置
JPH0846996A (ja) 色信号再生回路
JPS6412026B2 (ja)