JPH027228B2 - - Google Patents

Info

Publication number
JPH027228B2
JPH027228B2 JP55090647A JP9064780A JPH027228B2 JP H027228 B2 JPH027228 B2 JP H027228B2 JP 55090647 A JP55090647 A JP 55090647A JP 9064780 A JP9064780 A JP 9064780A JP H027228 B2 JPH027228 B2 JP H027228B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
signal
emphasis
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55090647A
Other languages
English (en)
Other versions
JPS5717286A (en
Inventor
Koichi Hirose
Akira Shibata
Keiichi Komatsu
Hitoshi Kawamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9064780A priority Critical patent/JPS5717286A/ja
Publication of JPS5717286A publication Critical patent/JPS5717286A/ja
Publication of JPH027228B2 publication Critical patent/JPH027228B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)

Description

【発明の詳細な説明】 本発明は磁気記録再生装置のビデオ信号記録回
路に関し、特にそのエンフアシス回路に関するも
のである。
磁気記録再生装置として、以下家庭用VTRを
例にとり説明する。家庭用VTRでは、ビデオ信
号をエンフアシスしてS/N改善を図つている
が、このエンフアシスによつてFM変調過程で過
変調になるのを防止するために、エンフアシスし
た後にクリツプ回路を設け信号の振幅を制限して
いる。ところが、このクリツプによつて信号が失
なわれるため、波形歪発生の大きな要因となつて
いる。また記録密度を上げ、長時間記録化を図る
場合には上記エンフアシスにさらにダイナミツク
エンフアシスと呼ばれるエンフアシスをかけS/
Nを改善する方法が採用されているが、このよう
にエンフアシスをたくさんかけるとクリツプによ
つて失なわれる情報がさらに増大するため著しい
画質劣化を伴なうという問題があつた。
以下図面を使つて従来技術を説明する。第1図
は家庭用VTRの信号の流れをブロツク図で示し
たものである。(カラー信号は本発明とは直接関
係がないので省略した。)信号の流れに沿つて各
部の動作を説明する。ビデオ信号入力端子1に供
給されたビデオ信号は次のAGC回路2で入力レ
ベルばらつきが吸収され、次のLPF3でカラー
信号が除去され、クランプ用コンデンサ4を介し
てクランプ回路5に入力され、ビデオ信号のシン
クチツプ電位が固定される。この信号は次のダイ
ナミツクエンフアシス回路6、メインエンフアシ
ス回路7において高域成分が強調される。このた
めメインエンフアシス回路7を通つた信号は大き
なオーバーシユートをもつようになる。前述の過
変調を防止するため次のクリツプ回路8で白およ
び黒側のレベルを制限し、電流変換トランジスタ
9のベースに入力され、ビデオ信号がコレクタ電
流の変化に変換される。このコレクタ電流でFM
変調器12の発振周波数を制御しビデオ信号が
FM信号に変換される。
変換されたFM信号は、記録増幅器13で十分
大きなレベルまで増幅され、切替スイツチ14の
R側から磁気ヘツド15を介して磁気テープ16
に記録される。
一方再生時には、磁気テープ16に記録された
信号が磁気ヘツド15で再生され、切替スイツチ
14のP側を通つてプリアンプ17に供給され
る。プリアンプ17に入力された微弱な再生FM
信号は十分大きなレベルまで増幅され、次の再生
等化回路18で周波数特性が補正され、ドロツプ
アウト補償回路19でFM信号の欠落が補償さ
れ、ミリツタ20で振幅変動が除去された後、
FM復調器21、低域ろ波器22を通つてビデオ
信号に復元される。
このビデオ信号は、記録時と逆の特性をもつメ
インデイエンフアシス回路23、ダイナミツクデ
イエンフアシス回路24を通り、元のビデオ信号
に戻され、さらにノイズキヤンセル回路25にお
いてノイズが抑圧された後ビデオ信号出力端子2
6から取り出される。
ところで冒頭でも述べた様に、ダイナミツクエ
ンフアシス回路6とメインエンフアシス回路7は
S/N改善のための回路である。ダイナミツクエ
ンフアシス回路6がメインエンフアシス回路7と
異なる点は、入力レベルの大小によりエンフアシ
ス特性が変化する点であり、入力レベルが小さい
ほどたくさんエンフアシスをかけS/Nを改善し
ようとするものである。ダイナミツクエンフアシ
ス回路6の特性例を第2図に、メインエンフアシ
ス回路7の特性例を第3図に示すが、再生時のダ
イナミツクデイエンフアシス回路24およびメイ
ンデイエンフアシス回路23の特性をこれと逆特
性となるようにすれば元の信号が得られる。
第4図aに示したビデオ信号がダイナミツクエ
ンフアシス回路6およびメインエンフアシス回路
7を通ると、第2図、第3図で示されるような特
性を持つ回路のために高域成分が強調されるた
め、出力信号は大きなオーバーシユートをもつよ
うになる。この信号をそのままFM変調すると過
変調となり反転現象の原因となる。クリツプ回路
8はこの過変調を防ぐために設けられているもの
である。第4図bに示すようにエンフアシスされ
たビデオ信号の白側および黒側のひげのレベルを
ホワイトクリツプレベルVw、ダーククリツプレ
ベルVdでそれぞれ制限し、反転の発生を防止し
ている。ところがクリツプ回路8による振幅制限
されたビデオ信号はクリツプされた部品のエネル
ギーが欠除した事になり、再生ビデオ信号は第4
図cで示すように波形のエツジ部がなまり歪が発
生する。
記録時にたくさんエンフアシスをかけ、再生時
たくさんデイエンフアシスしてやればS/Nは改
善するが上記波形歪が問題となるためむやみに大
きくはできない。長時間記録時に行なうダイナミ
ツクエンフアシスという信号処理は、大振幅入力
時にはエンフアシスをあまりかけず、小信号振幅
入力時にたくさんエンフアシスをかけるという点
で、波形歪をあまり増大せずにS/Nが改善でき
るが、メインエンフアシスのみと比較するとやは
り波形歪は増加してしまう。
ビデオ信号は時々刻々その輝度レベルが変化
し、又その波形も変化する。従つて信号内容によ
つてはダーククリツプによつて失なわれるエネル
ギーとホワイトクリツプによつて失なわれるエネ
ルギーが極端に異なつた場合も生じる。この時、
特に波形歪が大きくなり再生画面上で目立ちやす
い。第5図はこの例を示したものでaに示す白パ
ルスが入力されたとする。この信号がエンフアシ
スされた後、bに示すようにホワイトクリツプが
たくさんかけられダーククリツプがほとんどかけ
られない場合の再生波形はcに示すように、白パ
ルスの後が大きく黒側におちこみ再生画面上では
黒く尾を引くものとなり、元の波形とは全く異な
つてしまう。反対にホワイトクリツプはほとんど
かけられずにダーククリツプがたくさんかけられ
た場合には白パルスの後が白側で尾を引く。
以上説明した波形歪を少なくするために提案さ
れた記録回路の構成を第6図に示す。この回路の
特徴はクリツプ回路出力を低域ろ波器を介して入
力にフイードバツクすることでエンフアシス回路
を構成していることである。第6図はモノリシツ
クICに集積されたクランプ回路5、電流変換ト
ランジスタ9、抵抗R1、FM変調器12と、周辺
回路のダーククリツプ回路8A、ホワイトクリツ
プ回路8B、反転増幅器28、低域ろ波器29、
バツフア回路30、電流変換トランジスタ9のエ
ミツタ抵抗11、結合コンデンサ31、および
FM変調器12の発振用コンデンサ32から成つ
ている。Q0の電流変換トランジスタ9とバツフ
ア回路30のトランジスタQ2は交流結合形エミ
ツタ接地・ベース接地増幅器を構成しており、
Q0の利得は高い。この電流変換トランジスタ9
のコレクタには負荷抵抗となるモノリシツクIC
内の抵抗R1が接続されており、該コレクタの出
力は外部端子dから取り出される。この端子の電
圧をQ1,Q2,R3から成る反転増幅器28で反転
し、R3,C1,R4から成る低域ろ波器29で高域
を抑圧しバツフア回路30のトランジスタQ2
ベースに入力している。この信号はQ2のエミツ
タから結合コンデンサ31を介してモノリシツク
ICの外部端子cに接続されている電流変換トラ
ンジスタ9のエミツタ端子10に入力され、負帰
還形の高域ろ波器が形成されている。R3,C1
R4からなる低域ろ波器29の周波数特性を第3
図と逆特性とすれば、電流変換トランジスタ9の
出力端子dは第3図で示す特性となりエンフアシ
ス回路が構成されることになる。電流変換トラン
ジスタ9のコレクタ電流でFM変調器12の発振
周波数を制御するのは第1図の例と同じである。
モノリシツクICの外部端子dにはエンフアシ
スされたビデオ信号が得らるが、この端子にはダ
ーククリツプ回路8Aとホワイトクリツプ回路8
Bが接続されており、この回路でそれぞれ黒側と
白側の振幅を制限している。
第6図に示した回路のクリツプ方法と第1図に
示した回路のクリツプ方法の異なる点は、第1図
の方法は単にオーバーシユートの高さを制限する
ためクリツプすればするほどエネルギーが減少す
るのに対し、第6図の方法は帰還ループの中にク
リツプ回路が入つているためクリツプされる部分
では帰還量が減少し、エンフアシス量が増大す
る。第7図はこの波形の差を示したもので、aは
第1図によるクリツプ、bは第6図によるクリツ
プである。クリツプレベル(ビデオレベルに対す
るオーバーシユートの制限量)は同じであるが、
第6図による方法はクリツプ部でエンフアシス量
が増加するため、クリツプされた分だけ横方向
(時間軸方向)のレベル増加となつて現われる。
従つて再生波形は第7図cの様になり、クリツプ
により振幅方向の波形歪が減少されるので、ホワ
イトクリツプレベルとダーククリツプレベルが極
端に異なつても、第5図cの如く白パルスのあと
大きく黒く飛び出すことがない。
しかし、この回路においても次のような問題が
ある。
電流変換トランジスタ9のコレクタ電流はエミ
ツタ抵抗11の抵抗値に反比例する。モノリシツ
クIC内の抵抗は絶対値精度が悪く大きな温度特
性をもつ。このためエミツタ抵抗11は周辺部品
とする必要がある。またモノリシツクIC内の抵
抗R1はクリツプのためコレクタ電流を電圧とし
て取り出すために必要である。したがつて第6図
に示した回路構成はモノリシツクIC内の抵抗と
周辺部品の抵抗が温度特性差を持つてしまうとい
う点で直流結合が困難であり、交流結合にせざる
を得ないという欠点をもつている。ビデオ信号の
内容によつてはクリツプレベルは異なる。このた
めビデオ信号の平均直流レベルが変化してしまい
FMアロケーシヨンが変動するという大きな問題
があつた。
本発明の目的は上記した従来技術の欠点をなく
し、クリツプによる波形歪が少なくかつFMアロ
ケーシヨン変動のないエンフアシス回路を提供す
ることにある。
本発明の特徴はモノリシツクIC内の素子と周
辺部品の温度特性差が影響しないようにフイード
バツクループを構成すると共に、周辺回路を付加
しても温度特性を持たないよう周辺回路を構成し
たことである。
本発明の一実施例を第8図に示す。従来例と異
なる点は電流変換トランジスタの前段にクリツプ
回路を設け、電流変換トランジスタのエミツタ端
子の信号を、温度特性をもたない回路を介してク
リツプ前の高利得アンプに直流的に帰還すると共
に高域を抑圧して帰還することでエンフアシス回
路を構成していることである。
まず信号の流れに沿つて全体の構成を示す。ビ
デオ信号がクランプ用コンデンサ4を介してモノ
リシツクIC27の端子aに供給され、クランプ
回路5で同期先端の直流電圧が固定される。この
信号は次のダイナミツクエンフアシス回路6にお
いてエンフアシスがかけられる。モノリシツク
IC27の端子iに接続されているC5,R14は第2
図に示した特性を決める素子である。ダイナミツ
クエンフアシス回路6の出力はトランジスタQ7
のベースに供給される。トランジスタQ7とQ8
差動増幅器を構成しており、この差動増幅器で増
幅された信号はトランジスタQ8のコレクタから
取り出され、バツフアトランジスタQ9を介して
クリツプ回路8に供給される。ここで白側と黒側
の振幅が制限され、次のレベルシフト回路34で
適当な直流電圧にされた後電流変換トランジスタ
9のベースに供給される。電流変換トランジスタ
9のコレクタ電流によりFM変調器12の発振周
波数を制御し、ここでビデオ信号がFM信号に変
換され端子eから出力される。端子f,g間に接
続されたコンデンサはFM変調器12の発振用コ
ンデンサ32である。
電流変換トランジスタ9のエミツタは端子cか
ら出力されエミツタ抵抗11がアース間に接続さ
れる。端子cから出力された信号はトランジスタ
Q6、抵抗R15からなるバツフア回路35、ツエナ
ーダイオードD2、コンデンサC6、抵抗R16からな
るレベルシフト回路36、抵抗R17を介して、モ
ノリシツクIC27の端子jに接続されている。
端子jは前述の差動増幅器を構成するトランジス
タQ8のベースと接続され負帰還ループが形成さ
れている。また、端子jにはコンデンサC7と抵
抗R18の直接回路がアース間に接続されており、
抵抗R17、コンデンサC7、抵抗R18で低域ろ波器
29を構成している。従つて帰還ループはエンフ
アシス回路となり、低域ろ波器29の特性をエン
フアシス特性の逆特性とすれば、電流変換トラン
ジスタ9のベース(エミツタ)の周波数特性は第
3図に示す特性となる。帰還ループの中にクリツ
プ回路8が入つているのは第6図の従来構成と同
じである。
エミツタ抵抗11は温度特性をほとんど持たな
い周辺部品を用いているため電流変換トランジス
タ9のエミツタ電圧、すなわち端子cの電圧が温
度特性をもたない様に設計すれば電流変換トラン
ジスタ9のコレクタ電流は温度特性を持たなくな
る。
モノリシツクIC内の抵抗やトランジスタのベ
ース・エミツタ電圧VBEの温度特性は周辺部品の
値とは異なり、温度変化の時定数も異なる。した
がつて従来のようにモノリシツクIC内と周辺部
品の温度特性の差が問題となるような構成は好ま
しくなく、帰還ループ総合を考えると周辺回路は
温度特性を持たない様にしなければならない。
本発明による回路は、従来のように電流変換ト
ランジスタ9のコレクタからエミツタに帰還をか
けるのではなく、電流変換トランジスタ9のエミ
ツタから、クリツプ回路8の前に設けられた高利
得な差動アンプに帰還する構成であるから従来の
問題が解決できる。
第8図において、端子cから端子jまでの周辺
回路が温度特性を持たないようにすれば端子cの
温度特性はトランジスタQ7のベースの温度特性
が表われる。したがつて電流変換トランジスタ9
のコレクタ電流が温度特性をもたないようにする
にはトランジスタQ7のベースが温度特性をもた
ないようにすればよい。これはモノリシツクIC
内の回路設計により比較的容易にできる。
ところで端子cにはバツフア用のトランジスタ
Q6が接続されているが、これは次に接続される
低域ろ波器29が電流変換トランジスタ9のエミ
ツタ側の負荷になるのを防ぐために必要である。
トランジスタQ6のエミツタにツエナーダイオー
ドD2のアノードが、そしてカソードと電源との
間に抵抗R16が接続されカソードから抵抗R17
介してトランジスタQ8のベースに接続されてい
る。抵抗R16、ツエナーダイオードD2、コンデン
サC6はレベルシフト回路36を構成しており、
抵抗16でツエナーダイオードD2の電流を決め
ている。ツエナーダイオードD2を用いるのはト
ランジスタQ6のVBEの温度補償と直流レベルシフ
トのためである。トランジスタのVBEの温度係数
は約−2mV/℃であり、ツエナダイオードD2
としてツエナー電圧VZが約−3Vのものを使用す
ると丁度トランジスタVBEの温度特性を補償でき
る。またトランジスタQ6のベースの電圧に対し
て(VBE−VZ)だけ直流レベルをシフトアツプで
きるので差動増幅器を構成するトランジスタQ7
Q8の直流バイアスの点からも都合が良い。ツエ
ナーダイオードD2と並列にコンデンサC6が接続
されているが、これはツエナーダイオードD2
動作抵抗の影響をなくすためである。抵抗R17
対してこの動作抵抗が十分小さければなくてもさ
しつかえない。
第9図に本発明の第2の実施例を示す。この回
路が第8図と異なる点は、バツフア回路35とレ
ベルシフト回路36をモノリシツクIC内のトラ
ンジスタでおきかえ、電流変換トランジスタ9の
エミツタ端子10から帰還するのでなく電流変換
トランジスタ9とお互いにベースが接続された別
のトランジスタQ10のエミツタから帰還をかけて
いる事である。モノリシツクIC内のトランジス
タQ10と電流変換トランジスタ9を同一形状とし
かつ同一条件で動作させればVBEの値およびVBE
の温度係数はよく整合する。したがつてトランジ
スタQ10のエミツタ電圧およびその温度係は電流
変換トランジスタ9のエミツタのそれらと一致す
る。このためトランジスタQ10のエミツタから抵
抗R17を介してトランジスタQ8のベースに帰還す
ることができツエナーダイオードをなくすことが
できる。トランジスタQ10と電流変換トランジス
タ9の動作条件が多少異なつてもVBEの絶対値や
温度係数の差は小さい。この差が問題なければ抵
抗R15はモノリシツクIC内に取り込んでも良い。
第9図の例は電流変換トランジスタ9のエミツ
タ端子とよく整合したバツフアトランジスタQ10
のエミツタから帰還をかけたが、モノリシツク
IC内だけで温度特性が決まり端子cが温度特性
を持たないようにするための一例を示しただけで
特にこうする必要はなく、電流変換トランジスタ
9のエミツタ端子と帰還のためのバツフア回路の
出力端の温度特性の差がある場合はその分を補償
するようトランジスタQ7のベースに温度特性を
もたせばよい。またバツフアトランジスタQ10
出力を電流変換トランジスタ9のベースに接続し
ても良い。
モノリシツクIC内のFM変調器12が温度特性
をもつ場合はそれを補償するような温度特性をト
ランジスタQ7のベースにもたせても良く、第9
図の場合には帰還回路の中にもたせても良い。
レベルシフト回路34とクリツプ回路8は入れ
かわつてもよく、また抵抗R19およびバツフアト
ランジスタQ9は差動増幅器の出力を取り出す一
手段であつてこれに限るものでない。
また必要に応じて帰還ループ内に発振防止用の
回路を挿入しても良い。
以上述べたように、本発明による回路は従来問
題であつた温度特性を改善できるため直結化が可
能となる。このためクリツプによる波形歪を大幅
に軽減し、しかもクリツプレベルの変動による
FMアロケーシヨンの変動をなくすことができる
という大きな特長をもつている。
【図面の簡単な説明】
第1図は家庭用VTRの従来のビデオ信号処理
回路のブロツク図、第2図はダイナミツクエンフ
アシス回路の一例の特性図、第3図はメインエン
フアシス回路の一例の特性図、第4図a〜cおよ
び第5図a〜cは第1図の構成によるクリツプ方
式の問題点の説明のための信号波形図、第6図は
クリツプによる波形歪を改良した回路構成の一例
を示す回路図、第7図a〜cは第6図の動作説明
のための信号波形図、第8図は本発明によるビデ
オ信号回路の一実施例を示す回路図、第9図は本
発明の他の一実施例を示す回路図である。 5:クランプ回路、6:ダイナミツクエンフア
シス回路、7:メインエンフアシス回路、8:ク
リツプ回路、9:電流変換トランジスタ、12:
FM変調器、27:モノリシツクIC、29:低域
ろ波器、35:バツフア回路、36:レベルシフ
ト回路。

Claims (1)

    【特許請求の範囲】
  1. 1 同期尖端をクランプされたビデオ信号が入力
    される第1入力端子と負帰還信号が入力される第
    2入力端子とを備えた差動増幅器と、差動増幅器
    から出力されたビデオ信号をクリツプするクリツ
    プ回路と、クリツプ回路の出力信号が入力される
    FM変調器と、クリツプ回路の出力信号の直流成
    分を含む低周波成分を上記負帰還信号として差動
    増幅器の第2入力端子に供給する低域ろ波器とか
    らなり、少なくとも差動増幅器とクリツプ回路と
    がモノリシツクIC内に集積化され、低域ろ波器
    が温度特性をもたないように構成されることを特
    徴とするビデオ信号記録回路。
JP9064780A 1980-07-04 1980-07-04 Video signal recording circuit Granted JPS5717286A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9064780A JPS5717286A (en) 1980-07-04 1980-07-04 Video signal recording circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9064780A JPS5717286A (en) 1980-07-04 1980-07-04 Video signal recording circuit

Publications (2)

Publication Number Publication Date
JPS5717286A JPS5717286A (en) 1982-01-28
JPH027228B2 true JPH027228B2 (ja) 1990-02-16

Family

ID=14004295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9064780A Granted JPS5717286A (en) 1980-07-04 1980-07-04 Video signal recording circuit

Country Status (1)

Country Link
JP (1) JPS5717286A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH059832A (ja) * 1991-07-02 1993-01-19 Sanko Eng:Kk 高速整経機

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH059832A (ja) * 1991-07-02 1993-01-19 Sanko Eng:Kk 高速整経機

Also Published As

Publication number Publication date
JPS5717286A (en) 1982-01-28

Similar Documents

Publication Publication Date Title
US4198650A (en) Capacitive-type nonlinear emphasis circuit
US4481547A (en) Video signal processing circuit
US4860105A (en) Noise Reducing circuit of a video signal
KR960003160B1 (ko) 자동 화질 제어기능을 갖는 비디오 신호처리장치 및 신호처리 회로
JPH027228B2 (ja)
US5194998A (en) Signal processing apparatus including deemphasis processing
JPH0430863Y2 (ja)
JP2545775Y2 (ja) 再生特性切換回路
US5097336A (en) Signal processing apparatus
JPH0432857Y2 (ja)
JPS6339104A (ja) 映像信号記録装置
JPS6148312B2 (ja)
JPS6224783A (ja) ビデオレコ−ダにおける再生画像鮮明度を改善する回路装置
JPS5935873Y2 (ja) 映像信号の波形整形回路
JP2831996B2 (ja) 信号記録装置
JPH0754566B2 (ja) ビデオヘッド増幅器を備えたビデオプレーヤー
JPS6292596A (ja) 映像信号処理回路
JPH0419627B2 (ja)
JPS5946046B2 (ja) 記録再生装置
JPH0352273B2 (ja)
JPS6042523B2 (ja) 輝度信号の磁気記録装置
JPH0346881B2 (ja)
JPH0659010B2 (ja) Fm信号復調器
JPS63276388A (ja) 映像信号記録再生装置
JPH0589592A (ja) レベル制御回路