JP2570256B2 - デイジタルクリツプ補正回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタルクリップ補正回路に係り、特に
アナログ−ディジタル変換されたディジタルビデオ信号
（一般には輝度信号）所定のクリップレベル範囲内に振
幅制限するディジタルクリップ補正回路に関する。

従来の技術 VTRの輝度信号処理では、輝度信号を周波数変調（F
M）して得た被周波数変調（FM）輝度信号を磁気テープ
に記録し、再生を行なうので、FM波特有の三角雑音が発
生する。この三角雑音を効果的に軽減する手段として、
一般にプリエンファシス回路（本明細書ではエンファシ
ス回路というものとする）及びディエンファシス回路を
用いて、記録時は輝度信号に所定のプリエンファシス特
性を付与して輝度信号の帯域中の高周波数帯域を強調し
て記録を行ない、再生時は再生輝度信号に上記プリエン
ファシス特性とは相補的なディエンファシス特性を付与
して、その高域を減衰させている。

この場合、プリエンファシス（又はディエンファシ
ス）によるエンファシス量は大なる程輝度信号のS/N比
を良くすることができるが、エンファシス量が過剰にな
ると、輝度信号の白への立上り部分や黒への立下がり部
分に鋭いオーバーシュートやアンダーシュートを生じ、
このままの状態でFM変調を行なうと過変調状態となり、
所謂反転現象などを起こす。

そこで、実際のVTRでは前記エンファシス回路とFM変
調器との間にクリップ回路を設置し、かつ、上記エンフ
ァシス量はできるだけ大きくしておき、第６図に示す如
きFM変調度が過大となる輝度信号がクリップ回路に入力
されると、その振幅を所定のクリップレベル範囲内に振
幅制限して、第７図に示す如き信号を発生し、この信号
をFM変調器に供給していた。

しかし、上記第７図に示す如きクリップされた輝度信
号をFM変調、記録、再生、及びFM復調を行なった後ディ
エンファシスを行なうと、第８図に示す如き波形とな
り、前記エンファシス回路に供給される第９図に示す如
き記録を行なう前の元の輝度信号の波形とは異なってし
まい、輝度信号の再現性が悪くなってしまうという欠点
があった。

上記欠点を解決する方法として、従来よりディエンフ
ァシス回路の時定数をエンファシス回路の時定数とは異
なる値とする方法が知られている。しかし、この方法で
は前記クリップレベル範囲を超える輝度信号（すなわ
ち、クリップ回路にてクリップされた輝度信号）の再現
性は若干良くすることができるが、クリップレベル範囲
を超えない輝度信号（すなわち、クリップ回路にてクリ
ップされなかった輝度信号）の再現性は逆に悪くなり、
S/N比の改善度も低下していた。

ところで、このクリップによる輝度信号の再現性の悪
化は、クリップ量に応じてエンファシスの時定数を変化
させると、第10図に波線で示す如き波形から実線で示す
如き波形に変化させることができ、これにより、上記再
現性の悪化を防止できることが知られている。そこで、
従来より第11図に示す如きクリップ補正回路が知られて
いる。このクリップ補正回路は、松下電子工業株式会社
製作の型式AN6306になるIC回路であって、クランプ回路
1,トランジスタT₁〜T₄等よりなる差動増幅器2,ディエン
ファシス回路３及びトランジスタT₅,T₆等よりなるホワ
イト・ダーク・クリップ回路４等より構成されている。
上記ディエンファシス回路３及びホワイト・ダーク・ク
リップ回路４は差動増幅器２のフィードバック・ループ
に接続されており、これによりホワイト・ダーク・クリ
ップ回路４が動作したときに、等価的にエンファシスの
時定数が変化する。

ここで、入力端子５に入来する輝度信号V₁はクランプ
回路１を介して差動増幅器２の非反転入力端子に供給さ
れる。この結果、出力端子６にはプリエンファシスされ
た輝度信号V₂が出力される。この場合、クリップ回路４
が動作すると、そのクリップされる期間分エンファシス
の時定数が増大して、この結果、より深くプリエンファ
シスをかけられた輝度信号が差動増幅器２より出力端子
６へ出力される。このようにして、輝度信号を前記第10
図に破線で示す如き波形から実線で示す如き波形に変化
させることができ、よって輝度信号の波形の再現性が改
善される。

発明が解決しようとする問題点 しかるに上記従来のクリップ補正回路では回路素子の
バラツキ及び周囲温度の変化等により、エンファシスの
時定数が安定せず、輝度信号の波形の再現性が最良とな
るエンファシスの時定数を得ることは非常に困難である
という問題点があった。

そこで、本発明は、アナログ−ディジタル変換及びプ
リエンファシスされたディジタルビデオ信号のアナログ
換算レベルに応じてエンファシスの時定数を変化させ
て、クリップすることにより、上記問題点を解決したデ
ィジタルクリップ補正回路を提供することを目的とす
る。

問題点を解決するための手段 本発明になるディジタルクリップ補正回路は、アナロ
グ−ディジタル変換されたディジタルビデオ信号に所定
のプリエンファシス特性を付与する第１のディジタルエ
ンファシス回路と、ディジタルビデオ信号に所定のプリ
エンファシス特性より大なるプリエンファシス特性を付
与する第２のディジタルエンファシス回路と、第１及び
第２のディジタルエンファシス回路より夫々第１及び第
２のディジタルビデオ信号が供給され、第１のディジタ
ルビデオ信号のアナログ換算レベルが予め設定されたホ
ワイト・クリップレベル及びホワイト・クリップレベル
よりも小なるダーク・クリップレベルの範囲内にあると
き、第１のディジタルビデオ信号を選択出力し、第１の
ディジタルビデオ信号のアナログ換算レベルが上記ホワ
イト・クリップレベル及びダーク・クリップレベルの範
囲外にあるとき、第２のディジタルビデオ信号を選択出
力する第１の選択出力手段と、第１の選択出力手段より
第１のディジタルビデオ信号が供給される期間は、第１
のディジタルビデオ信号をそのまま出力し、第１の選択
出力手段より第２のディジタルビデオ信号が供給され、
かつ、第２のディジタルビデオ信号のアナログ換算レベ
ルがホワイト・クリップレベルを超える期間は、ホワイ
ト・クリップレベルの信号を発生出力し、第１の選択出
力手段より第２のディジタルビデオ信号が供給され、か
つ、第２のディジタルビデオ信号のアナログ換算レベル
がダーク・クリップレベルを超える期間は、ダーク・ク
リップレベルの信号を発生出力する第２の選択出力手段
とより構成される。

作用 上記第１のディジタルエンファシス回路より出力され
る第１のディジタルビデオ信号のアナログ換算レベルが
上記ホワイト・クリップレベル及びダーク・クリップレ
ベルの範囲内にある第１の期間は、上記第１及び第２の
選択出力手段を介して上記第１のディジタルビデオ信号
が選択出力される。一方、第１のディジタルビデオ信号
のアナログ換算レベルがホワイト・クリップレベル及び
ダーク・クリップレベルの範囲外にある第２の期間にお
いて、上記第２のディジタルエンファシス回路より出力
される第２のディジタルビデオ信号がホワイト・クリッ
プレベルを超えるときは、第２の選択出力手段よりホワ
イト・クリップレベルの信号が発生出力され、第２のデ
ジタルビデオ信号のアナログ換算レベルがダーク・クリ
ップレベルを越えるときは、第２の選択出力手段よりダ
ーク・クリップレベルの信号が発生出力される。

実施例 第１図は本発明になるディジタルクリップ補正回路の
第１実施例のブロック系統図を示す。同図中、入力端子
７に入来するアナログ−ディジタル変換されたディジタ
ル輝度信号はディジタルエンファシス回路８及び９に夫
々供給される。ディジタルエンファシス回路８は第２図
に示す如き従来と同じプリエンファシス特性Ｉを有して
おり、一方、ディジタルエンファシス回路９はプリエン
ファシス特性Ｉよりも大なる任意のプリエンファシス特
性IIを有している。上記ディジタルエンファシス回路８
及び９により夫々異なるプリエンファシス特性Ｉ及びII
を付与されたディジタル輝度信号（以下、夫々を第１及
び第２の輝度信号というものとする）は、スイッチ回路
10の端子10a及び10bに夫々供給される。

スイッチ回路10は第１の輝度信号のアナログ換算レベ
ルがクリップレベル範囲内にある通常の状態では、後述
する如く、端子10a側に接続されており、これにより、
第１の輝度信号がスイッチ回路10を介してホワイト・ク
リップ回路11,ダーク・クリップ回路12及びスイッチ回
路13の端子13aに夫々供給される。

ホワイト・クリップ回路11は、入来する第１の輝度信
号のアナログ換算レベルが所定のホワイト・クリップレ
ベル（前記クリップレベル範囲の上限値を越えないとき
はそのまま、また越えるときはクリップしてスイッチ回
路13の端子13bに供給すると共に、第１の輝度信号のア
ナログ換算レベルがホワイト・クリップレベル以下のと
きはローレベルとなり、上記アナログ換算レベルがホワ
イト・クリップレベルを超えると、ハイレベルとなる第
１の制御信号を発生して、スイッチ回路13及びOR回路14
の一方の入力端に夫々供給する。

一方、ダーク・クリップ回路12は入来する第１の輝度
信号のアナログ換算レベルが所定のダーク・クリップレ
ベル（前記クリップレベル範囲の下限値）を越えるとき
のみクリップしてスイッチ回路13の端子13cに供給する
と共に、第１の輝度信号のアナログ換算レベルがダーク
・クリップレベル以上の大レベルのときはローレベルと
なり、上記アナログ換算レベルがダーク・クリップレベ
ルを超えるような小レベルになると、ハイレベルとなる
第２の制御信号を発生して、スイッチ回路13及びOR回路
14の他方の入力端に夫々供給する。

ここで、上記第１及び第２の輝度信号を夫々ａ及びｂ
と表わし、かつ、OR回路14よりスイッチ回路10に供給さ
れる信号をｃと表わすと、スイッチ回路10のスイッチ切
換動作は表１に示す如くになる。

ここで、前記第１及び第２の制御信号がいずれもロー
レベルで、信号ｃがローレベル（Ｌ）のとき、すなわ
ち、第１の輝度信号ａのアナログ換算レベルが前記クリ
ップレベル範囲内にあるとき、スイッチ回路10は前記の
如く端子10a側に接続され、これにより、第１の輝度信
号ａがスイッチ回路10より出力される。

一方、前記第１及び第２の制御信号のうち少なくとも
いずれか一方がハイレベルで、信号ｃがハイレベル
（Ｈ）のとき、すなわち、第１の輝度信号ａのアナログ
換算レベルが前記クリップレベルの範囲を超えるとき、
スイッチ回路10は端子10b側に接続され、これにより第
２の輝度信号ｂがスイッチ回路10より出力される。

次に、スイッチ回路13の動作を説明するに、ここで、
前記第１及び第２の制御信号を夫々ｄ及びｅと表わし、
かつ、ホワイト・クリップ回路11、ダーク・クリップ回
路12及びスイッチ回路10より夫々出力される信号をf,g
及びｈと表わすと、スイッチ回路13のスイッチ切換動作
は表２に示す如くになる。

ここで、前記の如く、第１及び第２の制御信号d,eが
共にローレベル（Ｌ）のときは、スイッチ回路13は端子
13a側に接続され、これにより前記第１の輝度信号（信
号ｈ）がスイッチ回路10及び13を介してクリップされる
ことなくプリエンファシス特性Ｉを付与されて出力端子
15へ出力される。

一方、第１の制御信号ｄがハイレベル（Ｈ）で、か
つ、第２の制御信号ｅがローレベル（Ｌ）のとき、すな
わち、第２の輝度信号のアナログ換算レベル（この場
合、スイッチ回路10は端子10b側に接続されているた
め、第２の輝度信号がホワイト・クリップ回路11、ダー
ク・クリップ回路12及びスイッチ回路13の端子13aに夫
々供給されている）が前記ホワイト・クリップレベルを
超えるときは、スイッチ回路13は端子13b側に接続され
て、これによりホワイト・クリップ回路11のホワイト・
クリップレベルで、プリエンファシス特性IIを付された
出力信号ｆがスイッチ回路13を介して出力端子15へ出力
される。

他方、第１の制御信号ｄがローレベル（Ｌ）で、か
つ、第２の制御信号ｅがハイレベル（Ｈ）のとき、すな
わち、第２の輝度信号のアナログ換算レベルが前記ダー
ク・クリップレベルを超えるときは、スイッチ回路13は
端子13c側に接続されて、これにより、ダーク・クリッ
プ回路の12のダーク・クリップレベルで、プリエンファ
シス特性IIを付与された出力信号ｇがスイッチ回路13を
介して出力端子15へ出力される。

ところで、プリエンファシスされた輝度信号のアナロ
グ換算レベルがある時刻において、ホワイト・クリップ
レベルを超え、かつ、ダーク・クリップレベルも超える
こと、すなわち、第１及び第２の制御信号ｄ及びｅが共
にハイレベル（Ｈ）となることは実際には起こりえない
が、ディジタルエンファシス回路8,9等の時間遅れ及び
ホワイト・クリップ回路11及びダーク・クリップ回路12
等の誤動作を考慮すると、スイッチ回路13に共にハイレ
ベルの第１及び第２の制御信号が供給される可能性もあ
るため、この場合において、スイッチ回路13は例えば、
端子13a側に接続されるよう構成されている。これによ
り、第１及び第２の制御信号ｄ及びｅが共にハイレベル
のときは、前記第２の輝度信号がスイッチ回路10及び13
を介して出力端子15へ出力される。

このようにして、ホワイト・クリップ回路11又はダー
ク・クリップ回路12が動作したときは、スイッチ回路10
の出力は前記第１の輝度信号から第２の輝度信号に切換
えられるため、この結果、出力端子15へ出力されるディ
ジタル輝度信号のアナログ換算波形は第３図に波線で示
す如き通常のプリエンファシス及びクリップによる波形
から実線で示す如き波形に変換される。従って、クリッ
プ期間が通常のものより延長され、この第３図に実線で
示す波形を有する輝度信号をディエンファンスすると、
第４図に示す如き波形となり、この結果前記第８図に示
す波形に比べて輝度信号の波形の再現性が改善される。

次に本発明になるディジタルクリップ補正回路の第２
実施例について第５図に示すブロック系統図と共に説明
する。同図中、第１図と同一構成部分には同一の符号を
付し、その説明を省略する。この第２実施例は前記ホワ
イト・クリップ回路11及びダーク・クリップ回路12の代
わりに比較器16及び17を夫々設けた点に特徴を有する。

上記比較器16は端子18より供給されるホワイト・クリ
ップレベルの信号Ｗとスイッチ回路10のディジタル出力
信号Ｓ（前記第１又は第２の輝度信号）のアナログ換算
レベルとを比較して、その結果に応じて表３に示す如き
第３の制御信号を発生して、スイッチ回路13及びOR回路
19の一方の入力端に夫々供給する。

すなわち、第３の制御信号はスイッチ回路10のディジ
タル出力信号Ｓのアナログ換算レベルがホワイト・クリ
ップレベルより小なるときローレベル（Ｌ）となり、一
方、上記アナログ換算レベルがホワイト・クリップレベ
ルを超えるときハイレベル（Ｈ）となる。また上記、信
号Ｓのアナログ換算レベルとホワイト・クリップレベル
とが等しいとき、第３の制御信号はハイレベル（又はロ
ーレベルでもよい）となる。

一方、比較器17は端子20より供給されるダーク・クリ
ップレベルの信号Ｄと上記スイッチ回路10のディジタル
出力信号Ｓのアナログ換算レベルとを比較して、その結
果に応じて表４に示す如き第４の制御信号を発生して、
スイッチ回路13及びOR回路19の他方の入力端に夫々供給
する。

すなわち、第４の制御信号は、スイッチ回路10のディ
ジタル出力信号Ｓのアナログ換算レベルがダーク・クリ
ップレベルＤを越えないような大レベルのときローレベ
ル（Ｌ）となり、一方、上記アナログ換算レベルがダー
ク・クリップレベルを越えるような小レベルとなると、
ハイレベル（Ｈ）となる。また、上記信号Ｓのアナログ
換算レベルとダーク・クリップレベルとが等しいとき、
第４の制御信号はハイレベル（又はローレベルでもよ
い）となる。

一方、スイッチ回路10は上記第３及び第４の制御信号
に基づく前記OR回路19の出力信号により制御され、前記
と同様に第１の輝度信号のアナログ換算レベルがクリッ
プレベルの範囲内にあるときは、第１の輝度信号がスイ
ッチ回路10より出力され、一方、第１の輝度信号のアナ
ログ換算レベルがクリップレベルの範囲を超えるときは
第２の輝度信号がスイッチ回路10より出力される。

他方、スイッチ回路13の端子13aにはスイッチ回路10
のディジタル出力信号が供給され、また端子13bには端
子18より前記ホワイト・クリップレベルの信号が供給さ
れ、さらに端子13cには端子20より前記ダーク・クリッ
プレベルの信号が供給されている。ここで、前記第１の
輝度信号のアナログ換算レベルが前記クリップレベル範
囲にあるとき（すなわち、第３及び第４の制御信号が共
にローレベルのとき）、スイッチ回路13は端子13a側に
接続されて、第１の輝度信号がスイッチ回路10及び13を
介して出力端子21へ出力される。

一方、第２の輝度信号のアナログ換算レベルが前記ホ
ワイト・クリップレベルを超えるとき（すなわち、第３
の制御信号がハイレベルで、かつ、第４の制御信号がロ
ーレベルのとき）、スイッチ回路13は端子13b側に接続
されて、これにより、前記端子18よりのホワイト・クリ
ップレベルの信号がスイッチ回路13を介して出力端子21
へ出力される。

他方、第２の輝度信号のアナログ換算レベルが前記ダ
ーク・クリップレベルを超えると大振幅のとき（すなわ
ち、第３の制御信号がローレベルで、かつ、第４の制御
信号がハイレベルのとき）、スイッチ回路13は端子13c
側に接続されて、これにより、前記端子20よりのダーク
・クリップレベルの信号がスイッチ回路13を介して出力
端子21へ出力される。

また、前記と同様に、第３及び第４の制御信号が共に
ハイレベルになると、スイッチ回路13は端子13a側に接
続される。

発明の効果 上述の如く、本発明によれば、アナログ−ディジタル
変換及びプリエンファシスされたディジタルビデオ信号
のアナログ換算レベルに応じてエンファシスの時定数を
変化させるよう構成したので、次のような数々の特長を
有する。

ディジタル処理なので回路素子のバラツキ、温度変
化による特性の変化といった不具合をなくすことがで
き、よって良好な波形の再現性を得られる。

従来の回路では輝度信号のレベルが所定のクリップ
レベル範囲内にある通常の動作領域においても出力輝度
信号波形は少なからずクリップ回路の影響を受けるが、
本発明回路によりクリップ回路が動作しない領域でも制
度良く所定のエンファシスカーブを実現できる。

本発明回路は、アナログ回路を含んでいないので容
易にIC（集積回路）化でき、また輝度信号をディジタル
信号として出力しているので、他のディジタル処理技術
（例えば、ディジタルFMモジュレータ等）との整合性が
良く、高度な信号処理を期待できる。

以上により、輝度信号の波形再現性の良好なディジ
タルクリップ補正回路を実現できる。

【図面の簡単な説明】

第１図及び第５図は夫々本発明になるディジタルクリッ
プ補正回路の第１及び第２実施例を示すブロック系統
図，第２図は第１図及び第５図図示ブロック系統中，デ
ィジタルエンファシス回路の周波数スペクトラム図，第
３図及び第４図は夫々第１図及び第５図図示ブロック系
統の動作説明用輝度信号波形図、第６図〜第10図は夫々
従来のクリップ補正回路の動作説明用輝度信号波形図，
第11図は従来のクリップ補正回路の一例を示す回路系統
図である。 ７……ディジタル輝度信号入力端子、8,9……ディジタ
ルエンファシス回路、10,13……スイッチ回路、11……
ホワイト・クリップ回路、12……ダーク・クリップ回
路、14,19……OR回路、15,21……ディジタル輝度信号出
力端子、16,17……比較器、18……ホワイト・クリップ
レベル信号入力端子、20……ダーク・クリップレベル信
号入力端子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】アナログ−ディジタル変換されたディジタ
   ルビデオ信号に所定のプリエンファシス特性を付与する
   第１のディジタルエンファシス回路と、該ディジタルビ
   デオ信号に該所定のプリエンファシス特性より大なるプ
   リエンファシス特性を付与する第２のディジタルエンフ
   ァシス回路と、該第１及び第２のディジタルエンファシ
   ス回路より夫々第１及び第２のディジタルビデオ信号が
   供給され、該第１のディジタルビデオ信号のアナログ換
   算レベルが予め設定されたホワイト・クリップレベル及
   び該ホワイト・クリップレベルよりも小なるダーク・ク
   リップレベルの範囲内にあるとき、該第１のディジタル
   ビデオ信号を選択出力し、該第１のディジタルビデオ信
   号のアナログ換算レベルが上記ホワイト・クリップレベ
   ル及びダーク・クリップレベルの範囲外にあるとき、該
   第２のディジタルビデオ信号を選択出力する第１の選択
   出力手段と、該第１の選択出力手段より該第１のディジ
   タルビデオ信号が供給される期間は、該第１のディジタ
   ルビデオ信号をそのまま出力し、該第１の選択出力手段
   より該第２のディジタルビデオ信号が供給され、かつ、
   該第２のディジタルビデオ信号のアナログ換算レベルが
   該ホワイト・クリップレベルを超える期間は、該ホワイ
   ト・クリップレベルの信号を発生出力し、該第１の選択
   出力手段より該第２のディジタルビテオ信号が供給さ
   れ、かつ、該第２のディジタルビデオ信号のアナログ換
   算レベルが該ダーク・クリップレベルを超える期間は、
   該ダーク・クリップレベルの信号を発生出力する第２の
   選択出力手段とより構成したことを特徴とするディジタ
   ルクリップ補正回路。