KR910002603B1 - 디지탈 비선형 엠퍼시스/디엠퍼시스장치 - Google Patents

디지탈 비선형 엠퍼시스/디엠퍼시스장치 Download PDF

Info

Publication number
KR910002603B1
KR910002603B1 KR1019870012816A KR870012816A KR910002603B1 KR 910002603 B1 KR910002603 B1 KR 910002603B1 KR 1019870012816 A KR1019870012816 A KR 1019870012816A KR 870012816 A KR870012816 A KR 870012816A KR 910002603 B1 KR910002603 B1 KR 910002603B1
Authority
KR
South Korea
Prior art keywords
signal
emphasis
nonlinear
input signal
input
Prior art date
Application number
KR1019870012816A
Other languages
English (en)
Other versions
KR880006839A (ko
Inventor
하루오 오오다
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61272497A external-priority patent/JPH0773356B2/ja
Priority claimed from JP61272498A external-priority patent/JPH0773357B2/ja
Priority claimed from JP62135131A external-priority patent/JP2568554B2/ja
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR880006839A publication Critical patent/KR880006839A/ko
Application granted granted Critical
Publication of KR910002603B1 publication Critical patent/KR910002603B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)

Abstract

내용 없음.

Description

디지탈 비선형 엠퍼시스/디엠퍼시스장치
제1도는 본 발명의 제1의 바람직한 실시예로서 디지탈 비선형 프리엠퍼시스장치를 도시하는 단순 블럭도.
제2도는 입력단자(1)에서 본 제1도에 도시된 가산회로(4)의 입력신호의 주파수 특성을 도시하는 챠트.
제3도는 제1의 바람직한 실시예의 주파수 특성을 도시하는 챠트.
제4도는 본 발명의 제2의 바람직한 실시예로서 디지탈 비선형 디엠퍼시스장치를 도시한 단순 블록도.
제5도는 본 발명의 제3의 바람직한 실시예로서 비선형 프리엠퍼시스 장치를 도시하는 단순 블록도.
제6도는 본 발명의 제4의 바람직한 실시예로서 디지탈 비선형 디엠퍼시스장치를 도시하는 단순 블록도.
제7도는 본 발명의 제5의 바람직한 실시예로서 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치를 도시하는 단순 블록도.
제8도는 본 발명의 제6의 바람직한 실시예로서 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치를 도시하는 단순 블록도.
* 도면의 주요부분에 대한 부호의 설명
3, 21 : 감산회로 4, 12, 22 : 가산회로
2, 5, 20 : 지연회로 7, 9, 8, 10 : 비선형 입출력회로
11, 6 : 절환기 100, 200 : 고역필터
본 발명은 비데오 테이프 레코더등의 영상신호처리 시스템에 있어서 영상신호의 잡음 성분을 제거하는데 쓰이는 디지탈신호 비선형 프리엠퍼시스/디엠퍼시스장치에 관한 것이다.
최근, 자기테이프에 애널로그 영상신호를 기록하기 위해 설계된 종래의 소비자 기준 비데오 테이프 레코더에서 영상신호를 기록 또는 재생시키는 동안 영상신호를 디지탈식으로 처리하기 위하여 여러가지 제품이 제안되었다.
보다 특별히, 기록모우드에 있어서, 입력 애널로그영상신호는 디지탈 신호로 변환되어 기록에 필요한 다양한 디지탈 신호처리에 맡겨지며, 자기테이프에 궁극적으로 기록되기 전에 애널로그 신호로 귀한된다. 역으로, 재생모우드에서는, 자기테이프에서 재생된 에널로그 영상신호는 디지탈 신호로 변환되어 재생에 필요한 여러가지 디지탈 신호처리에 맡겨진 다음, 궁극적으로 TV 모니터로 출력되기 전에 애널로그 영상신호로 귀환된다. 실제로, 종래 애널로그 영상신호처리 대신 디지탈방식이 영상신호 처리에 의하여, 그리고 대규모 디지탈 IC들을 도입하여, 비데오 테이프 레코더에 필요한 소자수의 과감한 감소와, 비테오 테이프 레코더의 성능 및 안정성의 중대한 개량이 실현될 수 있다. 예를 들면, S. Mehrgardt가 쏜 기술보고서 "비데오 테이프 레코더의 디지탈 신호처리(Digital Signal Processing in Video Tape Recorders)", IEEE Trans. on Consumer Electronic, Vol. CE-31, No 3, 374-377쪽, 1985년 8월 발표, 를 참조할 수 있다.
정상적인 기록 또는 재생중 영상신호로부터의 효율적으로 잡음을 감소시키기 위하여, 그러한 종래 소비자용 비데오 테이프 레코더중 어느 것은 비선형 프리 엠퍼시스 및 디 엠퍼시스 회로를 합체시킨다.
구체적으로, 기록 모우드에서, 비선형 프리엠퍼시스회로는 엠퍼시스양이 신호 진폭이 더 작아지는 것 만큼 더 커지는 방식으로 영상신호의 고주파 성분을 강조한다. 재생모우드에서는, 비선형 디엠퍼시스 회로는 엠퍼시스처리에 대하여 역방법으로 디엠퍼시스 처리를 실행시킨다. 이들 처리는 작은 양의 진폭을 갖는 잡음성분을 중대하게 삭제하며 또한 큰양이 진폭을 갖는 신호성분의 파형이 일그러지는 것을 효율적으로 억제한다. 프리엠퍼시스와 디엠퍼시스 특성은 근본적으로, 서로 반대이므로, 신호성분은 퇴화하지 않고 남는다.
상술된 비선형 프리 엠퍼시스 회로는 다이오우드의 비선형 특성을 효율적으로 유용화시켜 이미 실현되었다. 역시, 비선형 프리 엠퍼시스 회로와 반대특성을 갖는 비선형 디 엠퍼시스회로는 또한 비선형 프리 엠퍼시스회로를 동작증폭기의 네거티브 피이드백 경로에 삽입시켜 실현될 수 있었다.
그러나, 기록 및 재생모우드중 영상신호를 디지탈식으로 처리할때, 서로 반대특성을 갖는 디지탈 비선형 프리 엠퍼시스회로와 디지탈 비선형 디 엠퍼시스회로를 어떻게 실현시키는 가에 관한 문제가 떠오른다.
본 발명의 주된 목적은 디지탈 신호처리를 이행시켜 비선형 프리 엠퍼시스 처리를 실행하는 신규한 디지탈 비선형 프리 엠퍼시스장치를 제공하는 것이다.
본 발명의 또 다른 목적은 강조될 특정 주파수 대역과 엠퍼시스양을 이들이 신호 진폭에 따라 그들 자신을 변화시킬 수 있도록 독립적으로 설정할 수 있는 신규한 디지탈 비선형 프리엠퍼시스장치를 제공하는 것이다.
본 발명의 또 다른 목적은 디지탈 신호처리이행에 의해 비선형 프리 엠퍼시스처리에 정확히 반대인 신규한 비선형 디 엠퍼시스장치를 제공하는 것이다.
본 발명의 또 다른 목적은 디지탈 신호처리 이행에 의해 서로 특성이 반대인 비선형 프리 엠퍼시스처리와 비선형 디 엠퍼시스 처리 모두를 선택적으로 실행시킬 수 있는 신규한 디지탈 비선형 프리 엠퍼시스/디엠퍼시스장치를 제공하는 것이다.
상술된 목적들을 확실히 성취하기 위하여, 본 발명에 따른 디지탈 비선형 프리엠퍼시스/디 엠퍼시스장치는 다음 조건을 만족시키는 처리를 실행한다.
yn=bn·un+xn
un=xn-xn-k+an-k·un-k
상기에서 xn은 시간 n에서의 입력신호를, yn은 출력신호, un은 매개계수 : an과 bn은 각각 un의 함수 : k는 양의 정수를 가리킨다.
그리고 처리 실행장치는 : 입력신호 xn의 고주파성분신호 un을 얻기 위한 고역필터수단과 : 고역필터수단의 주파수 대역을 변화시키기 위해 고역필터수단으로 송환 공급되는 피이드백 신호 an·un을 얻기 위해 un의 함수인 계수 an과 신호 un를 승산시키기 위한 제1비선형 처리수단과 : 신호 bn·un을 얻기 위해 un의 함수인 계수 bn과 신호 un을 승상시키기 위한 제2비선형 처리수단과, 출력신호 yn=bn·un+xn을 얻기 위해 제2비선형처리수단의 입력신호 xn과 출력신호 bn·un을 합하기 위한 작동수단으로 구성된다. 고역 필터수단의 출력신호 un은 un+xn-xn-k+an-k·un-k=(입력신호) -(지연된 입력신호) +(지연된 피이드백신호)이다.
제1 및 제2비선형 처리수단 각각의 함수를 적절히 선택하여, 이 배치를 갖는 장치를 비선형 프리 엠퍼시스 또는 비선형 디 엠퍼시스중 하나를 동작시킬 수 있다.
제1 및 제2비선형 처리수단의 계수들이 비선형 프리 엠퍼시스장치를 얻기 위해 입력신호와 u에 대해 a(u) 및 b(u)로 각각 설정될 때, 비선형 프리 엠퍼시스장치의 비선형 프리 엠퍼시스 특성에 반대되는 비선형 디엠퍼시스 특성을 갖는 비선형 디 엠퍼시스장치는 다음 조건을 만족하도록 입력신호와 u에 대하여 각각의 제1및 제2비선형 처리수단의 계수 A(U) 및 B(U)를 설정하여 실현될 수 있다 :
Figure kpo00001
상술된 그런 목적 및 본 발명의 보다 넓은 적용범위는 아래 주어진 상세한 설명에서 보다 명백해질 것이다.
보다 특별히 첨부도면을 참조하면, 본 발명에 따른 장치의 바람직한 실시예들은 모든 입력 영상신호들이 장치에 입력되기 전에 미리 표준화되고 디지탈 신호로 변환된다는 조건하에 설명된다.
제1도는 본 발명의 제1의 바람직한 실시예의 단순블록도이며, 그것은 디지탈 비선형 프리 엠퍼시스장치이다. 그 장치는 먼저 입력단자(1)에서 미리 표준화되고 디지탈신호로 변환된 영상신호를 받아들인다. 다음, 지연회로(2)는 입력신호가 k 표준화주기(k는 양의 정수)에 대응하는 소정시간에 의해 그 자체를 지연시키도록 야기시킨다. 지연신호는 감산회로(3)에 의해 입력신호에서 감산된다. 감산회로(3)의 출력신호는 가산회로(4)의 한 입력단자에 들어간다. 다음, 가산회로(4)의 출력신호는 비선형 입출력회로(7)을 거쳐 표준화 시간에 해당되는 소정시간에 의해 신호가 지연되는 지연회로(5)까지 이송되고, 가산회로(4)의 다른 입력단자로 귀환된다. 지연회로(2), 감산회로(3) 및 가산회로(4)는 피이드백 순환으로써 고역필터(100)를 구성한다. 한편, 가산회로(4)의 출력신호는 또한 비선형 입출력회로(9)를 거쳐 입력단자(1)로부터 입력영상신호에 더하여 지는 가산회로(12)에 이송되어 출력단자(13)에서 출력되는 출력영상 신호를 얻는다.
비선형 입출력회로(7)과 (9) 각각은 입력신호의 진폭에 의에 비선형적으로 결정된 특정계수와 그 입력신호가 승산된 특정 출력치를 발생시킨다. 그러한 비선형 입출력 회로는 어드래스 데이타로서 입력신호 데이타를 사용하는 메모리에 의해 구성될 수 있으며 어드레스 데이타에 의해 특정화된 어드레스에 대응하는 특정출력치를 거기에 저장했다. ·
상술된 비선형 입출력회로(7) 및 (9)의 구성덕분에, 입력 영상신호에 대하여 가산회로(4)의 출력신호는, 비선형 입출력회로(7)의 입출력비, 즉, 비선형 입출력회로(7)에 입력되는 신호의 진폭에 따라 비선형적으로 결정되는 계수에 따라 주파수 통과 대역이 변하는 그러한 주파수 특성을 갖는 고역필터를 통과하는 특정주파수 특성을 나타낸다. 예를들면, 비선형 입출력회로(7)의 입출력 특성이 입력신호의 보다 작은 진폭이 보다 큰 양(+)의 계수에 의해 증배되는 입출력 특성을 갖도록 설정될 때, 고역 필터 특성은, 제2도에 도시된 것 처럼, 주파수 통과 대역이 비선형 입출력회로(7)의 입력신호의 진폭이 더 작아지는 것만큼 더커지는 것이다
또한, 비선형 입출력회로(9)가 입력신호의 더작은 진폭이 더 큰양의 계수와 승산되는 입출력 특성을 갖도록 설정될때, 입력영상신호에 있어서 신호의 더 작은 진폭의 고주파수 성분은 제3도의 개략적인 주파수 특성에서 도시된 것처럼, 출력단자(13)에서 출력영상신호의 보다 큰 양이 강조된다. 따라서, 비선형 프리 엠퍼시스특성이 나타난다.
상술된 바와 같이, 제1의 바람직한 실시예가 영상신호를 디지탈 방식으로 처리하여 비선형 프리 엠퍼시스처리를 확실하게 실현한다. 본 발명에 의한 예시된 장치는 전체적으로 디지탈 회로로 구성되므로, 애널로그 신호처리방식에 비하여, 본 발명의 장치는, 대규모 집적회로에 집적되어 영상신호처리를 안정화시키며 소자의 수를 현저히 절약할 수 있다. 제1의 바람직한 실시예를 반영시킨 장치는 강조될 주파수 대역을 결정하는 비선형 입출력회로(7)와 엠퍼시스양을 결정하는 비선형 입출력회로(9)의 비선형 입출력 특성을 개별적 및 임의적으로 설정한다.
여기에서, 우리는 수학적 표현에 의해 본 발명에 따른 장치의 제1의 바람직한 실시예의 동작을 설명할 생각이다. 장치가 비선형 동작을 실행하므로, 장치의 동작은 선형디지탈 필터들에 정상적으로 사용되는 Z-변환 형태로 표현될 수 있도록 유의해야만 한다.
입력단자(1)에서 입력신호가 시간 n에서 Xn이고, 출력단자(13)에서 출력신호가 yn이고, 가산회로(4)의 출력신호가 un이고, 출력신호 un에 대하여 비선형 입출력회로(7)의 출력신호가 an·un이고, 비선형 입출력회로(9)의 출력신호가 bn·un, 즉, 비선형 입출력회로(7) 및 (9)에 의하여 실현된 계수가 각각 an과 bn이고, 지연회로(2)와 (5)의 각각에 의해 지연된 시간이 실지로는 표준화주기 k라는 가정하에, 다음 방정식이 설정될 수 있다:
yn=xn+bn·un………………………………………………………………(1)
un=xn-xn-k+anun-k………………………………………………………(2)
이들 방정식(1) 및 (2)에 기초하여, 다음 방정식이 설정될 수 있다:
yn=(1+bn)xn-bn(an-k/bn-k+1)xn-k+(an-kbn/bn-k)yn-k……………(3)
an과bn이 un의 함수이므로, 다음 방정식(4)와 (5)가 설정될 수 있다 :
an=a(un)………………………………………………………………………(4)
bn=b(un)………………………………………………………………………(5)
제1의 실시예가 비선형 프리 엠퍼시스장치로서 설명되었으나, 비선형 디 엠퍼시스장치는 다음에 거론될 비선형 입출력회로의 함수 a(un) 및 b(un)를 변화시켜 동일한 구성으로 실현될 수 있다.
다음, 제4도를 참조하여, 본 발명의 제2의 바람직한 실시예가 후술될 것이며, 제2의 바람직한 실시예는 상기의 비선형 프리엠퍼시스 특성과 정반대인 비선형 디 엠퍼시스 특성을 실현시킨다.
제4도는 제2의 바람직한 실시예의 단순블록도이며, 그것은 제1도에 도시된 제1의 바람직한 실시예와 비선형 입출력회로(7)과 (9)대신 비선형 입출력회로(8)과 (10)을 도입하는데에서 그 차이점을 특징으로 한다. 회로(8) 및 (10)은 회로(7) 및 (9)의 것과 입출력 특성이 다르다.
제4도의 실시예에서, 입력단자(1)에서 발아들인 신호가 시간 n에서 yn이며, 출력단자(13)의 출력신호가 xn, 가산회로(4)의 출력신호가 un·un에 대한 비선형 입출력신호(8)의 출력신호가 An·un, un에 대한 비선형 입출력회로(10)의 출력신호가 Bn·un, 즉, 비선형 입출력회로(8)과 (10)에 의해 실현된 계수가 각각 An및 Bn이라 가정하면, 다음 방정식이 설정될 수 있다:
Xn=yn+BnUn………………………………………………(6)
Un=yn-yn-k+An-kUn-k…………………………………(7)
이들 방정식(6) 및 (7)에 기초하여, 다음 방정식이 설정될 수 있다:
Xn=(1+Bn)yn-Bn(An-k/Bn-k+1) yn-k-k +
(An-kBn/Bn-k)Xn-k……………………………(8)
An과 Bn이 각각 Un의 함수이므로, 다음 방정식이 설정될 수 있다 :
Figure kpo00002
여기서, 앞서 설명된 비선형 프리엠퍼시스 특성에 완전히 반대인 비선형 디엠퍼시스특성을 안전히 얻기 위하여, Xn은 방정식(3)에 나타난 yn이 입력될때 발생하는 출력이 되어야단 한다. 방정식(3)에 대하여, 다음 방정식이 설정될 수 있다.
Figure kpo00003
방정식(8)과 (11)에 도시된 yn, yn-k및 Xn-k의 계수가 서로 같다고 가정하면, 다음 방정식(12)와 (13)에 의해 표시되는 특정조건이 필요하다는 것이 이해된다.
An=(an+bn)/(1+bn)……………………………………………………(12)
Bn=-bn/(1+bn)…………………………………………………………(13)
방정식(9)와 (10)과 같이, 방정식(12)와 (13)이 설정되게 하는 동안 Un의 함수 An과 Bn을 만들기 위해, 방정식(7)에 나타단 Un과 방정식(4)와 (5)에 나타단 an과 bn사이의 관계에 대해 그것은 필수적이다. an과 bn이 Un의 함수이므로, Un과 An, Bn사이의 관계는 방정식(2)에 나타난 Un과 방정식(7)에 나타난 Un과 사이의 관계를 앎으로써 이해될 수 있다. Un과 Un사이의 관계가 아래와 같이, 방정식(1), (6) 및 (13)를 참조하여 명백해 질 수 있다.
Un=(1+bn)Un…………………………………………………………(14)
요약하여, 비선형 프리엠퍼시스 과정은, 비선형 입출력회로(7) 및 (9)의 입력신호가 u(n은 없어진다)에 의해 표시되고 비선형 입출력회로(7) 및 (8)의 출력신호가 각각 a(u)·u 및 b(u)·u에 의해 표시된다고 가정하여, 제1도에 도시된 실시예에 의해 실해될 때, 제4도에 도시된 실시예는 매개변수로서 u를 사용하는 다음 방정식을 만족시키도록 각각의 입력신호와 출력신호 A(U)·U와 B(U)·U를 받아들이는 비선형 입출력회로(8) 및 (10)의 입출력특성을 설정함으로써 비선형 프리엠퍼시스처리에 반대되는 비선형 디엠퍼시스처리를 이행할 수 있다 :
Figure kpo00004
비선형 입출력회로(8) 및 (10)은 각각 입력 신호데이타를 어드레스 데이타로서 사용한 메모리에 의해 쉽게 실현될 수 있으며 입력신호 데이타에 의해 특정화된 각각의 어드레스에 상응하는 미리 결정된 출력치를 저장하며, 방정식(15)∼(17)에 의해 표현된 요구를 완전히 만족시킨다.
상술된 바와 같이, 본 발명에 따른 장치의 제2의 바람직한 실시예는 비선형 프리 엠퍼시스 처리의 것과 완전히 반대인 특정인 특성을 발생시키기 위한 비선형 디 엠퍼시스 동작을 실행한다. 장치가 대규모 IC에서 실현될 수 있는 디지탈 회로로 완전히 구성되므로, 애널로그 처리방식에 비하여 소자의 수의 과감한 절약과 동작의 안전한 안정성이 실현될 수 있다.
다음, 본 발명의 제3의 바람직한 실시예가 후술될 것이다. 제5도는 비선형 프리 엠퍼시스장치인 제3의 바람직한 실시예의 단순블록도이다. 제1도에 도시된 제1의 바람직한 실시예에 나타난 것들과 동일한 회로요소들이 동일한 참조 번호에 의해 각각 지적된다. 제5도에 도시된 비선형 프리 엠퍼시스장치는 먼저 입력단자(1)로부터 표준화된 디지탈 영상신호를 받아들인다. 다음 감산회로(21)는 비선형 입출력회로(7)로부터 귀환하는 신호에서 입력영상신호를 감산시킨다. 감산회로(21)의 출력신호는 k 표준화 시간에 대응하는 소정시간까지 지연회로(20)에 의해 지연된다. 지연된 신호는 가산회로(22)에 의해 입력단자(1)에서 입력영상신호에 더하여 진다. 가산회로(22)의 출력신호는 비선형 입출력회로(7)로 이송된다. 감산회로(21), 지연회로(20) 및 가산회로(22)는 피이드백 순환과 함께 상술된 고역필터(100)의 것과 동일한 함수를 갖는 고역필터(200)으로 구성된다. 한편, 가산회로(22)의 출력신호는 또한 비선형 입출력회로(9)를 거쳐 입력단자(1)에서 입력영상신호에 더해지는 가산회로(12)에 이송되어 출력단자(13)으로부터 출력하는 출력영상신호를 얻는다.
이제, 앞선 바람직한 실시예들에 대하여 행하여진 것 같이, 제5도에 도시된 제3의 바람직한 실시예의 비선형 프리 엠퍼시스장치의 함수 연산이 수학적 표현에 의해 이하에서 설명된 것이다. 시간 n에서, 입력단자(1)의 입력영상신호가 xn, 출력단자(13)의 출력영상신호가 yn, 가산회로(22)의 출력신호가 un·un에 대한 비선형 입출력회로(7)과 (9)에 의한 계수가 각각 an과 bn이라하면, 장치의 연산은 다음 방정식에 의해표현된다:
yn=xn+bn·un………………………………………………………………(1)
un=xn-xn-k+an-kun-k………………………………………………………(2)
이들 방정식(1)과 (2)에 근거하여, 다음 방정식이 세워질 수 있다:
yn=(1+bn)xn-bn(an-k/bn-k+1)xn-k+
(an-kbn/bn-k)yn-k……………………………(3)
이는 명백히 제3의 바람직한 실시예의 장치는 제1도에 나타난 제1의 바람직한 실시예의 장치에 의해 수행되는 것과 정확히 동일한 연산은 실행한 다는 것을 지적한다. 다시 말하면, 제3의 바람직한 실시예는 디지탈 방식으로 영상신호를 처리하여 비선형 프리 엠퍼시스 처리를 안전히 실행한다. 제3의 바람직한 실시예의 장치가 대규모 IC에 집적될 수 있는 디지탈 회로로 완전히 구성되므로, 애널로그 처리방식에 비하여, 소자의 수를 과감히 절약시키고 동작의 확실한 안정성이 실현될 수 있다.
또한, 제3의 바람직한 실시예의 장치는 입력영상신호와 비선형 입출력회로(7)에서 귀환된 신호와의 혼합된 신호를 지연시키므로, 장치는 하나의 지연회로만 사용하여 제1의 실시예의 것과 동일한 비선형 프리엠퍼시스를 실현할 수 있다. 이런 특징은 영상신호의 수직방항 또는 이동방향에 대하여 엠퍼시스를 실행할때 특히 효율적이며, 그 영상신호는 대규모 지연회로를 사용한 하나의 프레임 주기 또는 하나의 수평 조사 시간에 의해 지연된다.
비선형 디 엠퍼시스장치는 다음에 설명될 비선형 입출력회로의 함수 a(un) 및 b(un)을 변화시켜 제3의 실시예의 구성이 실현될 수 있다.
다음, 본 발명의 제4의 바람직한 실시예가 후술될 것이다. 제6도는 비선형 디 엠퍼시스장치인 제4의 바람직한 실시예의 단순 블록도이다. 본 장치는 제5도에 도시된 제3의 바람직한 실시예의 장치에서 비선형 입출력회로(7) 및 (9) 대신 제4도의 제2의 실시예에서 사용된 비선형 입출력회로(8) 및 (10)이 사용된다.
제5도에 도시된 비선형 입출력회로(7) 및 (9)의 출력신호가 입력신호와 U에 대하여 각각 a(u)·u 및 b(u)·u이고, 제6도에 도시된 비선형 입출력신호(8) 및 (10)의 출력신호가 입력신호와 U에 대하여 각각 A(U)·U와 B(U)·U라 가정하면, 비선형 입출력회로(8) 및 (10)의 계수 A(U) 및 B(U)의 계수들이 앞선 설명에서 나타난 방정식(15)∼(17)을 만족시키도록 설정된다. 제4의 바람직한 실시예가 제4도에 나타난 제2의 바람직한 실시예에 의해 행하여전 것과 동일한 비선형 디 엠퍼시스처리를 실행한다는 것은 말할 필요도 없다.
다음, 본 발명의 제5 및 6의 바람직한 실시예가 후술될 것이며, 이들의 장치 모두는 비선형 프리 엠퍼시스와 비선형 디 엠퍼시스처리들 사이의 동작을 올바르게 절환시킨다.
제7및 8도는 각각 제5 및 6의 바람직한 실시예들의 단순 블록도들이다. 이들의 제7도에 도시된 제5의 바람직한 실시예는 제1도의 제1의 바람직한 실시예로부터 개량된 변형이며, 반면 제8도에 도시된 제6의 바람직한 실시예는, 제5도에 도시된 제3의 바람직한 실시예에서 개량된 변환이며, 이들 개량된 장치들 각각은 필요에 따라 비선형 프리 엠퍼시스와 디 엠퍼시스 사이의 동작을 선태적으로 절환한다. 그 장치의 제5및 6의 바람직한 실시예는 각각 부가적인 비선형 입출력회로(8) 및 (9)와 절환신호(14)에 의해 제어되는 절환기(6) 및 (11)이 제공된다.
제7 또는 8도의 장치가 비데오테이프 레코더등의 영상신호 기록/재생장치에 사용될 때, 기록/재생절환신호는 전환신호(14)로서 사용되어 전환기(6) 및 (11)은 기록모우드에서 비선형 입출력회로(7) 및 (9)를 각각 선택하고 재생모우드에서 비선형 입출력회로(8) 및 (10)을 각각 선택한다.
비선형 입출력회로(7) 및 (9)는 각각 비선형 프리 엠퍼시스 처리를 이행하기에 필요한 상술된 특정 입출력 특성이 각각 제공되는 반면, 비선형 입출력회로(8) 및 (10)은 비선형 디 엠퍼시스처리를 이행하는데 필요한 상술된 특정 입출력 특성이 각각 제공된다. 즉, 비선형 입출력회로(7) 및 (9)를 향한 입력신호와 (7)및 (9)로부터의 출력신호가 각각 u, a(u)·u 및 b(u)·(u)이며, 비선형 입출력회로(8) 및 (10)을 향한 입력신호와 (8) 및 (10)으로부터의 출력신호가 각각 U, A(U)·(U) 및 B(U).·U이라하면, 비선형 입력/출력회로(9)와 (10)의 계수들 A(U)와 B(U)는 완전히 방정식(15)∼(17)을 만족시킨다.
결국, 제5 및 6의 바람직한 실시예들은 비선형 프리 엠퍼시스 처리와 비선형 프리 엠퍼시스에 반대되는 비선형 디 엠퍼시스 모두를 소규모 회로구성으로 안전히 실행할 수 있다.
바람직한 실시예들의 일부가 설명되었더라도, 본 발명의 진의 및 범위가 상술된 것들에 국한하지 않는다는 것을 알아야만 한다. 본 발명에 따른 비선형 프리 엠퍼시스 및 디 엠퍼시스장치는 아래 방정식들을 완전히 만족시킴으로써 다양한 구성으로 실현될 수 있다.
yn=bn·un+xn
un=xn-xn-k+an-k·un-k
여기에서 xn은 시간 n에서의 입력신호 : yn은 시간 n에서의 출력신호 : un은 매개변수:an및 bn은 un의함수 : k는 양의 정수.

Claims (11)

  1. 다음 방정식을 완전히 만족시키는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/다엠퍼시스장치:
    yn=bn·un+xn: 및
    un=xn-xn-k+an-k·un-k,
    상기에서 xn은 시간 n에서 입력신호 : yn은 출력신호 : un은 매개계수, an과 bn은 un의 함수 : k는 양의 정수를 지적한다.
  2. 입력신호 xn으로부터 입력신호 xn의 고주파수 성분신호 un을 얻기 위한 고역필터와 : 피이드백신호 an=un을 얻기 위해 un의 함수인 계수 an과 신호 un을 승산시키기 위한 제1의 비선형 처리수단(피이드백 신호는 상기 고역필터 수단으로 귀환되어 상기 고역필터 수단의 주파수 대역을 변화시킨다)과 : 신호 bn·un을 얻기 위해 un의 함수인 계수 bn과 신호 un을 승산시키기 위한 제2의 비선형 처리수단과 : 출력신호 yn을얻기 위하여 예정된 동작에 의해 입력신호 xn과 신호 bn·un을 합하기 위한 동작 수단으로 구성되는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치(상기에서 상기 장치는 표준화 시간 n에서, 다음 조건을 만족한다 :
    yn=bn·un+xn: 및
    un=xn-xn-k+an·un-k,
    (여기서 k는 양의 정수이다)
  3. 제2항에 있어서, 상기 고역필터 수단이 : 지연된 입력신호 xn-k를 얻기 위하여 k 표준화 시간에 의해 입력신호 xn를 지연시키기 위한 제1지연수단과 : 신호 xn-xn-k를 얻기 위하여 입력신호 xn으로부터 지연된 입력신호 xn-k를 감산시키기 위하여 감산 수단과 : 지연된 피이드백 신호 an-k·un-k를 얻기 위하여 얻기 위하여 k 표준화 시간에 의해 피이드 백 신호 an·un을 지연시키기 위한 제2지연 수단과 : 고주파수 신호 un=xn-xn-k+an-k·un-k를 얻기 위하여 지연된 피이드백 신호 an-k·un-k와 감산수단의 신호 xn-xn-k를 가산시키기 위한 가산수단으로 구성되는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치.
  4. 제2항에 있어서, 상기 고역필터 수단이 : 신호 an·un-xn을 얻기 위해 피이드백 신호 an·un로부터 입력신호 xn을 감산시키기 위한 감산수단과 : 지연된 신호 an-k·un-k-xn-k를 얻기 위하여 k 표준화시간 t에 의해 신호 an·un-xn를 지연시키기 위한 지연수단과 : 고주파수 성분신호 un=xn-xn-k+an-k·un-k를 얻기 위하여 지연된 신호 an-k·un-k-xn-k를 입력신호 xn에 가산시키기 위한 가산수단으로 구성되는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치.
  5. 입력신호로부터 입력신호의 고주파수 성분신호를 얻기 위한 고역필터수단과 고주파수 성분 신호의 함수인 계수와 고주파수 성분신호를 승산시키기 위한 제1 및 제2비선형 처리수단들 각각과 상기 고역 필터수단들의 주파수 대역을 변화시키기 위하여 상기 고역필터 수단에 귀환되는 피이드백 신호를 얻기 위한 상기 제1 및 제2비션형 처리수단들의 출력들중 하나를 선택하기 위한 제1절환수단과 : 고주파수 성분회로의 함수인 계수와 고주파수 성분신호를 승산시키기 위한 제3 및 제4의 비선형 처리수단들 각각과 : 상기 제3 및 제4의 비선형 처리수단들의 출력들중 하나를 선택하기 위한 제2절환수단들과 : 출력신호를 얻기 위하여 상기 제2절환수단들의 입력신호 및 출력신호를 합하기 위한 연산수단들로 이루어지는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치, 상기에서 상기 장치는 상기 제1 및 제2절환수단들이 상기 제1및 제3비선형 처리 수단들을 각각 선택할때 비선형 프리엠퍼시스 처리를 실행하고, 상기 제1 및 제2절환수단이 상기 제2 및 제4비선형 처리수단을 각각 선택할때 비선형 디엠퍼시스를 실행한다.
  6. 제5항에 있어서, 상기 제1 및 제3의 비선형 처리 수단들의 출력신호들이 입력신호와 u에 대하여 각각 a(u)·u 및 b(u)·u[a(u)와 b(u)의 각각은 u의 함수]이고, 상기 제2 및 제 4 비선형 처리수단들의 출력신호들의 입력신호와 U에 대하여 각각 A(U)·U와 B(U)·U[A(U)와 B(U)의 각각은 U의 함수]이면, 다음 조건이 만족되는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치 :
    Figure kpo00005
    상기에서 상기 비선형 디엠퍼시스처리는 상기 비선형 프리엠퍼시스처리의 것과 반대 특성을 갖는다.
  7. 제5항에 있어서, 상기 고약필터수단이 : 지연된 입력신호를 얻기 위하여 예정시간에 의해 입력신호를 지연시키기 위한 제1지연수단과 : 입력신호로부터 지연된 입력신호를 감산시키기 위한 감산수단과 : 지연된 피이드백 신호를 얻기 위하여 예정된 시간에 의해 피이드백 신호를 지연시키기 위한 제2지연수단과 : 고주파수 성분 신호를 얻기 위하여 상기 감산수단의 출력신호와 지연된 피이드백 신호를 가산시키기 위한 가산수단으로 이루어지는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치.
  8. 제5항에 있어서, 상기 고역 필터수단이 : 입력신호로부터 피이드백 신호를 감산시키기 위한 감산수단과 : 예정된 시간에 의해 상기 감산수단의 출력신호를 지연시키기 위한 지연수단과 : 고주파수 성분신호를 얻기 위하여 상기 지연수단의 출력신호와 입력신호를 가산시키기 위한 가산수단으로 이루어지는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치.
  9. 입력신호의 고주파수 성분 신호를 얻기 위한 고역필터 수단과 : 상기 고역 필터 수단의 주파수 대역을 변화시키기 위하여 상기 고역필터수단으로 귀환하는 피이드백 신호를 얻기 위한 고주파수 성분 신호의 함수인 계수와 고주파수 성분 신호를 승산시키기 위한 제1비선형 처리 수단과 : 고주파수 성분 신호의 함수인 계수와 고주파수 성분 신호를 승산시키기 위한 제2비선형 처리수단과 : 상기 장치의 출력신호를 얻기 위하여 입력신호와 상기 제2비선형 처리수단의 출력신호를 합하기 위한 연산수단으로 이루어지는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치.
  10. 제9항에 있어서, 상기 고역필터 수단이 : 지연된 입력신호를 얻기 위하여 예정된 시간에 의해 입력신호를 지연시키기 위한 제1지연수단과 : 입력신호로부터 지연된 입력신호를 감산시키기 위한 감산수단과 : 지연된 피이드백 신호를 얻기 위하여 예정된 시간에 의해 피이드백 신호를 지연시키기 위한 제2지연수단과 : 고주파수 성분 신호를 얻기 위하여 지연된 피이드백 신호와 상기 감산수단의 출력신호를 가산시키기 위한 가산수단으로 이루어지는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치.
  11. 제9항에 있어서, 상기 고역필터수단이 : 입력신호에서 피이드백 신호를 감산시키기 위한 감산수단들과 : 예정된 시간에 의해 상기 감산수단의 출력신호를 지연시키기 위한 지연수단파 고주파수 성분 신호를 얻기 위하여 상기 지연수단의 출력신호와 입력신호를 가산시키기 위한 가산수단으로 이루어지는 것을 특징으로 하는 디지탈 비선형 프리엠퍼시스/디엠퍼시스장치.
KR1019870012816A 1986-11-14 1987-11-13 디지탈 비선형 엠퍼시스/디엠퍼시스장치 KR910002603B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP61-272498 1986-11-14
JP61-272497 1986-11-14
JP61272497A JPH0773356B2 (ja) 1986-11-14 1986-11-14 映像信号処理装置
JP61272498A JPH0773357B2 (ja) 1986-11-14 1986-11-14 映像信号処理装置
JP62135131A JP2568554B2 (ja) 1987-05-29 1987-05-29 映像信号処理装置
JP62-135131 1987-05-29
JP61-135131 1987-05-29

Publications (2)

Publication Number Publication Date
KR880006839A KR880006839A (ko) 1988-07-25
KR910002603B1 true KR910002603B1 (ko) 1991-04-27

Family

ID=27317025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870012816A KR910002603B1 (ko) 1986-11-14 1987-11-13 디지탈 비선형 엠퍼시스/디엠퍼시스장치

Country Status (1)

Country Link
KR (1) KR910002603B1 (ko)

Also Published As

Publication number Publication date
KR880006839A (ko) 1988-07-25

Similar Documents

Publication Publication Date Title
US4849826A (en) Digital non-linear pre-emphasis/de-emphasis apparatus for eliminating noise components from video signals in a video signal processing system
EP0234757B1 (en) Noise reduction circuit for video signal
GB2133654A (en) Video signal record/playback device
US4570193A (en) Video signal processing device including emphasis and/or de-emphasis circuit
KR950007310B1 (ko) 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스
KR910002603B1 (ko) 디지탈 비선형 엠퍼시스/디엠퍼시스장치
US5079633A (en) Video signal processor for removing high frequency noise component
EP0128707B1 (en) Signal processing apparatus for a video signal
US5276403A (en) Nonlinear preemphasis-deemphasis system
US5276562A (en) Emphasis apparatus disposed in either a record or playback system having triple weight coefficient generating devices
KR100236362B1 (ko) 비선형 디엠파시스 회로
JPS621379A (ja) 映像信号処理装置
JP2568554B2 (ja) 映像信号処理装置
KR910002937B1 (ko) 반송색신호의 화질 개선회로
JPS60197088A (ja) カラ−ビデオ信号の処理回路
KR0121622Y1 (ko) 디지탈비선형프리엠퍼시스회로의 노이즈감소장치
JPH0773357B2 (ja) 映像信号処理装置
JP2821185B2 (ja) 非線形デイエンフアシス回路
JPS63266983A (ja) 映像信号処理装置
JP2547050B2 (ja) 輝度信号処理回路
JPS6364486A (ja) 映像信号処理回路
JPS63200678A (ja) 雑音除去装置
JPH0498655A (ja) ビデオエンファシス回路
JPH04145783A (ja) 多次元非線形信号処理装置
JPH0416075A (ja) 非線形フィルタ回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060420

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee