JPH0142559B2 - - Google Patents
Info
- Publication number
- JPH0142559B2 JPH0142559B2 JP58114530A JP11453083A JPH0142559B2 JP H0142559 B2 JPH0142559 B2 JP H0142559B2 JP 58114530 A JP58114530 A JP 58114530A JP 11453083 A JP11453083 A JP 11453083A JP H0142559 B2 JPH0142559 B2 JP H0142559B2
- Authority
- JP
- Japan
- Prior art keywords
- emphasis
- circuit
- emphasis circuit
- stages
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号処理装置に関し、特にビデオテー
プレコーダ（VTR）等の映像信号の記録媒体へ
の記録、再生に際し夫々エンフアシス及びデイエ
ンフアシス処理を行う信号処理装置に関する。
プレコーダ（VTR）等の映像信号の記録媒体へ
の記録、再生に際し夫々エンフアシス及びデイエ
ンフアシス処理を行う信号処理装置に関する。
従来例の構成とその問題点
従来、例えばVTRに於て、映像信号をFM変
調して磁気テープに記録再生するに際し、磁気テ
ープ等で発生するノイズによる再生映像信号の
Ｓ／Ｎ劣化を軽減するために、映像信号にエンフ
アシス回路による高周波成分増強を行なつて記録
し、再生時にはデイエンフアシス回路による高周
波成分減少を行ない、ノイズの高周波成分を抑え
るという手段が用いられている。しかし、FM伝
送路の帯域については、電磁変換系などにより帯
域制限を受けるため、エンフアシス量による周波
数偏位幅の増大に限度があり、それにより再生さ
れた信号のSN比が制限されるという問題があつ
た。
調して磁気テープに記録再生するに際し、磁気テ
ープ等で発生するノイズによる再生映像信号の
Ｓ／Ｎ劣化を軽減するために、映像信号にエンフ
アシス回路による高周波成分増強を行なつて記録
し、再生時にはデイエンフアシス回路による高周
波成分減少を行ない、ノイズの高周波成分を抑え
るという手段が用いられている。しかし、FM伝
送路の帯域については、電磁変換系などにより帯
域制限を受けるため、エンフアシス量による周波
数偏位幅の増大に限度があり、それにより再生さ
れた信号のSN比が制限されるという問題があつ
た。
発明の目的
本発明は、上述した従来の問題点を解決し、同
一のFM伝送路であれば、従来と同一の周波数偏
位幅でもつて、従来以上のエンフアシス量を使用
可能にする信号処理装置を提供することを目的と
するものである。あるいは、従来と同一のエンフ
アシス量でもつて波形のピーク値が従来より大幅
に低くなる信号処理装置を提供することを目的と
するものである。
一のFM伝送路であれば、従来と同一の周波数偏
位幅でもつて、従来以上のエンフアシス量を使用
可能にする信号処理装置を提供することを目的と
するものである。あるいは、従来と同一のエンフ
アシス量でもつて波形のピーク値が従来より大幅
に低くなる信号処理装置を提供することを目的と
するものである。
発明の構成
本発明は、エンフアシス回路およびデイエンフ
アシス回路を有し、かつ前記エンフアシス回路は
Ｎ段（但し、Ｎは正の整数）のタツプ付遅延回路
と、前記タツプ付遅延回路の各々のタツプの出力
信号に重み付けして出力する加算回路を具備する
位相直線形トランスバーサルフイルタでもつて構
成され、前記デイエンフアシス回路は伝達特性が
前記エンフアシス回路に対し略々逆特性で、か
つ、Ｎ段以上のタツプ付遅延回路と、前記タツプ
付遅延回路の各々のタツプの出力信号に重み付け
をして出力する乗算回路と、前記各々の乗算回路
の出力信号を加算して出力する加算器を具備する
位相直線形トランスバーサルフイルタでもつて構
成される。
アシス回路を有し、かつ前記エンフアシス回路は
Ｎ段（但し、Ｎは正の整数）のタツプ付遅延回路
と、前記タツプ付遅延回路の各々のタツプの出力
信号に重み付けして出力する加算回路を具備する
位相直線形トランスバーサルフイルタでもつて構
成され、前記デイエンフアシス回路は伝達特性が
前記エンフアシス回路に対し略々逆特性で、か
つ、Ｎ段以上のタツプ付遅延回路と、前記タツプ
付遅延回路の各々のタツプの出力信号に重み付け
をして出力する乗算回路と、前記各々の乗算回路
の出力信号を加算して出力する加算器を具備する
位相直線形トランスバーサルフイルタでもつて構
成される。
実施例の説明
以下、本発明を図示の実施例に基いて説明す
る。
る。
第１図は映像信号にエンフアシスをかけるため
の本発明を用いた一回路例である。このエンフア
シス回路Emは、映像信号が入力されるＮ段のシ
フトレジスタ１と、前記シフトレジスタに設けら
れた各時間遅延出力を与える複数のタツプに接続
され、エンフアシス特性を持つように中間タツプ
を中心にして対称的に重み係数列W1〜WNを与え
る係数器２と、前記係数器２からの各出力の総和
を与える加算器３とで構成されている。
の本発明を用いた一回路例である。このエンフア
シス回路Emは、映像信号が入力されるＮ段のシ
フトレジスタ１と、前記シフトレジスタに設けら
れた各時間遅延出力を与える複数のタツプに接続
され、エンフアシス特性を持つように中間タツプ
を中心にして対称的に重み係数列W1〜WNを与え
る係数器２と、前記係数器２からの各出力の総和
を与える加算器３とで構成されている。
第２図は本発明を用いた再生信号のデイエンフ
アシス回路EDmの一例であり、デイエンフアシ
ス回路DEmは前述したエンフアシス回路Emと同
様に位相直線形トランスバーサルフイルタで構成
されたデイエンフアシス回路である。このデイエ
ンフアシス回路DEmは、前記Ｌ段（Ｌ≧Ｎ）で
構成されるシフトレジスタ４と前記シフトレジス
タに設けられた各時間遅延出力を与える複数のタ
ツプに夫々接続されデイエンフアシス特性を持つ
ように中間タツプを中心にして対称的に重み係数
列X1〜XLを与える係数器５と、前記係数器５か
らの各出力の総和を与える加算器６とから構成さ
れている。
アシス回路EDmの一例であり、デイエンフアシ
ス回路DEmは前述したエンフアシス回路Emと同
様に位相直線形トランスバーサルフイルタで構成
されたデイエンフアシス回路である。このデイエ
ンフアシス回路DEmは、前記Ｌ段（Ｌ≧Ｎ）で
構成されるシフトレジスタ４と前記シフトレジス
タに設けられた各時間遅延出力を与える複数のタ
ツプに夫々接続されデイエンフアシス特性を持つ
ように中間タツプを中心にして対称的に重み係数
列X1〜XLを与える係数器５と、前記係数器５か
らの各出力の総和を与える加算器６とから構成さ
れている。
第３図の波形図を参照して動作の説明を行う。
まず、エンフアシス回路の動作について説明す
る。第４図はVHS方式VTRなどに用いられてい
る従来のエンフアシス回路１０の構成図である。
第４図において、入力端子１１に加えられた映像
信号は、エンフアシス回路１０を経て出力され
る。エンフアシス回路１０は、コンデンサ（容量
値C1）１２、抵抗（抵抗値Rb）１３、抵抗（抵
抗値Ra）１４で構成されている。それらの値は、
例えば C1×Rb＝1.3μsec、Rb＋Ra／Ra＝５ に設定されている。
る。第４図はVHS方式VTRなどに用いられてい
る従来のエンフアシス回路１０の構成図である。
第４図において、入力端子１１に加えられた映像
信号は、エンフアシス回路１０を経て出力され
る。エンフアシス回路１０は、コンデンサ（容量
値C1）１２、抵抗（抵抗値Rb）１３、抵抗（抵
抗値Ra）１４で構成されている。それらの値は、
例えば C1×Rb＝1.3μsec、Rb＋Ra／Ra＝５ に設定されている。
このようなエンフアシス回路１０の入力端子１
１に、第３図ａに示すような映像信号が入力され
た場合、出力端子１５には第３図ｂに示すような
信号が得られる。ビデオテープレコーダの場合、
第３図ｂに示すような信号を周波数変調して磁気
テープに記録するのであるが、FM伝送路である
電磁変換系の周波数帯域に限度があるため、第３
図ｂの破線S1および破線S2で示した所で信号を
クリツプし、第３図ｃに示すような信号にして、
周波数変調する。あるいは、エンフアシス回路１
０の各部の定数を変更し、たとえばエンフアシス
量（＝Rb＋Ra／Ra）を1/2に設定することにより、 第３図ｄのような信号にして周波数変調する。第
３図ｃの場合は波形歪を生じ、第３図ｄはエンフ
アシスの効果が1/2となり、その分再生信号の
Ｓ／Ｎ比が低下するという問題がある。
１に、第３図ａに示すような映像信号が入力され
た場合、出力端子１５には第３図ｂに示すような
信号が得られる。ビデオテープレコーダの場合、
第３図ｂに示すような信号を周波数変調して磁気
テープに記録するのであるが、FM伝送路である
電磁変換系の周波数帯域に限度があるため、第３
図ｂの破線S1および破線S2で示した所で信号を
クリツプし、第３図ｃに示すような信号にして、
周波数変調する。あるいは、エンフアシス回路１
０の各部の定数を変更し、たとえばエンフアシス
量（＝Rb＋Ra／Ra）を1/2に設定することにより、 第３図ｄのような信号にして周波数変調する。第
３図ｃの場合は波形歪を生じ、第３図ｄはエンフ
アシスの効果が1/2となり、その分再生信号の
Ｓ／Ｎ比が低下するという問題がある。
次に本発明による信号処理結果の一例について
第５図を参照して説明する。
第５図を参照して説明する。
第１図の回路の入力端子Saに第５図ａに示す
ような映像信号が入力された場合、出力端子Sb
には第５図ｂに示すような信号が得られる。第５
図ｂに示す波形は、プリシユートとオーバーシユ
ートを有する波形となるため、エンフアシス量は
第３図ｂと同一であるにもかかわらず、そのピー
ク値は破線S1より低い波形が得られる。次に第
２図で示したデイエンフアシス回路DEmの入力
端子Scに第５図ｂの映像信号を入力すると第５
図ａの元信号が再現されて第５図ｄを得る。
ような映像信号が入力された場合、出力端子Sb
には第５図ｂに示すような信号が得られる。第５
図ｂに示す波形は、プリシユートとオーバーシユ
ートを有する波形となるため、エンフアシス量は
第３図ｂと同一であるにもかかわらず、そのピー
ク値は破線S1より低い波形が得られる。次に第
２図で示したデイエンフアシス回路DEmの入力
端子Scに第５図ｂの映像信号を入力すると第５
図ａの元信号が再現されて第５図ｄを得る。
ここで、第２図のデイエンフアシス回路DEm
のシフトレジスタ４についてはＮ段以上の段数が
必要であり、特にほぼ2N段以上とするのが望ま
しいことを見出した。この理由は、エンフアシス
回路のシフトレジスタの段数をｎとするとき、エ
ンフアシスを実現するための重み関数列は1/n2で
収束するのに対し、デイエンフアシス回路に対し
ては1/nで収束することにある。エンフアシス回
路Emの段数をＮとし、デイエンフアシス回路
DEmの段数を変数とした時のエンフアシス、デ
イエンフアシス処理後の周波数・信号レベル特性
の理論値からの偏差を計算した結果を第６図に示
す。これによれば、デイエンフアシス回路の段数
をＮ段以上にすればレベル偏差は7dB以内におさ
まり、2N段とすれば1dB以内におさまり、実用に
供する特性である。
のシフトレジスタ４についてはＮ段以上の段数が
必要であり、特にほぼ2N段以上とするのが望ま
しいことを見出した。この理由は、エンフアシス
回路のシフトレジスタの段数をｎとするとき、エ
ンフアシスを実現するための重み関数列は1/n2で
収束するのに対し、デイエンフアシス回路に対し
ては1/nで収束することにある。エンフアシス回
路Emの段数をＮとし、デイエンフアシス回路
DEmの段数を変数とした時のエンフアシス、デ
イエンフアシス処理後の周波数・信号レベル特性
の理論値からの偏差を計算した結果を第６図に示
す。これによれば、デイエンフアシス回路の段数
をＮ段以上にすればレベル偏差は7dB以内におさ
まり、2N段とすれば1dB以内におさまり、実用に
供する特性である。
なお、エンフアシス、デイエンフアシス処理後
の映像信号波形を第５図ｃ、第５図ｄに示す。第
５図ｃは、デイエンフアシスのシフトレジスタ段
数をＮ段とした結果であり、第５図ｄは2N段と
した結果である。
の映像信号波形を第５図ｃ、第５図ｄに示す。第
５図ｃは、デイエンフアシスのシフトレジスタ段
数をＮ段とした結果であり、第５図ｄは2N段と
した結果である。
この結果を見ると、デイエンフアシス回路の出
力は、Ｎ段では歪んでいるが2N段を使用すると、
元信号を十分に再現していることがわかる。以上
の結果は、エンフアシス回路の段数Ｎ段を固定と
した場合のデイエンフアシス回路の段数制約につ
いて述べたものである。逆に、デイエンフアシス
回路の段数をＭ段固定とした場合、エンフアシス
回路の段数Ｎ段の制約は、Ｎ＞Ｍであり、さらに
Ｎ＞2Mであることが望ましい。
力は、Ｎ段では歪んでいるが2N段を使用すると、
元信号を十分に再現していることがわかる。以上
の結果は、エンフアシス回路の段数Ｎ段を固定と
した場合のデイエンフアシス回路の段数制約につ
いて述べたものである。逆に、デイエンフアシス
回路の段数をＭ段固定とした場合、エンフアシス
回路の段数Ｎ段の制約は、Ｎ＞Ｍであり、さらに
Ｎ＞2Mであることが望ましい。
なお、上の記述において直線位相トランスバー
サルフイルタはシフトレジスタを用いるとした
が、全回路をアナログ素子で構成し、シフトレジ
スタの代りに遅延線を用いても同様の効果が得ら
れる。
サルフイルタはシフトレジスタを用いるとした
が、全回路をアナログ素子で構成し、シフトレジ
スタの代りに遅延線を用いても同様の効果が得ら
れる。
発明の効果
上述したように、本発明によるエンフアシス回
路を周波数変調系に用いた場合には、波形にプリ
シユートとオーバーシユートを持たせることによ
り、従来と同一のエンフアシス量を有し、かつ、
波形のピーク値が従来より大幅に低くなるエンフ
アシス回路が実現でき、エンフアシス量を低下さ
せることなく、周波数偏位幅を従来より大幅に低
下させる効果を得る。あるいは、従来と同一の周
波数偏位幅を用いるとすれば、従来より以上のエ
ンフアシスを加えることができ、再生された信号
のＳ／Ｎを向上させることができる。
路を周波数変調系に用いた場合には、波形にプリ
シユートとオーバーシユートを持たせることによ
り、従来と同一のエンフアシス量を有し、かつ、
波形のピーク値が従来より大幅に低くなるエンフ
アシス回路が実現でき、エンフアシス量を低下さ
せることなく、周波数偏位幅を従来より大幅に低
下させる効果を得る。あるいは、従来と同一の周
波数偏位幅を用いるとすれば、従来より以上のエ
ンフアシスを加えることができ、再生された信号
のＳ／Ｎを向上させることができる。
第１図は本発明に係るエンフアシス回路のブロ
ツク図、第２図は第１図のエンフアシス回路に対
するデイエンフアシス回路のブロツク図、第３図
は従来のエンフアシス回路による処理信号波形
図、第４図は従来のエンフアシス回路の構成図、
第５図は本発明に係るエンフアシス回路とデイエ
ンフアシス回路による処理信号波形図、第６図は
エンフアシス、デイエンフアシス処理後の信号レ
ベル偏差特性図である。 Em……エンフアシス回路、１……シフトレジ
スタ、２……エンフアシス特性を与える係数器、
３……加算器、DEm……デイエンフアシス回路、
４……シフトレジスタ、５……デイエンフアシス
特性を与える係数器、６……加算器。
ツク図、第２図は第１図のエンフアシス回路に対
するデイエンフアシス回路のブロツク図、第３図
は従来のエンフアシス回路による処理信号波形
図、第４図は従来のエンフアシス回路の構成図、
第５図は本発明に係るエンフアシス回路とデイエ
ンフアシス回路による処理信号波形図、第６図は
エンフアシス、デイエンフアシス処理後の信号レ
ベル偏差特性図である。 Em……エンフアシス回路、１……シフトレジ
スタ、２……エンフアシス特性を与える係数器、
３……加算器、DEm……デイエンフアシス回路、
４……シフトレジスタ、５……デイエンフアシス
特性を与える係数器、６……加算器。
Claims (1)
- １ エンフアシス回路およびデイエンフアシス回
路を有し、かつ、前記エンフアシス回路はＮ段
（但し、Ｎは正の整数）のタツプ付遅延回路と、
前記タツプ付遅延回路の各々のタツプの出力信号
に重み付けして出力する乗算回路と、前記各々の
乗算回路の出力信号を加算して出力する加算回路
を具備する位相直線形トランスバーサルフイルタ
でもつて構成され、前記デイエンフアシス回路は
伝達関数が前記エンフアシス回路に対し略々逆特
性で、かつＭ段のタツプ付遅延回路と、前記タツ
プ付遅延回路の各々のタツプの出力信号に重み付
けして出力する乗算回路と、前記各々の乗算回路
の出力信号を加算して出力する加算器を具備する
位相直線形トランスバーサルフイルタでもつて構
成されており、前記エンフアシス回路の段数Ｎ段
が固定である場合は、前記デイエンフアシス回路
の段数Ｍ段をＮ＜Ｍとなる様に設定し、前記デイ
エンフアシス回路の段数Ｍ段が固定である場合、
前記エンフアシス回路の段数Ｎ段をＮ＞Ｍとなる
様に設定することを特徴とする信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114530A JPS607278A (ja) | 1983-06-24 | 1983-06-24 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58114530A JPS607278A (ja) | 1983-06-24 | 1983-06-24 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS607278A JPS607278A (ja) | 1985-01-16 |
| JPH0142559B2 true JPH0142559B2 (ja) | 1989-09-13 |
Family
ID=14640053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58114530A Granted JPS607278A (ja) | 1983-06-24 | 1983-06-24 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607278A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150062808A (ko) * | 2013-11-29 | 2015-06-08 | 현대중공업 주식회사 | 액화가스 처리 시스템 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62289075A (ja) * | 1986-06-07 | 1987-12-15 | Asahi Optical Co Ltd | デジタルエンフアシス回路 |
| JP3611340B2 (ja) * | 1993-12-28 | 2005-01-19 | 直 柴田 | 半導体回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138212A (en) * | 1977-05-10 | 1978-12-02 | Nippon Hoso Kyokai <Nhk> | Emphasis system |
| JPS57184381A (en) * | 1981-05-08 | 1982-11-13 | Canon Inc | Video signal processor |
-
1983
- 1983-06-24 JP JP58114530A patent/JPS607278A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53138212A (en) * | 1977-05-10 | 1978-12-02 | Nippon Hoso Kyokai <Nhk> | Emphasis system |
| JPS57184381A (en) * | 1981-05-08 | 1982-11-13 | Canon Inc | Video signal processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150062808A (ko) * | 2013-11-29 | 2015-06-08 | 현대중공업 주식회사 | 액화가스 처리 시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS607278A (ja) | 1985-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0354734B1 (en) | Non-linear amplifier and non-linear emphasis/deemphasis circuit using the same | |
| US5504633A (en) | Apparatus, having a variable equalizer, for reproducing a digital signal from a record carrier | |
| US4587576A (en) | Video signal processing apparatus with pre-emphasis and de-emphasis for use in a recording and reproducing system | |
| JPH0241951B2 (ja) | ||
| US4449106A (en) | Noise reducing apparatus | |
| KR950007310B1 (ko) | 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스 | |
| US5668746A (en) | Reproduced waveform equalization circuit | |
| JPH0142559B2 (ja) | ||
| EP0506055B1 (en) | An emphasis apparatus | |
| US5299003A (en) | Signal processing apparatus for changing the frequency characteristics of an input signal | |
| US3942126A (en) | Band-pass filter for frequency modulated signal transmission | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JP2591356B2 (ja) | 記録再生装置 | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JPH0773357B2 (ja) | 映像信号処理装置 | |
| JPH0428184B2 (ja) | ||
| JPH0466045B2 (ja) | ||
| KR0157493B1 (ko) | 디지탈 메인 엠퍼시스회로 | |
| JP3139050B2 (ja) | Ｆｍ等化回路及びこれを用いた記録再生装置 | |
| JP2770886B2 (ja) | 磁気記録再生装置 | |
| JPH0213993B2 (ja) | ||
| JPS6380686A (ja) | 巡回型雑音低減装置 | |
| JPS61182385A (ja) | 信号処理装置 | |
| JPH0249579B2 (ja) | ||
| JPH022356B2 (ja) |