JP2002100992A - Δς型ａｄ変換器 - Google Patents
Δς型ａｄ変換器Info
- Publication number
- JP2002100992A JP2002100992A JP2000290337A JP2000290337A JP2002100992A JP 2002100992 A JP2002100992 A JP 2002100992A JP 2000290337 A JP2000290337 A JP 2000290337A JP 2000290337 A JP2000290337 A JP 2000290337A JP 2002100992 A JP2002100992 A JP 2002100992A
- Authority
- JP
- Japan
- Prior art keywords
- output
- converter
- input
- dither
- local
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】ΔΣ型ＡＤ変換器において、入力信号として直
流を取り扱う場合、入力信号が０付近になると特性の乱
れや不感帯が生じる。このΔΣ型ＡＤ変換器の入出力特
性の原点付近の特性の乱れ及び不感帯を無くすことで、
直流信号をΔΣ型ＡＤ変換器でデジタル化する場合に誤
差を微少にし高精度を達成すること。 【解決手段】ΔΣ型ＡＤ変換器は入力信号と局部ＤＡ変
換器１１の出力とディザ１の出力の和を積分する積分器
２と、積分器２の出力を量子化する量子化器３と、この
量子化器３の出力を遅延させる遅延器４と、遅延器４の
信号により予め決められた２レベルの電圧レベルを出力
する局部ＤＡ変換器６と、遅延器４の出力の時間的な平
均を算出するデシメータ５によって構成される。
流を取り扱う場合、入力信号が０付近になると特性の乱
れや不感帯が生じる。このΔΣ型ＡＤ変換器の入出力特
性の原点付近の特性の乱れ及び不感帯を無くすことで、
直流信号をΔΣ型ＡＤ変換器でデジタル化する場合に誤
差を微少にし高精度を達成すること。 【解決手段】ΔΣ型ＡＤ変換器は入力信号と局部ＤＡ変
換器１１の出力とディザ１の出力の和を積分する積分器
２と、積分器２の出力を量子化する量子化器３と、この
量子化器３の出力を遅延させる遅延器４と、遅延器４の
信号により予め決められた２レベルの電圧レベルを出力
する局部ＤＡ変換器６と、遅延器４の出力の時間的な平
均を算出するデシメータ５によって構成される。
Description
【０００１】
【発明の属する技術分野】本発明はΔΣ（デルタ・シグ
マ）型ＡＤ変換器に係り、特に入出力特性に乱れや不感
帯が生じ無いΔΣ型ＡＤ変換器に関する。
マ）型ＡＤ変換器に係り、特に入出力特性に乱れや不感
帯が生じ無いΔΣ型ＡＤ変換器に関する。
【０００２】
【従来の技術】従来、ディザを有するΔΣ型ＡＤ変換器
については特開平５−３３５９６４号に記載されている
デルタシグマ変調器があり、また、微少信号に対するＳ
Ｎ比を向上させる為に直流オフセット（一種のディザ）
を付けたΔΣ型ＡＤ変換器については特開平９−３０７
４４６号に記載されているデルタシグマ型データ変換器
がある。
については特開平５−３３５９６４号に記載されている
デルタシグマ変調器があり、また、微少信号に対するＳ
Ｎ比を向上させる為に直流オフセット（一種のディザ）
を付けたΔΣ型ＡＤ変換器については特開平９−３０７
４４６号に記載されているデルタシグマ型データ変換器
がある。
【０００３】
【発明が解決しようとする課題】上記従来技術ではΔΣ
型ＡＤ変換器の入力信号として交流信号の取り扱いを目
的としており、この交流信号の振幅が小さくなった時の
ＳＮ比の改善方法について記載されている。しかし、入
力信号として直流信号を取り扱う場合の配慮は欠けてい
た。
型ＡＤ変換器の入力信号として交流信号の取り扱いを目
的としており、この交流信号の振幅が小さくなった時の
ＳＮ比の改善方法について記載されている。しかし、入
力信号として直流信号を取り扱う場合の配慮は欠けてい
た。
【０００４】まず、特開平５−３３５９６４号に記載さ
れているデルタシグマ変調器はディザの振幅と周期を変
更できるようにすることで、ディザの振幅と周期を入力
信号レベルに応じて実験を繰り返し最適化する旨の内容
が記載されているが、入力信号が直流的な信号に限定し
た場合、ディザの振幅と周期を予め固定させても十分な
性能を得ることができ、余分な回路を設ける必要はな
い。
れているデルタシグマ変調器はディザの振幅と周期を変
更できるようにすることで、ディザの振幅と周期を入力
信号レベルに応じて実験を繰り返し最適化する旨の内容
が記載されているが、入力信号が直流的な信号に限定し
た場合、ディザの振幅と周期を予め固定させても十分な
性能を得ることができ、余分な回路を設ける必要はな
い。
【０００５】次に、特開平５−３３５９６４号に記載さ
れているデルタシグマ変調器に関しては直流オフセット
（ある種のディザ）を入力に加算することで、入力信号
が小振幅になった場合のＳＮ比の劣化を防止する旨の内
容が記載されているが、これは、入力信号が交流信号の
場合には有効であるが、入力信号が直流の場合は効果が
ない。
れているデルタシグマ変調器に関しては直流オフセット
（ある種のディザ）を入力に加算することで、入力信号
が小振幅になった場合のＳＮ比の劣化を防止する旨の内
容が記載されているが、これは、入力信号が交流信号の
場合には有効であるが、入力信号が直流の場合は効果が
ない。
【０００６】従来のΔΣ型ＡＤ変換器は図２に示すよう
に、入力信号と局部ＤＡ変換器１１の出力の和を積分器
７で積分し、積分器７の出力を量子化器８で量子化し、
この出力を遅延器９で遅延させ、この信号を局部ＤＡ変
換器１１へ帰還することで、遅延器９の出力の時間的な
平均値が入力に比例するデジタル信号を発生させ、この
デジタル信号の平均値をデシメータ１０でデジタル的に
算出することで、入力に対応するデジタル値を出力に得
る。このΔΣ型ＡＤ変換器の入出力特性（入力信号及び
出力信号ともに−１から１に正規化した）は図３に示す
ように−１から１の入力に対して直線的に変化する。し
かし、図４に示すように入力が０に近い部分では入出力
特性に乱れが生じ、真に０近傍では不感帯も生じる。先
に示した特開平５−３３５９６４号に記載されているデ
ルタシグマ変調器は直流オフセット（ある種のディザ）
を入力に加算することで、動作点をこの入出力特性の乱
れる場所からずらし、入力信号が小振幅になった場合に
この乱れの影響を受けないようにしたものである。しか
し、入力信号に直流を想定する場合、入出力特性の全領
域にこの様な乱れが生じないようにしなければならな
い。このことに関して先の従来例は配慮されていなかっ
た。また、特開平５−３３５９６４号に記載されている
デルタシグマ変調器も、この点に関する配慮はされてい
ない。
に、入力信号と局部ＤＡ変換器１１の出力の和を積分器
７で積分し、積分器７の出力を量子化器８で量子化し、
この出力を遅延器９で遅延させ、この信号を局部ＤＡ変
換器１１へ帰還することで、遅延器９の出力の時間的な
平均値が入力に比例するデジタル信号を発生させ、この
デジタル信号の平均値をデシメータ１０でデジタル的に
算出することで、入力に対応するデジタル値を出力に得
る。このΔΣ型ＡＤ変換器の入出力特性（入力信号及び
出力信号ともに−１から１に正規化した）は図３に示す
ように−１から１の入力に対して直線的に変化する。し
かし、図４に示すように入力が０に近い部分では入出力
特性に乱れが生じ、真に０近傍では不感帯も生じる。先
に示した特開平５−３３５９６４号に記載されているデ
ルタシグマ変調器は直流オフセット（ある種のディザ）
を入力に加算することで、動作点をこの入出力特性の乱
れる場所からずらし、入力信号が小振幅になった場合に
この乱れの影響を受けないようにしたものである。しか
し、入力信号に直流を想定する場合、入出力特性の全領
域にこの様な乱れが生じないようにしなければならな
い。このことに関して先の従来例は配慮されていなかっ
た。また、特開平５−３３５９６４号に記載されている
デルタシグマ変調器も、この点に関する配慮はされてい
ない。
【０００７】また、先の従来例で採用しているΔΣ型Ａ
Ｄ変換器の評価方法として入力信号の信号レベルに対す
るＳＮ比の依存性を評価する方法では、積分器２に直流
オフセットが存在し動作点が原点からずれた場合、この
入力が０に近い部分での入出力特性の乱れの影響を受け
ずに測定されてしまう。
Ｄ変換器の評価方法として入力信号の信号レベルに対す
るＳＮ比の依存性を評価する方法では、積分器２に直流
オフセットが存在し動作点が原点からずれた場合、この
入力が０に近い部分での入出力特性の乱れの影響を受け
ずに測定されてしまう。
【０００８】本発明は、ΔΣ型ＡＤ変換器の入出力特性
の原点付近の特性の乱れ及び不感帯を無くし、直流信号
をΔΣ型ＡＤ変換器でデジタル化する場合の誤差を微少
にすることにある。
の原点付近の特性の乱れ及び不感帯を無くし、直流信号
をΔΣ型ＡＤ変換器でデジタル化する場合の誤差を微少
にすることにある。
【０００９】
【課題を解決するための手段】上記目的は特許請求の範
囲の記載の構成によって達成され、特に、ディザを有す
るΔΣ変調器と、前記ΔΣ変調器の出力の平均値を周期
的に出力するデシメータとを有するΔΣ型ＡＤ変換器に
おいて、前記ディザの波形の振幅を前記ΔΣ変調器の変
換範囲の１／１６以上にし、且つ、前記ディザの波形の
周期を前記デシメータの出力周期の１／８以上にするこ
とにより達成できる。
囲の記載の構成によって達成され、特に、ディザを有す
るΔΣ変調器と、前記ΔΣ変調器の出力の平均値を周期
的に出力するデシメータとを有するΔΣ型ＡＤ変換器に
おいて、前記ディザの波形の振幅を前記ΔΣ変調器の変
換範囲の１／１６以上にし、且つ、前記ディザの波形の
周期を前記デシメータの出力周期の１／８以上にするこ
とにより達成できる。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。
て、図面を参照して説明する。
【００１１】まず、本発明による第１の実施例であるΔ
Σ型ＡＤ変換器を図１，図５，図６，図７により説明す
る。なお、図１は第１の実施例のΔΣ型ＡＤ変換器の構
成、図５は第１の実施例のディザ１の出力する方形波の
周期及び振幅と入出特性の原点付近の誤差の２条和の関
係、図６は第１の実施例のΔΣ型ＡＤ変換器の原点付近
の入出力特性、図７は第１の実施例のΔΣ型ＡＤ変換器
の回路図である。
Σ型ＡＤ変換器を図１，図５，図６，図７により説明す
る。なお、図１は第１の実施例のΔΣ型ＡＤ変換器の構
成、図５は第１の実施例のディザ１の出力する方形波の
周期及び振幅と入出特性の原点付近の誤差の２条和の関
係、図６は第１の実施例のΔΣ型ＡＤ変換器の原点付近
の入出力特性、図７は第１の実施例のΔΣ型ＡＤ変換器
の回路図である。
【００１２】本ΔΣ型ＡＤ変換器は入力信号と局部ＤＡ
変換器１１の出力とディザ１の出力の和を積分器２で積
分し、積分器２の出力を量子化器３で量子化し、この出
力を遅延器４で遅延させ、この信号を局部ＤＡ変換器６
へ帰還することで、遅延器４の出力の時間的な平均が入
力に比例するデジタル信号を発生させ、このデジタル信
号の時間的な平均をデシメータ５でデジタル的に算出し
て一定周期毎に入力に対応するデジタル値を出力する。
なお、ディザ１の出力波形は方形波，三角波，鋸波など
の周期的な波形であれば何でも良いがここでは方形波を
使用した。また、デシメータ５には出力周波数の整数倍
の周波数に対して強い減衰特性を持つＩＩＲ（インフィ
ニット・インパルス・レスポンス）型のフィルタを使用
した。
変換器１１の出力とディザ１の出力の和を積分器２で積
分し、積分器２の出力を量子化器３で量子化し、この出
力を遅延器４で遅延させ、この信号を局部ＤＡ変換器６
へ帰還することで、遅延器４の出力の時間的な平均が入
力に比例するデジタル信号を発生させ、このデジタル信
号の時間的な平均をデシメータ５でデジタル的に算出し
て一定周期毎に入力に対応するデジタル値を出力する。
なお、ディザ１の出力波形は方形波，三角波，鋸波など
の周期的な波形であれば何でも良いがここでは方形波を
使用した。また、デシメータ５には出力周波数の整数倍
の周波数に対して強い減衰特性を持つＩＩＲ（インフィ
ニット・インパルス・レスポンス）型のフィルタを使用
した。
【００１３】ここで、ディザ１の出力する方形波の周期
をデシメータ５の出力周期の１／２，１／８，１／３２
にした時のディザ１の出力する方形波の振幅と入出力特
性の原点付近での誤差の２条和の関係を示す。ここで、
入出力特性の原点付近での誤差の２条和は図４に示した
入出力特性の原点付近での乱れを表す指標として使用し
た。この図５に示した関係から分かるようにディザ１の
出力波形の周期がデシメータ５の出力周期の１／８の周
期ではディザ１の出力する方形波の振幅が本実施例のΔ
Σ型ＡＤ変換器の変換範囲の１／１６以上で入出力特性
の原点付近での誤差の２条和が急激に小さくなる。ま
た、ディザ１の出力波形の周期がデシメータ５の出力周
期の１／２の周期ではディザ１の出力する方形波の振幅
が本実施例のΔΣ型ＡＤ変換器の変換範囲の１／３２以
上で入出力特性の原点付近での誤差の２条和が急激に小
さくなる。つまり、図６に示すように入出力特性の原点
付近の乱れを非常に少なくすることができる。
をデシメータ５の出力周期の１／２，１／８，１／３２
にした時のディザ１の出力する方形波の振幅と入出力特
性の原点付近での誤差の２条和の関係を示す。ここで、
入出力特性の原点付近での誤差の２条和は図４に示した
入出力特性の原点付近での乱れを表す指標として使用し
た。この図５に示した関係から分かるようにディザ１の
出力波形の周期がデシメータ５の出力周期の１／８の周
期ではディザ１の出力する方形波の振幅が本実施例のΔ
Σ型ＡＤ変換器の変換範囲の１／１６以上で入出力特性
の原点付近での誤差の２条和が急激に小さくなる。ま
た、ディザ１の出力波形の周期がデシメータ５の出力周
期の１／２の周期ではディザ１の出力する方形波の振幅
が本実施例のΔΣ型ＡＤ変換器の変換範囲の１／３２以
上で入出力特性の原点付近での誤差の２条和が急激に小
さくなる。つまり、図６に示すように入出力特性の原点
付近の乱れを非常に少なくすることができる。
【００１４】次に、本ΔΣ型ＡＤ変換器の回路構成を図
７により説明する。本ΔΣ型ＡＤ変換器は第１のタイミ
ングで動作するアナログスイッチ１２，１４，１７，１
９，２６，２８，３２，３４と第２のタイミングで動作
するアナログスイッチ１５，１６，２０，２１，２９，
３０，３５，３６とこれらアナログスイッチのオンオフ
動作によって充放電されるコンデンサ１３，１８，２
７，３３と演算増幅器２２とによって構成される積分器
２と、比較器２３によって構成される量子化器３と、Ｄ
フリップフロップ２５によって構成される遅延器４と、
抵抗３９，４０，４１，４２，４３で発生した電圧を切
り替え器３１で切り換えることで動作する１ビットの局
部ＤＡ変換器６と、抵抗３９，４０，４１，４２，４３
で発生した電圧を切り換える切り替え器３７と切り替え
器３７を切り換える信号を発生する分周器３８から構成
されるデイザ１によって構成される。
７により説明する。本ΔΣ型ＡＤ変換器は第１のタイミ
ングで動作するアナログスイッチ１２，１４，１７，１
９，２６，２８，３２，３４と第２のタイミングで動作
するアナログスイッチ１５，１６，２０，２１，２９，
３０，３５，３６とこれらアナログスイッチのオンオフ
動作によって充放電されるコンデンサ１３，１８，２
７，３３と演算増幅器２２とによって構成される積分器
２と、比較器２３によって構成される量子化器３と、Ｄ
フリップフロップ２５によって構成される遅延器４と、
抵抗３９，４０，４１，４２，４３で発生した電圧を切
り替え器３１で切り換えることで動作する１ビットの局
部ＤＡ変換器６と、抵抗３９，４０，４１，４２，４３
で発生した電圧を切り換える切り替え器３７と切り替え
器３７を切り換える信号を発生する分周器３８から構成
されるデイザ１によって構成される。
【００１５】本回路は第１のタイミングと第２のタイミ
ングでアナログスイッチ１２，１４，１５，１６，１
７，１９，２０，２１，２６，２８，２９，３０，３
２，３４，３５，３６をオンオフさせる動作を繰り返す
ことで、入力信号に比例した電荷をコンデンサ１３に充
放電させ、この充放電させた電荷をコンデンサ１８へ転
送し、また、切り替え器３１の出力に比例した電荷をコ
ンデンサ２７に充放電させ、この充放電させた電荷をコ
ンデンサ１８へ転送し、更に、切り替え器７１の出力に
比例した電荷をコンデンサ３３に充放電させ、この充放
電させた電荷をコンデンサ１８へ転送する。つまり、入
力信号と切り替え器３１の出力（局部ＤＡ変換器６の出
力）と切り替え器３７の出力（ディザ１の出力）の和に
比例した電荷をコンデンサ１８に積分する。なお、演算
増幅器２２の出力にはコンデンサ１８に充電された電荷
に比例した電圧が得られる。
ングでアナログスイッチ１２，１４，１５，１６，１
７，１９，２０，２１，２６，２８，２９，３０，３
２，３４，３５，３６をオンオフさせる動作を繰り返す
ことで、入力信号に比例した電荷をコンデンサ１３に充
放電させ、この充放電させた電荷をコンデンサ１８へ転
送し、また、切り替え器３１の出力に比例した電荷をコ
ンデンサ２７に充放電させ、この充放電させた電荷をコ
ンデンサ１８へ転送し、更に、切り替え器７１の出力に
比例した電荷をコンデンサ３３に充放電させ、この充放
電させた電荷をコンデンサ１８へ転送する。つまり、入
力信号と切り替え器３１の出力（局部ＤＡ変換器６の出
力）と切り替え器３７の出力（ディザ１の出力）の和に
比例した電荷をコンデンサ１８に積分する。なお、演算
増幅器２２の出力にはコンデンサ１８に充電された電荷
に比例した電圧が得られる。
【００１６】本ΔΣ型ＡＤ変換器の変換範囲は抵抗３
９，４０，４１，４２，４３で発生する電圧とコンデン
サ１３，２７によって決まり、ディザの振幅は抵抗３
９，４０，４１，４２，４３で発生する電圧とコンデン
サ１３，３３によって決まるから、これらの回路定数を
適当に選ぶことで、ディザ１の振幅を本ΔΣ変調器の変
換範囲の１／１６以上にすることができる。
９，４０，４１，４２，４３で発生する電圧とコンデン
サ１３，２７によって決まり、ディザの振幅は抵抗３
９，４０，４１，４２，４３で発生する電圧とコンデン
サ１３，３３によって決まるから、これらの回路定数を
適当に選ぶことで、ディザ１の振幅を本ΔΣ変調器の変
換範囲の１／１６以上にすることができる。
【００１７】また、デシメータ２４の出力周期はアナロ
グスイッチ１２，１４，１５，１６，１７，１９，２
０，２１，２６，２８，２９，３０，３２，３４，３
５，３６をオンオフさせる信号の２のｎ条（ｎは整数）
にすることで、このアナログスイッチ１２，１４，１
５，１６，１７，１９，２０，２１，２６，２８，２
９，３０，３２，３４，３５，３６をオンオフさせる信
号を分周器３８で分周し、切り替え器３７へ与えること
で、ディザの周期をデシメータ２４の出力周期の１／８
以上にすることができる。
グスイッチ１２，１４，１５，１６，１７，１９，２
０，２１，２６，２８，２９，３０，３２，３４，３
５，３６をオンオフさせる信号の２のｎ条（ｎは整数）
にすることで、このアナログスイッチ１２，１４，１
５，１６，１７，１９，２０，２１，２６，２８，２
９，３０，３２，３４，３５，３６をオンオフさせる信
号を分周器３８で分周し、切り替え器３７へ与えること
で、ディザの周期をデシメータ２４の出力周期の１／８
以上にすることができる。
【００１８】
【発明の効果】本発明によれば、ΔΣ型ＡＤ変換器の入
出力特性の原点付近の特性の乱れ及び不感帯を無くすこ
とができるので、直流信号をΔΣ型ＡＤ変換器でデジタ
ル化する場合に誤差を微少にでき高精度を達成すること
ができる。
出力特性の原点付近の特性の乱れ及び不感帯を無くすこ
とができるので、直流信号をΔΣ型ＡＤ変換器でデジタ
ル化する場合に誤差を微少にでき高精度を達成すること
ができる。
【図１】第１の実施例のΔΣ型ＡＤ変換器の構成を示す
図。
図。
【図２】従来のΔΣ型ＡＤ変換器の構成を示す図。
【図３】従来のΔΣ型ＡＤ変換器の入出力特性を示す
図。
図。
【図４】従来のΔΣ型ＡＤ変換器の原点付近の入出力特
性を示す図。
性を示す図。
【図５】第１の実施例のディザ１の出力する方形波の周
期及び振幅と入出特性の原点付近の誤差の２条和の関係
を示す図。
期及び振幅と入出特性の原点付近の誤差の２条和の関係
を示す図。
【図６】第１の実施例のΔΣ型ＡＤ変換器の原点付近の
入出力特性を示す図。
入出力特性を示す図。
【図７】第１の実施例のΔΣ型ＡＤ変換器の回路図。
１…ディザ、２，７…積分器、３，８…量子化器、４，
９…遅延器、５，１０，２４…デシメータ、６，１１…
局部ＤＡ変換器、１２，１４，１５，１６，１７，１
９，２０，２１，２６，２８，２９，３０，３２，３
４，３５，３６…アナログスイッチ、１３，１８，２
７，３３…コンデンサ、２２…演算増幅器、２３…比較
器、２５…Ｄフリップフロップ、３１，３７…切り替え
器、３８…分周器、３９，４０，４１，４２，４３…抵
抗。
９…遅延器、５，１０，２４…デシメータ、６，１１…
局部ＤＡ変換器、１２，１４，１５，１６，１７，１
９，２０，２１，２６，２８，２９，３０，３２，３
４，３５，３６…アナログスイッチ、１３，１８，２
７，３３…コンデンサ、２２…演算増幅器、２３…比較
器、２５…Ｄフリップフロップ、３１，３７…切り替え
器、３８…分周器、３９，４０，４１，４２，４３…抵
抗。
フロントページの続き (72)発明者 半沢 恵二 茨城県ひたちなか市高場2477番地 株式会 社日立カーエンジニアリング内 Ｆターム(参考） 5J022 AA00 AB01 BA03 CA01 CA07 CB06 CD06 CE04 CF01 CF03 CF07 5J064 AA01 BA03 BA13 BB04 BC03 BC06 BC10 BC12 BC14 BC16 BC17 BC21 BC24 BD01
Claims (3)
- 【請求項１】ディザを有するΔΣ変調器と、前記ΔΣ変
調器の出力の平均値を周期的に出力するデシメータとを
有するΔΣ型ＡＤ変換器であって、 前記ディザの波形の振幅を前記ΔΣ変調器の変換範囲の
１／１６以上にし、且つ、前記ディザの波形の周期を前
記デシメータの出力周期の１／８以上にしたことを特徴
とするΔΣ型ＡＤ変換器。 - 【請求項２】少なくとも第１の出力電圧レベルと第２の
出力電圧レベルとを有する局部ＤＡ変換器と、周期的な
波形を発生する周期波形発生手段と、入力信号と前記局
部ＤＡ変換器の出力と前記周期波形発生手段の出力の和
を積分する積分器と、前記積分器の出力を比較する比較
器と、前記比較器の出力に応じて前記局部ＤＡ変換器の
出力を変化させる手段と、前記比較器の出力の平均値を
周期的に出力するデシメータとを有するΔΣ型ＡＤ変換
器であって、 前記周期的な波形の振幅を前記局部ＤＡ変換器の第１の
出力電圧レベルと第２の出力電圧レベルの差の１／１６
以上にし、且つ、前記周期的な波形の周期を前記デシメ
ータの出力周期の１／８以上にしたことを特徴とするΔ
Σ型ＡＤ変換器。 - 【請求項３】請求項１又は２において、 前記周期波形発生手段の出力波形が方形波であることを
特徴とするΔΣ型ＡＤ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290337A JP2002100992A (ja) | 2000-09-20 | 2000-09-20 | Δς型ａｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290337A JP2002100992A (ja) | 2000-09-20 | 2000-09-20 | Δς型ａｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100992A true JP2002100992A (ja) | 2002-04-05 |
Family
ID=18773578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290337A Pending JP2002100992A (ja) | 2000-09-20 | 2000-09-20 | Δς型ａｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100992A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098828B2 (en) | 2004-06-23 | 2006-08-29 | Semiconductor Technology Academic Research Center | Complex band-pass ΔΣ AD modulator for use in AD converter circuit |
| KR100716737B1 (ko) | 2005-08-20 | 2007-05-14 | 삼성전자주식회사 | 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법 |
| US7227482B2 (en) | 2005-06-15 | 2007-06-05 | Semiconductor Technology Academic Research Center | Complex band-pass filter for use in digital radio receiver and complex band-pass Δ-Σ AD modulator using the same |
| US7242337B2 (en) | 2005-07-22 | 2007-07-10 | Semiconductor Technology Academic Research Center | Band-pass Δ-Σ AD modulator for AD-converting high frequency narrow-band signal with higher precision and lower power consumption |
| US7567194B2 (en) | 2007-06-21 | 2009-07-28 | Sanyo Electric Co., Ltd. | Delta sigma modulator and delta sigma A/D converter |
| JP2009182571A (ja) * | 2008-01-30 | 2009-08-13 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2009182899A (ja) * | 2008-01-31 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | デルタシグマ変調器ならびにａｄ変換器およびｄａ変換器 |
| US7696910B2 (en) | 2007-03-30 | 2010-04-13 | Nec Electronics Corporation | Dither circuit and analog digital converter having dither circuit |
| JP2010141715A (ja) * | 2008-12-12 | 2010-06-24 | Canon Inc | 撮像装置及び撮像システム |
| WO2021005828A1 (ja) * | 2019-07-10 | 2021-01-14 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
-
2000
- 2000-09-20 JP JP2000290337A patent/JP2002100992A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098828B2 (en) | 2004-06-23 | 2006-08-29 | Semiconductor Technology Academic Research Center | Complex band-pass ΔΣ AD modulator for use in AD converter circuit |
| US7227482B2 (en) | 2005-06-15 | 2007-06-05 | Semiconductor Technology Academic Research Center | Complex band-pass filter for use in digital radio receiver and complex band-pass Δ-Σ AD modulator using the same |
| US7242337B2 (en) | 2005-07-22 | 2007-07-10 | Semiconductor Technology Academic Research Center | Band-pass Δ-Σ AD modulator for AD-converting high frequency narrow-band signal with higher precision and lower power consumption |
| KR100716737B1 (ko) | 2005-08-20 | 2007-05-14 | 삼성전자주식회사 | 양자화 레벨에 디더 노이즈를 적용한 델타-시그마 변환기및 이를 이용한 델타-시그마 변환 방법 |
| US7696910B2 (en) | 2007-03-30 | 2010-04-13 | Nec Electronics Corporation | Dither circuit and analog digital converter having dither circuit |
| US7567194B2 (en) | 2007-06-21 | 2009-07-28 | Sanyo Electric Co., Ltd. | Delta sigma modulator and delta sigma A/D converter |
| JP2009182571A (ja) * | 2008-01-30 | 2009-08-13 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2009182899A (ja) * | 2008-01-31 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | デルタシグマ変調器ならびにａｄ変換器およびｄａ変換器 |
| JP2010141715A (ja) * | 2008-12-12 | 2010-06-24 | Canon Inc | 撮像装置及び撮像システム |
| WO2021005828A1 (ja) * | 2019-07-10 | 2021-01-14 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
| JP2021016028A (ja) * | 2019-07-10 | 2021-02-12 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
| TWI754232B (zh) * | 2019-07-10 | 2022-02-01 | 日商歐姆龍股份有限公司 | Ad變換裝置、ad變換方法以及訊號處理裝置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2647136B2 (ja) | アナログ−デジタル変換回路 | |
| US5786778A (en) | Variable sample-rate DAC/ADC/converter system | |
| EP0513241B1 (en) | Sigma delta modulator | |
| EP0293780B1 (en) | Analog-to-digital converter employing delta-sigma modulation | |
| CA2562254C (en) | A method and system for analog to digital conversion using digital pulse width modulation (pwm) | |
| CN108233937B (zh) | 积分量化器电路、其操作方法和使用它的系统 | |
| US5461381A (en) | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor | |
| EP0520617B1 (en) | Sigma-delta analogue-to-digital converter with improved stability. | |
| EP0764368A1 (en) | Oversampled high-order modulator | |
| JPH10511233A (ja) | 演算増幅器のオフセット電圧に低感度のスイッチド・コンデンサ、１ビット・ディジタル／アナログ・コンバータ | |
| JPH07162307A (ja) | アナログ−ディジタル変換器 | |
| JP2005507599A (ja) | 増分デルタ・アナログ／ディジタル変換器 | |
| EP0988704B1 (en) | Analogue-to-digital conversion using frequency-modulated input or intermediate values | |
| JP2010171484A (ja) | 半導体集積回路装置 | |
| KR20050086704A (ko) | 펄스 폭 변조된 잡음 형성기 | |
| JP2002100992A (ja) | Δς型ａｄ変換器 | |
| US20040036636A1 (en) | Tone-free dithering methods for sigma-delta DAC | |
| US20080136666A1 (en) | Method and Apparatus for Reading Out an Analog Sensor Output Signal | |
| JP2006333053A (ja) | アナログデジタル変換器 | |
| JPH06237176A (ja) | 三次シグマ−デルタ・アナログ−デジタル変換器回路網 | |
| JPH05284033A (ja) | Σδ変調器 | |
| JP3226657B2 (ja) | Δςモジュレータ | |
| Ortmanns et al. | Successful design of cascaded continuous-time/spl Sigma//spl Delta/modulators | |
| JP3192256B2 (ja) | Δςモジュレータ | |
| JPH0690168A (ja) | Ａ／ｄ変換回路 |