TWI754232B - Ad變換裝置、ad變換方法以及訊號處理裝置 - Google Patents

Ad變換裝置、ad變換方法以及訊號處理裝置 Download PDF

Info

Publication number
TWI754232B
TWI754232B TW109106219A TW109106219A TWI754232B TW I754232 B TWI754232 B TW I754232B TW 109106219 A TW109106219 A TW 109106219A TW 109106219 A TW109106219 A TW 109106219A TW I754232 B TWI754232 B TW I754232B
Authority
TW
Taiwan
Prior art keywords
signal
conversion
value
digital
analog
Prior art date
Application number
TW109106219A
Other languages
English (en)
Other versions
TW202103455A (zh
Inventor
國安裕生
山田隆章
Original Assignee
日商歐姆龍股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商歐姆龍股份有限公司 filed Critical 日商歐姆龍股份有限公司
Publication of TW202103455A publication Critical patent/TW202103455A/zh
Application granted granted Critical
Publication of TWI754232B publication Critical patent/TWI754232B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本發明的課題在於於過抽樣方式的AD變換裝置中，抑制顫動訊號的不均的影響，而使AD變換性能穩定化。AD變換裝置包括：顫動訊號生成部，生成加至類比輸入訊號的顫動訊號；AD變換部，進行將加有顫動訊號的類比輸入訊號變換為數位值的處理；以及平均化處理部，算出藉由於規定期間內多次進行借助所述AD變換部的變換處理而獲得的數位值的平均值，並作為以規定期間作為抽樣週期的AD變換後的數位訊號予以輸出。顫動訊號在所述規定期間，在相當於設定在6 LSB以上且260 LSB以下的範圍的值的振幅範圍內，值發生變動。

Description

AD變換裝置、AD變換方法以及訊號處理裝置
本發明是有關於一種進行過抽樣（oversampling）的類比數位（Analog Digital，AD）變換裝置。
例如，如專利文獻1～專利文獻3所記載般，於過抽樣方式的AD變換器中，為了改善輸出的訊噪比（Signal/Noise，S/N），對輸入訊號加上顫動（dither）訊號。
另外，已知的是，於過抽樣方式的AD變換器中，藉由對大量AD變換資料實施平均化處理，從而提高解析度以及S/N。 [現有技術文獻] [專利文獻]
專利文獻1：日本公開專利公報「日本專利特開2014-7518號（2014年1月16日公開）」 專利文獻2：日本專利公報「日本專利第4648996號（2011年3月9日發行）」 專利文獻3：日本公開專利公報「日本專利平6-104751號（1994年4月15日公開）」
[發明所欲解決之課題]
如上所述的對輸入訊號加上顫動訊號的以往技術中，顫動訊號的大小是關鍵。然而，該些以往技術中，並未明確表示將顫動訊號設為何種程度的大小這一設計方針。因此，多無法獲得期待的改善效果。
理論上，顫動訊號的振幅最佳為2 LSB（±1 LSB）。然而，實際上，難以利用實用的成本來實現將相當於1 LSB的非常微小的電壓每次無誤差地準確加至輸入訊號般的電路或環境。
當顫動訊號小於1 LSB時，預想解析度的改善效果小，或者解析度完全得不到改善。另外，當顫動訊號超過1 LSB時，無法預想如何改善解析度。因此，若顫動訊號的振幅不均，則會產生下述問題，即，解析度受到其影響，而得不到穩定的AD變換性能。
本發明的一形態的目的在於，於過抽樣方式的AD變換裝置中，抑制顫動訊號的不均的影響，而使AD變換性能穩定化。 [解決課題之手段]
為了解決所述課題，本發明的一形態的AD變換裝置包括：顫動訊號生成部，生成加至類比輸入訊號的顫動訊號；AD變換部，進行將加有所述顫動訊號的所述類比輸入訊號變換為數位值的處理；以及平均化處理部，算出藉由於規定期間內多次進行借助所述AD變換部的變換處理而獲得的所述數位值的平均值，並作為以所述規定期間作為抽樣週期的AD變換後的數位訊號予以輸出，所述顫動訊號在所述規定期間，在相當於設定在6 LSB以上且260 LSB以下的範圍的值的振幅範圍內，值發生變動。
為了解決所述課題，本發明的一形態的AD變換方法包括：顫動訊號生成步驟，生成加至類比輸入訊號的顫動訊號；AD變換步驟，進行將加有所述顫動訊號的所述類比輸入訊號變換為數位值的處理；以及平均化處理步驟，算出藉由於規定期間內多次進行所述AD變換步驟中的變換處理而獲得的所述數位值的平均值，並作為以所述規定期間作為抽樣週期的AD變換後的數位訊號予以輸出，所述顫動訊號在所述規定期間，在相當於設定在6 LSB以上且260 LSB以下的範圍的值的振幅範圍內，值發生變動。 [發明之效果]
根據本發明的一形態，於過抽樣方式的AD變換裝置中，可抑制顫動訊號的不均的影響，從而使AD變換性能穩定化。
〔實施形態〕 以下，基於圖式來說明本發明的一側面的實施形態（以下亦稱作「本實施形態」）。
§1 適用例 使用圖1來說明適用本發明的場景的一例。
圖1是表示本實施形態的訊號處理裝置100的概略構成的方塊圖。
如圖1所示，訊號處理裝置100是導入類比訊號，變換為數位訊號並予以輸出的類比輸入單元之類的裝置，包括AD變換裝置10與訊號輸出部20。AD變換裝置10將自感測器30輸出的檢測值經由放大器（amplifier）（圖中以AMP表示）40而輸入的類比的輸入訊號（類比輸入訊號）變換為數位訊號。訊號輸出部20將數位訊號輸出至可程式化邏輯控制器（Programmable Logic Controller，PLC）。感測器30對溫度、壓力等各種物理量進行檢測。
再者，訊號處理裝置100並不限定於如上述般將導入的類比輸入訊號變換為數位訊號並輸出至PLC的裝置。例如，訊號處理裝置100亦可為甚至具有溫度控制功能（具備控制部以及對控制對象（加熱器（heater）等）的控制輸出部）的溫度控制單元。另外，訊號處理裝置100亦可為作為顯示器的數位面板儀錶（digital panel meter），所述數位面板儀錶將所導入的類比輸入訊號變換為數位訊號，並將對所述數位訊號進行規定處理所得的結果進行數值顯示。
AD變換裝置10包括顫動訊號生成部1、加法器2、AD變換部3、資料保存部4、平均化處理部5及週期控制部6。
顫動訊號生成部1生成加至類比輸入訊號的顫動訊號。加法器2將顫動訊號加至類比輸入訊號。顫動訊號於規定期間，在相當於設定在6最低有效位元（Least Significant Bit，LSB）以上且260 LSB以下的範圍的值的振幅範圍內，值發生變動。
AD變換部3進行將加有顫動訊號的類比輸入訊號變換為數位值的處理。
平均化處理部5算出藉由於規定期間內多次進行借助AD變換部3的變換處理而獲得的數位值的平均值。另外，平均化處理部5將所算出的數位的平均值，作為以規定期間作為抽樣週期的AD變換後的數位訊號予以輸出。
週期控制部6伴隨藉由AD變換部3多次進行的AD變換處理，對週期性地進行的資料保存部4以及平均化處理部5的運行進行控制。
AD變換裝置10藉由使用於規定期間具有相當於6 LSB以上且260 LSB以下的電壓振幅的顫動訊號，從而可將AD變換的最大誤差抑制至實用的水準。對於誤差降低效果的詳細將後述。
§2 構成例 使用圖1來說明實施形態的AD變換裝置10的構成例。
顫動訊號生成部1生成具有預先設定的振幅設定值（電壓值）的振幅的顫動訊號。作為顫動訊號，使用三角波、鋸齒狀波、正弦波、隨機雜訊（random noise）等波形的訊號。顫動訊號生成部1於AD變換部3針對類比輸入訊號的電壓值所進行的多次AD變換處理的每次處理時，生成在振幅的範圍內根據波形而變化的顫動訊號的電壓值。另外，顫動訊號不僅於規定期間，在相當於所述6 LSB以上且260 LSB以下的振幅範圍內值發生變動，更佳為，亦可於規定期間，在相當於12 LSB以上且120 LSB以下的振幅範圍內值發生變動。關於顫動訊號的振幅設定，將在後文進行詳細說明。
加法器2將由顫動訊號生成部1所生成的顫動訊號的電壓加至類比輸入訊號的電壓。更詳細而言，加法器2於AD變換部3對類比輸入訊號的電壓值所進行的多次AD變換處理的每次處理時，加上自顫動訊號生成部1輸出的變化的電壓值。
AD變換部3是將自加法器2輸入的電壓（類比值）變換為數位值的AD變換裝置10的主要部分。AD變換部3包含二重積分型、逐次比較型等各種方式的AD變換器。AD變換部3藉由對類比輸入訊號的電壓值進行多次（平均化處理部5進行平均化處理的平均次數）AD變換處理而實現過抽樣。
資料保存部4將自AD變換部3輸出的類比輸入訊號的電壓值的多個數位值作為資料予以保存。更詳細而言，資料保存部4將依序輸入的數位值相加。資料保存部4根據來自週期控制部6的後述的重設（reset）訊號，對相加的數位值（合計值）進行重設。資料保存部4包含記憶體（memory）、暫存器（register）等。
週期控制部6在由AD變換部3所進行的AD變換的執行次數達到預先設定的次數時，對資料保存部4輸出重設訊號。因此，週期控制部6包含對AD變換的執行次數進行計數的計數器（counter）。該計數器藉由對每當一次AD變換結束時自AD變換部3輸出的結束中斷訊號（脈波）進行計數，對AD變換的執行次數進行計數。
平均化處理部5將自資料保存部4輸出的數位值的合計值，除以自週期控制部6所給予的、預先設定的AD變換的平均次數，從而算出數位值的平均值。平均化處理部5藉由將AD變換部3進行多次AD變換處理的規定期間作為抽樣週期，輸出於所述抽樣週期藉由平均化處理而獲得的一個數位值。
繼而，對由如上述般構成的AD變換裝置10所進行的AD變換處理進行說明。
圖2是表示由AD變換裝置10所進行的AD變換的處理順序的流程圖。此處，對將類比輸入訊號加上作為顫動訊號的鋸齒狀波的示例（AD變換方法）進行說明。
如圖2所示，首先，週期控制部6進行各種值的初始設定（步驟S1）。週期控制部6於初始設定中，將平均次數Nave、計數值（計數器輸出值）Q、合計值S、顫動訊號電壓V以及顫動振幅Ad的初始值設定至暫存器等中。平均次數Nave的初始值例如為1024。計數值Q以及合計值S的初始值為0。若顫動振幅Ad例如為相當於12 LSB的電壓，則顫動訊號電壓V的初始值為0 LSB，以使顫動振幅Ad在0 LSB～12 LSB的範圍內變化。再者，顫動訊號電壓V的初始值亦可為-6 LSB，以使顫動振幅Ad在-6 LSB～6 LSB的範圍內變化。
此處，平均次數Nave是於平均化處理部5所進行的平均化（除法）中所用的除數，是AD變換部3所進行的AD變換處理的次數。計數值Q是計數器的計數輸出值。合計值S是在資料保存部4對數位值的每次相加時所獲得的值。顫動訊號電壓V是自顫動訊號生成部1輸出的電壓值。顫動振幅Ad是顫動訊號的振幅。
於初始設定後，週期控制部6將計數器的計數值Q加上1，藉此來更新計數值Q（步驟S2）。
繼而，加法器2將自顫動訊號生成部1輸出的顫動訊號電壓V加至輸入訊號的電壓（輸入訊號電壓）（步驟S3）。AD變換部3對加有顫動訊號電壓V的輸入訊號電壓執行AD變換處理（步驟S4、AD變換步驟）。AD變換處理的結果所獲得的數位值被保存於資料保存部4中。另外，AD變換部3在AD變換處理結束時，輸出結束中斷訊號。
當執行一次AD變換處理時，週期控制部6判定當前的計數值Q是否已達到平均次數Nave（步驟S5）。若週期控制部6於步驟S5中判定為當前的計數值Q未達到平均次數Nave（否（NO）），則更新變量（步驟S6），並將處理返回步驟S2。
於步驟S6中，保存於資料保存部4的數位值即合計值S是將初始值加上藉由本次的AD變換處理而獲得的數位值（本次測量值Sn）。另外，顫動訊號生成部1自週期控制部6接收變量更新的通知，對顫動訊號電壓V加上將顫動振幅Ad除以平均次數Nave所得的值（顫動訊號生成步驟）。
於步驟S5中，若週期控制部6判定為當前的計數值Q已達到平均次數Nave（是（YES）），則將重設訊號給予至資料保存部4。藉此，平均化處理部5將自資料保存部4輸出的合計值S除以平均次數Nave，藉此來算出平均值M（步驟S7、平均化處理步驟）。
繼而，週期控制部6判定是否滿足結束條件（步驟S8）。若週期控制部6判定為已滿足結束條件（是），則結束處理。作為結束條件，可列舉：自處理開始起已到達規定的處理時間（規定時間）；以及由用戶發布了結束指令等。另一方面，若週期控制部6判定為不滿足結束條件（否），則重設變量（步驟S9），並將處理返回步驟S2。
週期控制部6於步驟S9中，對資料保存部4的合計值S、計數值Q以及顫動訊號電壓V進行重設。週期控制部6伴隨所述重設，向顫動訊號生成部1以及資料保存部4分別輸出用於對顫動訊號電壓V以及合計值S進行重設的重設訊號。
如上所述，於由AD變換部3所進行的多次AD變換處理的每次處理時，對類比輸入訊號的電壓值加上在顫動訊號的規定的振幅範圍內變動的電壓。此種輸入訊號經AD變換處理而成為數位值，進而經相加且經平均化。藉此，離散化誤差得以抑制，且高解析度化得以實現。
此處，對顫動訊號的波形與AD變換處理的次數的關係進行說明。
圖3是表示於AD變換裝置10中所用的顫動訊號的波形例、訊號位準的頻率分佈與AD變換精度的關係的圖。
如圖3所示，顫動訊號具有三角波、鋸齒狀波、正弦波、隨機雜訊等公知的波形。三角波以及鋸齒狀波的訊號位準的頻率均勻地分佈，AD變換的精度良好，因此較佳。正弦波的訊號位準的頻率以訊號位準低的一側與高的一側較中央側大的方式而稍稍偏頗，作為AD變換的精度，為可使用的水準。隨機雜訊的訊號位準的頻率不均，作為AD變換的精度，為可使用的水準。
通常，具有10位元的解析度的AD變換器將顫動訊號電壓加至輸入訊號電壓後，進行過抽樣。藉此，於得到相當於16位元解析度的數位輸出的情況下，若顫動訊號為三角波或鋸齒波，則過抽樣次數為2n （n＝16－10＝6）次即可。與此相對，於同樣得到相當於16位元解析度的數位輸出的情況下，若顫動訊號為隨機雜訊，則需要4n （n＝6）次左右（三角波的2n 倍）。
繼而，參照圖4來說明雜訊的振幅（顫動訊號振幅）與AD變換的最大誤差的關係。圖4是表示於AD變換裝置10中生成的雜訊（顫動訊號）的振幅與AD變換後的最大誤差的關係的圖。
圖4的下側所示的圖是將上側所示的圖的一部分放大表示。圖4的橫軸表示雜訊振幅[LSB]，是過抽樣前的AD變換部3原本的解析度下的LSB（例如若為10位元，則基準電壓/210 =1 LSB）。縱軸表示AD變換的最大誤差[LSB]，是以過抽樣後的解析度進行計算時的LSB（例如若為16位元，則基準電壓/216 =1 LSB）。圖4所示的關係是基於藉由反覆進行1024次過抽樣而獲得的結果。
如圖4所示，於雜訊振幅為6 LSB以上且260 LSB以下的範圍，AD變換的最大誤差為2 LSB以下。另外，於雜訊振幅為12 LSB以上且120 LSB以下的範圍，則AD變換的最大誤差為1 LSB以下。
與此相對，當雜訊振幅為2 LSB（±1 LSB）時，AD變換的最大誤差大致為0，但若雜訊振幅即便只是稍稍偏離2 LSB，AD變換的最大誤差亦將急遽變大。因此，如於「發明所欲解決之課題」中所述般，難以利用實用的成本來實現將相當於2 LSB的非常微小的電壓每次無誤差地準確加至輸入訊號的電路或環境。
再者，AD變換部3可進行AD變換的輸入電壓的範圍（基準電壓）是已決定的。因此，當對輸入訊號加上顫動訊號時，可進行AD變換的輸入訊號的電壓幅度變窄。因而，當將AD變換的最大誤差設為2 LSB時，作為顫動訊號的振幅，較佳為並非接近上限即260 LSB的值，而是設為更小的值。
然而，例如於感測器30為熱電偶，測定對象溫度的變化幅度相對較小的情況下，測量所需的輸入電壓的範圍亦變得相對較小。因而，於此情況下，與所需的解析度相應的數位值的可採用範圍亦變小，因此即使加上具有相當於上限即260 LSB的振幅的顫動訊號，亦可無障礙地進行AD變換。
本實施形態的AD變換裝置10算出作為多次重覆由AD變換部3所進行的AD變換處理的結果而獲得的多個數位值的平均。藉此，可提高解析度。具體而言，於AD變換部3的解析度為10位元的情況下，藉由進行1024（=210 ）次AD變換處理，可獲得相當於16位元的解析度的數位值。
再者，AD變換處理的次數是根據使解析度提高多少來適當設定，亦可為64（=26 ）次等。
另外，藉由將雜訊振幅設定為所述範圍，從而可將AD變換的最大誤差抑制為實用的值。具體而言，藉由顫動訊號具有相當於6 LSB以上且260 LSB以下的電壓振幅，可將AD變換的最大誤差抑制為2 LSB以下。另外，藉由顫動訊號具有相當於12 LSB以上且120 LSB以下的電壓振幅，可將AD變換的最大誤差抑制為1 LSB以下。
因此，即使顫動訊號的振幅產生不均或誤差，對解析度造成的影響亦少。因此，可利用實用的成本來獲得穩定的AD變換性能。
〔借助軟體（software）的實現例〕 訊號處理裝置100的控制塊（尤其是週期控制部6）既可藉由形成於積體電路（積體電路（Integrated circuit，IC）晶片（chip））等的邏輯電路（硬體（hardware））來實現，亦可藉由軟體來實現。
於後者的情況下，訊號處理裝置100具備執行實現其功能的軟體即控制程式的命令的中央處理單元（Central Processing Unit，CPU）、可由CPU讀取地記錄有所述程式及各種資料的唯讀記憶體（Read Only Memory，ROM）或記憶裝置（將他們稱作「記錄媒體」）、以及展開所述程式的隨機存取記憶體（Random Access Memory，RAM）等。而且，藉由CPU自所述記錄媒體中讀取所述程式並執行，從而達成本發明的目的。
作為所述記錄媒體，可使用「非暫時性的有形媒體」，例如可使用磁帶（tape）、光碟（disk）、儲存卡（card）、半導體記憶體、可程式化的邏輯電路等。另外，所述程式亦可經由可傳輸該程式的任意傳輸媒體（通訊網路（network）或廣播波等）而供給至所述電腦。
再者，本發明亦能以所述程式藉由電子式傳輸而具現化的、埋入載波中的資料訊號的形態來實現。
〔總結〕 本實施形態的AD變換裝置包括：顫動訊號生成部，生成加至類比輸入訊號的顫動訊號；AD變換部，進行將加有所述顫動訊號的所述類比輸入訊號變換為數位值的處理；以及平均化處理部，算出藉由於規定期間內多次進行借助所述AD變換部的變換處理而獲得的所述數位值的平均值，並作為以所述規定期間作為抽樣週期的AD變換後的數位訊號予以輸出，所述顫動訊號在所述規定期間，在相當於設定在6 LSB以上且260 LSB以下的範圍的值的振幅範圍內，值發生變動。
另外，本實施形態的AD變換方法包括：顫動訊號生成步驟，生成加至類比輸入訊號的顫動訊號；AD變換步驟，進行將加有所述顫動訊號的所述類比輸入訊號變換為數位值的處理；以及平均化處理步驟，算出藉由於規定期間內多次進行所述AD變換步驟中的變換處理而獲得的所述數位值的平均值，並作為以所述規定期間作為抽樣週期的AD變換後的數位訊號予以輸出，所述顫動訊號在所述規定期間，在相當於設定在6 LSB以上且260 LSB以下的範圍的值的振幅範圍內，值發生變動。
根據所述構成，可將AD變換的最大誤差抑制為2 LSB以下。因此，即使顫動訊號的振幅產生不均或誤差，對解析度造成的影響亦少。因此，可利用實用的成本來獲得穩定的AD變換性能。
於所述AD變換裝置中，所述顫動訊號亦可在所述規定期間，在相當於設定在12 LSB以上且120 LSB以下的範圍的值的振幅範圍內，值發生變動。
根據所述構成，可將AD變換的最大誤差抑制為1 LSB以下。因此，可進一步使AD變換性能穩定化。
於所述AD變換裝置中，所述顫動訊號亦可在所述規定期間，作為三角波或鋸齒狀波而值發生變動。
根據所述構成，可降低過抽樣次數。因此，可進一步使AD變換性能穩定化。
另外，本實施形態的訊號處理裝置包括：所述任一個AD變換裝置；以及訊號輸出部，輸出自所述AD變換裝置輸出的數位訊號。
根據所述構成，可輸出高解析度以及S/N有所提高的數位訊號。
〔附註事項〕 本發明並不限定於所述的各實施形態，可在請求項所示的範圍內進行各種變更，將分別在不同的實施形態中揭示的技術手段適當組合而獲得的實施形態亦包含於本發明的技術範圍內。
1:顫動訊號生成部 2:加法器 3:AD變換部 4:資料保存部 5:平均化處理部 6:週期控制部 10:AD變換裝置 20:訊號輸出部 30:感測器 40:放大器 100:訊號處理裝置 Ad:顫動振幅 M:平均值 Nave:平均次數 V:顫動訊號電壓 Q:計數值（計數器輸出值） S:合計值 Sn:數位值（本次測量值） S1～S9:步驟
圖1是表示本發明的一實施形態的訊號處理裝置的構成的方塊圖。 圖2是表示所述訊號處理裝置中的由AD變換裝置所進行的AD變換處理的順序的流程圖。 圖3是表示所述AD變換裝置中所用的顫動訊號的波形例、訊號位準的頻率分佈與AD變換精度的關係的圖。 圖4是表示於所述AD變換裝置中生成的雜訊（顫動訊號）的振幅與AD變換後的最大誤差的關係的圖。
1:顫動訊號生成部
2:加法器
3:AD變換部
4:資料保存部
5:平均化處理部
6:週期控制部
10:AD變換裝置
20:訊號輸出部
30:感測器
40:放大器
100:訊號處理裝置

Claims (4)

  1. 一種類比數位變換裝置，包括：顫動訊號生成部，生成加至類比輸入訊號的顫動訊號；類比數位變換部，進行將加有所述顫動訊號的所述類比輸入訊號變換為數位值的處理；以及平均化處理部，算出藉由於規定期間內多次進行借助所述類比數位變換部的變換處理而獲得的所述數位值的平均值，並作為以所述規定期間作為抽樣週期的類比數位變換後的數位訊號予以輸出，所述顫動訊號在所述規定期間，在相當於設定在12最低有效位元以上且120最低有效位元以下的範圍的值的振幅範圍內，值發生變動。
  2. 如請求項1所述的類比數位變換裝置，其中所述顫動訊號在所述規定期間，作為三角波或鋸齒狀波而值發生變動。
  3. 一種訊號處理裝置，包括：如請求項1所述的類比數位變換裝置；以及訊號輸出部，輸出自所述類比數位變換裝置輸出的數位訊號。
  4. 一種類比數位變換方法，包括：顫動訊號生成步驟，生成加至類比輸入訊號的顫動訊號；類比數位變換步驟，進行將加有所述顫動訊號的所述類比輸入訊號變換為數位值的處理；以及 平均化處理步驟，算出藉由於規定期間內多次進行所述類比數位變換步驟中的變換處理而獲得的所述數位值的平均值，並作為以所述規定期間作為抽樣週期的類比數位變換後的數位訊號予以輸出，所述顫動訊號在所述規定期間，在相當於設定在12最低有效位元以上且120最低有效位元以下的範圍的值的振幅範圍內，值發生變動。
TW109106219A 2019-07-10 2020-02-26 Ad變換裝置、ad變換方法以及訊號處理裝置 TWI754232B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-128539 2019-07-10
JP2019128539A JP2021016028A (ja) 2019-07-10 2019-07-10 Ａｄ変換装置、ａｄ変換方法および信号処理装置

Publications (2)

Publication Number Publication Date
TW202103455A TW202103455A (zh) 2021-01-16
TWI754232B true TWI754232B (zh) 2022-02-01

Family

ID=74114601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109106219A TWI754232B (zh) 2019-07-10 2020-02-26 Ad變換裝置、ad變換方法以及訊號處理裝置

Country Status (3)

Country Link
JP (1) JP2021016028A (zh)
TW (1) TWI754232B (zh)
WO (1) WO2021005828A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073777A (en) * 1989-03-13 1991-12-17 Texas Instruments Incorporated Plural delta-sigma converters operating in parallel with independent dither generators
JPH05284033A (ja) * 1992-03-31 1993-10-29 Yokogawa Electric Corp Σδ変調器
US6351229B1 (en) * 2000-09-05 2002-02-26 Texas Instruments Incorporated Density-modulated dynamic dithering circuits and method for delta-sigma converter
JP2002100992A (ja) * 2000-09-20 2002-04-05 Hitachi Ltd Δς型ａｄ変換器
US7035756B2 (en) * 2003-12-17 2006-04-25 Texas Instruments Incorporated Continuous digital background calibration in pipelined ADC architecture
US7075466B1 (en) * 2003-05-20 2006-07-11 Pixelworks, Inc. System and method for improving performance of an analog to digital converter
US20160182074A1 (en) * 2014-12-17 2016-06-23 Analog Devices, Inc. Microprocessor-assisted calibration for analog-to-digital converter
US9667267B2 (en) * 2015-01-26 2017-05-30 China Electronic Technology Corporation, 24Th Research Institute Dither circuit for high-resolution analog-to-digital converters
CN106788444A (zh) * 2016-12-12 2017-05-31 浙江大学 同时实现无杂散、高信噪失真比的低通σδ调制器
TWI645679B (zh) * 2015-12-17 2018-12-21 亞德諾半導體環球公司 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2647136B2 (ja) * 1988-05-13 1997-08-27 株式会社東芝 アナログ−デジタル変換回路
JPH0514201A (ja) * 1991-06-27 1993-01-22 Tdk Corp Ａ／ｄ変換装置
JP2599634Y2 (ja) * 1993-04-01 1999-09-13 株式会社アドバンテスト ディザー回路付きａｄ変換回路
FR2720835B1 (fr) * 1994-06-01 1996-07-12 Schlumberger Ind Sa Circuit de mesure de courant comprenant un transformateur à inductance mutuelle et un circuit intégrateur.
US6445318B1 (en) * 2001-04-05 2002-09-03 Nokia Mobile Phones, Ltd. Method and apparatus for providing signal dependent dither generator for sigma-delta modulator
US8174418B2 (en) * 2009-07-14 2012-05-08 Honeywell International Inc. Inexpensively improving resolution and reducing noise of low-noise signals

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073777A (en) * 1989-03-13 1991-12-17 Texas Instruments Incorporated Plural delta-sigma converters operating in parallel with independent dither generators
JPH05284033A (ja) * 1992-03-31 1993-10-29 Yokogawa Electric Corp Σδ変調器
US6351229B1 (en) * 2000-09-05 2002-02-26 Texas Instruments Incorporated Density-modulated dynamic dithering circuits and method for delta-sigma converter
JP2002100992A (ja) * 2000-09-20 2002-04-05 Hitachi Ltd Δς型ａｄ変換器
US7075466B1 (en) * 2003-05-20 2006-07-11 Pixelworks, Inc. System and method for improving performance of an analog to digital converter
US7035756B2 (en) * 2003-12-17 2006-04-25 Texas Instruments Incorporated Continuous digital background calibration in pipelined ADC architecture
US20160182074A1 (en) * 2014-12-17 2016-06-23 Analog Devices, Inc. Microprocessor-assisted calibration for analog-to-digital converter
US9667267B2 (en) * 2015-01-26 2017-05-30 China Electronic Technology Corporation, 24Th Research Institute Dither circuit for high-resolution analog-to-digital converters
TWI645679B (zh) * 2015-12-17 2018-12-21 亞德諾半導體環球公司 用於多階噪訊移頻數位類比轉換器之適應性數位量化噪訊抵銷濾波器
CN106788444A (zh) * 2016-12-12 2017-05-31 浙江大学 同时实现无杂散、高信噪失真比的低通σδ调制器

Also Published As

Publication number Publication date
JP2021016028A (ja) 2021-02-12
TW202103455A (zh) 2021-01-16
WO2021005828A1 (ja) 2021-01-14

Similar Documents

Publication Publication Date Title
US5361067A (en) Digital linearization calibration for analog to digital converter
TWI528727B (zh) 具有自我校正之三角積分調變器及其校正方法
JP4074823B2 (ja) Ａ／ｄ変換出力データの非直線性補正方法及び非直線性補正装置
JP4605157B2 (ja) 波形生成方法、レーダ装置及びレーダ装置用発振装置
JPS6323687B2 (zh)
CA1191614A (en) Analog to digital conversion method and apparatus
US9634681B1 (en) Analog-to-digital conversion with linearity calibration
TWI754232B (zh) Ad變換裝置、ad變換方法以及訊號處理裝置
JP3515747B2 (ja) ディジタル・アナログ変換回路
EP2405578B1 (en) Analog-to-digital conversion apparatus, analog-to-digital conversion method, and electronic device
CN110750915B (zh) 一种基于分段Spline拟合的测量系统在线修正方法
WO2018064720A1 (en) A device, system and method for digital-to-analogue conversion
JP5914718B2 (ja) 発振器を有する時間ベース、周波数分割回路及びクロックパルス抑制回路
US20220263517A1 (en) Measurement unit configured to provide a measurement result value
JP2016158199A (ja) ディジタル温度補償発振器
JP2015204608A (ja) 物理量センサ装置および物理量センサ装置の調整方法
JP2018119972A (ja) 物理量センサ装置
CN113595552B (zh) 一种应用于数模转换器的非线性校准方法及装置
TWI781534B (zh) 組配來使用計算出之第二值提供測量結果值之測量單元
JP6308796B2 (ja) ディジタル温度補償発振器
Negreiros et al. All digital ADC with linearity correction and temperature compensation
JP4526891B2 (ja) 遅延量測定方法、及び測定装置
CN110048716B (zh) 数模转换器
JPH0388504A (ja) 任意波形発生器
JP2019216450A (ja) 物理量センサ装置の調整方法