JPH0514201A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH0514201A JPH0514201A JP18162391A JP18162391A JPH0514201A JP H0514201 A JPH0514201 A JP H0514201A JP 18162391 A JP18162391 A JP 18162391A JP 18162391 A JP18162391 A JP 18162391A JP H0514201 A JPH0514201 A JP H0514201A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- conversion
- signal
- arithmetic circuit
- wobbling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換器の桁数で定まる精度以上の精度
でＡ／Ｄ変換を行なうＡ／Ｄ変換装置を提供することを
目的とする。 【構成】 入力のアナログ信号に、Ａ／Ｄ変換器の最小
分解能に等しい振幅の傾斜電位を加算して、複数回のＡ
／Ｄ変換動作を行ない、各ディジタル出力を、Ａ／Ｄ変
換器の桁数より大きな桁数をもつ演算回路により平均化
する。
でＡ／Ｄ変換を行なうＡ／Ｄ変換装置を提供することを
目的とする。 【構成】 入力のアナログ信号に、Ａ／Ｄ変換器の最小
分解能に等しい振幅の傾斜電位を加算して、複数回のＡ
／Ｄ変換動作を行ない、各ディジタル出力を、Ａ／Ｄ変
換器の桁数より大きな桁数をもつ演算回路により平均化
する。
Description
【０００１】
【産業上の利用分野】本発明はアナログ信号をディジタ
ル信号に変換するＡ／Ｄ変換装置に関し、特に簡単な構
成で高精度のディジタル出力を提供するＡ／Ｄ変換装置
に関する。
ル信号に変換するＡ／Ｄ変換装置に関し、特に簡単な構
成で高精度のディジタル出力を提供するＡ／Ｄ変換装置
に関する。
【０００２】
【従来の技術】アナログ信号をディジタル信号に変換す
る技術として積分型と逐次比較型が従来から知られてい
る。前者は所定間隔のクロック信号をカウンタで計数す
ると共に、該クロック信号を積分して傾斜電位を発生
し、該傾斜電位が入力アナログ信号のレベルに等しくな
る瞬間にカウンタによる計数を停止し、その時のカウン
タの内容をディジタル出力とする。
る技術として積分型と逐次比較型が従来から知られてい
る。前者は所定間隔のクロック信号をカウンタで計数す
ると共に、該クロック信号を積分して傾斜電位を発生
し、該傾斜電位が入力アナログ信号のレベルに等しくな
る瞬間にカウンタによる計数を停止し、その時のカウン
タの内容をディジタル出力とする。
【０００３】逐次比較型の場合は所定間隔のクロック信
号をカウンタで計数すると共に、カウンタの内容をＤ／
Ａコンバータによりアナログ信号に変換し、その値を入
力のアナログ信号と比較して、両者のレベルが等しくな
った瞬間にカウンタによる計数を停止して、その時のカ
ウンタの内容をディジタル出力とする。最近のマイコン
に内蔵されているＡ／Ｄ変換器は後者の逐次比較型が多
い。
号をカウンタで計数すると共に、カウンタの内容をＤ／
Ａコンバータによりアナログ信号に変換し、その値を入
力のアナログ信号と比較して、両者のレベルが等しくな
った瞬間にカウンタによる計数を停止して、その時のカ
ウンタの内容をディジタル出力とする。最近のマイコン
に内蔵されているＡ／Ｄ変換器は後者の逐次比較型が多
い。
【０００４】
【発明が解決しようとする課題】Ａ／Ｄ変換の精度はカ
ウンタ及びＤ／Ａ変換器の桁数により決定され、現在の
４ビットマイコンに内蔵されるＡ／Ｄ変換器はカウンタ
及びＤ／Ａ変換器が８ビットのものが多い。この場合の
分解能は０．４％（＝１／２５６）である。
ウンタ及びＤ／Ａ変換器の桁数により決定され、現在の
４ビットマイコンに内蔵されるＡ／Ｄ変換器はカウンタ
及びＤ／Ａ変換器が８ビットのものが多い。この場合の
分解能は０．４％（＝１／２５６）である。
【０００５】一方、Ａ／Ｄ変換器のひとつの応用例とし
て、気温、又は相対湿度などのセンサ出力をディジタル
表示する場合について考えてみると、０．１度又は０．
１％の精度での表示を行なうには少なくとも０．１％
（１／１０００）の分解能が必要であり、従来の８ビッ
トのＡ／Ｄ変換器では不十分である。
て、気温、又は相対湿度などのセンサ出力をディジタル
表示する場合について考えてみると、０．１度又は０．
１％の精度での表示を行なうには少なくとも０．１％
（１／１０００）の分解能が必要であり、従来の８ビッ
トのＡ／Ｄ変換器では不十分である。
【０００６】分解能を上げるためにカウンタ及びＤ／Ａ
変換器の桁数を増やすことは、装置のコスト上昇につな
がり好しくない。
変換器の桁数を増やすことは、装置のコスト上昇につな
がり好しくない。
【０００７】本発明は、Ａ／Ｄ変換器のビット数で定ま
る分解能を越える分解能をもつＡ／Ｄ変換装置を提供す
ることを目的とする。
る分解能を越える分解能をもつＡ／Ｄ変換装置を提供す
ることを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
の本発明の特徴は、入力のアナログ信号に対し、予め定
められる桁数のディジタル出力を与えるＡ／Ｄ変換器
と、アナログ入力信号又は該Ａ／Ｄ変換器の基準電位
に、Ａ／Ｄ変換器の最小分解能にほぼ等しい振幅の傾斜
電位を加える手段と、Ａ／Ｄ変換器の桁数より大きな桁
数を有し、Ａ／Ｄ変換器の複数回のディジタル変換出力
の平均値を与える演算回路とを有し、該演算回路の桁数
により定まる精度のディジタル出力を与えるＡ／Ｄ変換
装置にある。
の本発明の特徴は、入力のアナログ信号に対し、予め定
められる桁数のディジタル出力を与えるＡ／Ｄ変換器
と、アナログ入力信号又は該Ａ／Ｄ変換器の基準電位
に、Ａ／Ｄ変換器の最小分解能にほぼ等しい振幅の傾斜
電位を加える手段と、Ａ／Ｄ変換器の桁数より大きな桁
数を有し、Ａ／Ｄ変換器の複数回のディジタル変換出力
の平均値を与える演算回路とを有し、該演算回路の桁数
により定まる精度のディジタル出力を与えるＡ／Ｄ変換
装置にある。
【０００９】
【実施例】図１は本発明による実施例を示し、１０は８
ビットのＡ／Ｄ変換器、１２は加算器、１４は演算回
路、１６はアナログ信号Ａinの入力端子、１８は１０ビ
ットのディジタル出力端子、２０はウォブリング入力信
号である。ウォブリング入力信号は鋸歯状波又は三角波
で、その振幅はＡ／Ｄ変換器１０の最小分解能の値（例
えば１０ｍＶ）とする。
ビットのＡ／Ｄ変換器、１２は加算器、１４は演算回
路、１６はアナログ信号Ａinの入力端子、１８は１０ビ
ットのディジタル出力端子、２０はウォブリング入力信
号である。ウォブリング入力信号は鋸歯状波又は三角波
で、その振幅はＡ／Ｄ変換器１０の最小分解能の値（例
えば１０ｍＶ）とする。
【００１０】アナログ入力信号とウォブリング信号２０
とは加算器１２により加算されて、Ａ／Ｄ変換器１０に
より８ビット精度のＡ／Ｄ変換が行なわれる。Ａ／Ｄ変
換の動作はウォブリング信号の傾斜時間内に複数回（Ｎ
回）行なわれ、その度毎に、ディジタル出力は演算回路
１４で累積加算される。複数回のＡ／Ｄ変換及び累積加
算の終了後、演算回路１４は、その内容を数値Ｎで割算
し、結果の商を１０ビット精度で出力端子１８に出力す
る。Ｎの値は、本実施例では１６が適当である。つまり
演算回路１４はＡ／Ｄ変換器の１６回の出力の平均値を
算出している。ウォブリング信号の瞬時値をΔＶとする
と、Ａ／Ｄ変換器１０へのアナログ入力はＡin＋ΔＶで
あり、ΔＶの値はウォブリング信号の傾斜に従ってしだ
いに増加（又は減少）する。
とは加算器１２により加算されて、Ａ／Ｄ変換器１０に
より８ビット精度のＡ／Ｄ変換が行なわれる。Ａ／Ｄ変
換の動作はウォブリング信号の傾斜時間内に複数回（Ｎ
回）行なわれ、その度毎に、ディジタル出力は演算回路
１４で累積加算される。複数回のＡ／Ｄ変換及び累積加
算の終了後、演算回路１４は、その内容を数値Ｎで割算
し、結果の商を１０ビット精度で出力端子１８に出力す
る。Ｎの値は、本実施例では１６が適当である。つまり
演算回路１４はＡ／Ｄ変換器の１６回の出力の平均値を
算出している。ウォブリング信号の瞬時値をΔＶとする
と、Ａ／Ｄ変換器１０へのアナログ入力はＡin＋ΔＶで
あり、ΔＶの値はウォブリング信号の傾斜に従ってしだ
いに増加（又は減少）する。
【００１１】８ビットのディジタル出力のｍ回はＡinの
ディジタル変換出力（Ａin）A/D に等しくＮ−ｍ回は
（Ａin）A/D ＋１となる。（ΔＶは最小分解能の範囲を
変動するので）Ｎ−ｍの値は、Ａin−（Ａin）A/D が最
小分解能の巾のうちどの辺にあるかで変化する。例えば
最小分解能を１０ｍＶとし、Ａin−（Ａin）A/D が７ｍ
ＶであればΔＶ＞３ｍＶでディジタル出力は１増加する
し、３ｍＶであればΔＶ＞７ｍＶにならなければ増加し
ない。つまりディジタル出力が（Ａin）A/D ＋１となる
回数Ｎ−ｍは、Ａin−（Ａin）A/Dの値に比例する。そ
して（Ｎ−ｍ）／Ｎは、Ａin−（Ａin）A/D の値をｌｏ
ｇ2 ＮビットでＡ／Ｄ変換した値となる。
ディジタル変換出力（Ａin）A/D に等しくＮ−ｍ回は
（Ａin）A/D ＋１となる。（ΔＶは最小分解能の範囲を
変動するので）Ｎ−ｍの値は、Ａin−（Ａin）A/D が最
小分解能の巾のうちどの辺にあるかで変化する。例えば
最小分解能を１０ｍＶとし、Ａin−（Ａin）A/D が７ｍ
ＶであればΔＶ＞３ｍＶでディジタル出力は１増加する
し、３ｍＶであればΔＶ＞７ｍＶにならなければ増加し
ない。つまりディジタル出力が（Ａin）A/D ＋１となる
回数Ｎ−ｍは、Ａin−（Ａin）A/Dの値に比例する。そ
して（Ｎ−ｍ）／Ｎは、Ａin−（Ａin）A/D の値をｌｏ
ｇ2 ＮビットでＡ／Ｄ変換した値となる。
【００１２】従って、入力アナログ信号にウォブリング
信号を加算したアナログ信号を８ビットのＡ／Ｄ変換器
で１６回Ａ／Ｄ変換し、各ディジタル出力の累積和を１
６で除した商を１０ビット精度で得ることにより、１０
ビット精度のＡ／Ｄ変換出力を得ることができる。
信号を加算したアナログ信号を８ビットのＡ／Ｄ変換器
で１６回Ａ／Ｄ変換し、各ディジタル出力の累積和を１
６で除した商を１０ビット精度で得ることにより、１０
ビット精度のＡ／Ｄ変換出力を得ることができる。
【００１３】なお、必要な測定回数（実施例では１６）
は、本発明により増加する桁数をＫとするとき、２K で
十分で、Ｋ＝２なら４となるが、傾斜電位の直線性やノ
イズによる誤差の影響を除くために上記値の２〜４倍と
することが好ましい。
は、本発明により増加する桁数をＫとするとき、２K で
十分で、Ｋ＝２なら４となるが、傾斜電位の直線性やノ
イズによる誤差の影響を除くために上記値の２〜４倍と
することが好ましい。
【００１４】又、入力アナログ信号にウォブリング信号
を加算することにより出力レベルがシフトすることを補
償するため、出力ディジタル信号から所定値を減算する
か、又は、ウォブリング信号をＯを中心として正負の両
極性信号とする必要がある。
を加算することにより出力レベルがシフトすることを補
償するため、出力ディジタル信号から所定値を減算する
か、又は、ウォブリング信号をＯを中心として正負の両
極性信号とする必要がある。
【００１５】図２は本発明の別の実施例で、マイコン３
０に内蔵されるＡ／Ｄ変換器３４を用いる共に、ウォブ
リング信号は入力アナログ信号に加算する代りに、Ａ／
Ｄ変換器の基準レベル（グラウンドレベル）に加算す
る。３２はＡ／Ｄ変換器のＡ／Ｄ電源端子、３８はＡ／
Ｄ変換器のグラウンド端子、３６はＡ／Ｄ変換器の動作
中を示すパルス出力である。又５０は該パルス出力に従
って傾斜電圧を発生するウォブリング制御回路で、４０
はＦＥＴトランジスタ、４２と４６は抵抗、４４はコン
デンサで、抵抗４６はバイアス電源（図示なし）に接続
される。抵抗４２とコンデンサ４４とは積分回路を構成
し、３６のパルスに従った傾斜電位を発生する。図２の
実施例では、演算回路（図１の１４）は、マイコン３０
に内蔵される演算回路をプログラムすることにより用い
る。
０に内蔵されるＡ／Ｄ変換器３４を用いる共に、ウォブ
リング信号は入力アナログ信号に加算する代りに、Ａ／
Ｄ変換器の基準レベル（グラウンドレベル）に加算す
る。３２はＡ／Ｄ変換器のＡ／Ｄ電源端子、３８はＡ／
Ｄ変換器のグラウンド端子、３６はＡ／Ｄ変換器の動作
中を示すパルス出力である。又５０は該パルス出力に従
って傾斜電圧を発生するウォブリング制御回路で、４０
はＦＥＴトランジスタ、４２と４６は抵抗、４４はコン
デンサで、抵抗４６はバイアス電源（図示なし）に接続
される。抵抗４２とコンデンサ４４とは積分回路を構成
し、３６のパルスに従った傾斜電位を発生する。図２の
実施例では、演算回路（図１の１４）は、マイコン３０
に内蔵される演算回路をプログラムすることにより用い
る。
【００１６】図２の実施例では、端子３８に傾斜電圧を
印加することにより、Ａ／Ｄ変換器３４の基準電位に傾
斜電位が加算され、実質的に、図１の場合と同様に、８
ビット精度のＡ／Ｄ変換器３４により１０ビット精度の
Ａ／Ｄ変換を行なうことができる。
印加することにより、Ａ／Ｄ変換器３４の基準電位に傾
斜電位が加算され、実質的に、図１の場合と同様に、８
ビット精度のＡ／Ｄ変換器３４により１０ビット精度の
Ａ／Ｄ変換を行なうことができる。
【００１７】図３は、マイコン３０により３個のセンサ
６１，６２，６３（例えば温度計、又は湿度計）からの
アナログ入力を、ディジタル変換して、各々、液晶によ
る１０進表示装置７１，７２，７３に表示する装置を示
す。５０は図２に示すウォブリング制御回路と同じであ
る。８０はＡ／Ｄ変換動作を指示するモードセレクト、
８２はマイコンの動作電源を与える直流−直流変換器で
ある。第１センサ６１は温度センサで、気温の正負を別
のＡ／Ｄ変換器Ａ／Ｄ0 ，Ａ／Ｄ1 でディジタル変換
し、（Ａ／Ｄ0 −Ａ／Ｄ1 ）の値を第１表示装置７１に
表示する。
６１，６２，６３（例えば温度計、又は湿度計）からの
アナログ入力を、ディジタル変換して、各々、液晶によ
る１０進表示装置７１，７２，７３に表示する装置を示
す。５０は図２に示すウォブリング制御回路と同じであ
る。８０はＡ／Ｄ変換動作を指示するモードセレクト、
８２はマイコンの動作電源を与える直流−直流変換器で
ある。第１センサ６１は温度センサで、気温の正負を別
のＡ／Ｄ変換器Ａ／Ｄ0 ，Ａ／Ｄ1 でディジタル変換
し、（Ａ／Ｄ0 −Ａ／Ｄ1 ）の値を第１表示装置７１に
表示する。
【００１８】図４は図３の装置の動作波形で、（ａ），
（ｂ），（ｃ），（ｄ）は各Ａ／Ｄ変換器の１６回のデ
ィジタル出力を示し、（ｅ）はＡ／Ｄ変換の動作期間を
示すパルス、（ｆ）はパルス（ｅ）を積分して得られる
傾斜電位である。
（ｂ），（ｃ），（ｄ）は各Ａ／Ｄ変換器の１６回のデ
ィジタル出力を示し、（ｅ）はＡ／Ｄ変換の動作期間を
示すパルス、（ｆ）はパルス（ｅ）を積分して得られる
傾斜電位である。
【００１９】以上の実施例では、８ビットのＡ／Ｄ変換
器により１０ビットのディジタル出力を与える例につい
て説明したが、本発明はこの実施例に限定されるもので
はなく、一般に、低精度のＡ／Ｄ変換器を用いて高精度
のディジタル出力を与えることができる。
器により１０ビットのディジタル出力を与える例につい
て説明したが、本発明はこの実施例に限定されるもので
はなく、一般に、低精度のＡ／Ｄ変換器を用いて高精度
のディジタル出力を与えることができる。
【００２０】
【発明の効果】以上のごとく、低精度のＡ／Ｄ変換器に
より高精度のＡ／Ｄ変換を行なうことができ、特に、日
常生活で需要の多い０．１％精度の変換を市販の４ビッ
トマイコンにより行なうことができるので、本発明の適
用領域は広い。
より高精度のＡ／Ｄ変換を行なうことができ、特に、日
常生活で需要の多い０．１％精度の変換を市販の４ビッ
トマイコンにより行なうことができるので、本発明の適
用領域は広い。
【図１】本発明によるＡ／Ｄ変換装置の実施例である。
【図２】本発明によるＡ／Ｄ変換装置の別の実施例であ
る。
る。
【図３】本発明によるＡ／Ｄ変換装置の更に別の実施例
である。
である。
【図４】図３の装置の動作波形を示す。
１０ Ａ／Ｄ変換器 １２ 加算器 １４ 演算回路 １６ アナログ信号入力端子 １８ ディジタル信号出力端子
Claims (1)
- 【特許請求の範囲】 【請求項１】 入力のアナログ信号に対し、予じめ定め
られる桁数のディジタル出力を与えるＡ／Ｄ変換器と、 アナログ入力信号又は該Ａ／Ｄ変換器の基準電位に、Ａ
／Ｄ変換器の最小分解能にほぼ等しい振幅の傾斜電位を
加える手段と、 Ａ／Ｄ変換器の桁数より大きな桁数を有し、Ａ／Ｄ変換
器の複数回のディジタル変換出力の平均値を与える演算
回路とを有し、該演算回路の桁数により定まる精度のデ
ィジタル出力を与えることを特徴とするＡ／Ｄ変換装
置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18162391A JPH0514201A (ja) | 1991-06-27 | 1991-06-27 | Ａ／ｄ変換装置 |
| US07/897,152 US5305005A (en) | 1991-06-27 | 1992-06-11 | Analog to digital converter system |
| DE69219216T DE69219216T2 (de) | 1991-06-27 | 1992-06-15 | Analog-Digitalumsetzer mit erhöhter Auflösung |
| EP92305475A EP0520662B1 (en) | 1991-06-27 | 1992-06-15 | Analog to digital converter with increased resolution |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18162391A JPH0514201A (ja) | 1991-06-27 | 1991-06-27 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514201A true JPH0514201A (ja) | 1993-01-22 |
Family
ID=16104027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18162391A Pending JPH0514201A (ja) | 1991-06-27 | 1991-06-27 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514201A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013096823A (ja) * | 2011-10-31 | 2013-05-20 | Brother Ind Ltd | センサ装置、画像形成装置 |
| US8860593B2 (en) | 2011-04-22 | 2014-10-14 | Renesas Electric Corporation | Data processing system |
| JP2021016028A (ja) * | 2019-07-10 | 2021-02-12 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
-
1991
- 1991-06-27 JP JP18162391A patent/JPH0514201A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8860593B2 (en) | 2011-04-22 | 2014-10-14 | Renesas Electric Corporation | Data processing system |
| US9065467B2 (en) | 2011-04-22 | 2015-06-23 | Renesas Electronics Corporation | Data processing system |
| US9337858B2 (en) | 2011-04-22 | 2016-05-10 | Renesas Electronics Corporation | Data processing system |
| JP2013096823A (ja) * | 2011-10-31 | 2013-05-20 | Brother Ind Ltd | センサ装置、画像形成装置 |
| JP2021016028A (ja) * | 2019-07-10 | 2021-02-12 | オムロン株式会社 | Ａｄ変換装置、ａｄ変換方法および信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4357600A (en) | Multislope converter and conversion technique | |
| US4079313A (en) | Digital watts transducer | |
| JPS5873231A (ja) | Ａｄ変換装置 | |
| US5305005A (en) | Analog to digital converter system | |
| US4901078A (en) | Variable duty cycle window detecting analog to digital converter | |
| US4210903A (en) | Method for producing analog-to-digital conversions | |
| JPH0514201A (ja) | Ａ／ｄ変換装置 | |
| JPS6344176A (ja) | 多重変換器からディジタル出力を得るシステム及び方法 | |
| JP2776598B2 (ja) | アナログ‐ディジタル変換器 | |
| JP2626352B2 (ja) | Ａ／ｄ変換装置 | |
| US4045658A (en) | Digitized linearizing correction apparatus with frequency modulation | |
| US5614902A (en) | Ratiometric analog to digital converter with automatic offset | |
| US4800364A (en) | Analog-to-digital converter utilizing vernier techniques | |
| JP4422284B2 (ja) | Ａ／ｄ変換器及び半導体圧力センサ装置 | |
| JP2703469B2 (ja) | ディジタル式放射線計測装置 | |
| JP3765915B2 (ja) | 増幅器の温度零点補正装置 | |
| JPH0338779B2 (ja) | ||
| JPS62231334A (ja) | 電気−機械的積分器 | |
| JPH0528831Y2 (ja) | ||
| JP3495179B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| GB2120481A (en) | Improvements in or relating to analogue to digital converters | |
| SU752370A1 (ru) | Логарифмический аналого-цифровой преобразователь | |
| SU809547A1 (ru) | Цифроаналоговый преобразователь | |
| JPS5821922A (ja) | Ａ−ｄ変換器 | |
| JPS6349699Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |