JPS6344176A - 多重変換器からディジタル出力を得るシステム及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、多数のアナログ感知器の値を決定する電子装
置に関し、更に詳しくは、小さく正確な変換器装置から
のディジタル読取り値を迅速かつ経済的に発生する装置
に関する。

（従来の技術） 容量性、抵抗性または誘導性圧力変換器のような変換器
は可動要素の僅かな変位に応答して信号を発生する。例
えば、米国特許第４，５６２，７４２号に開示されてい
るような圧力変換器においては、可撓性の感知隔膜の全
変位量は０．００１”以下である。この僅かな変位範囲
は良好な直線性および低いヒステリシス特性を達成する
ために使用され、アナログまたは好ましくはディジタル
読取り値に正確に変換されなければならない。この種の
装置においては、感知隔膜上の感知および基準用電極は
関連する発振器の周波数を制御するのに使用される一対
の客玉を備えている。また、これらの発振器は自動制御
またはデータ処理用に正確な圧力読取り値が計算される
ディジタル計数値を発生するのに使用されている。変換
器および信号発生器を組み合わせたものは通常「トラン
スミッタ」と称されている。

（発明が解決しようとする問題点） しかしながら、可変周波数発振器を装置に使用したり、
この種のトランスミッタを使用するにあたフては、実際
的な設計を考慮した場合、物理的大きさ、分解能、電力
消費、信頼性および価格を含むいくつかの問題点がある
。大きさおよび電力要求条件を低減するために、発振器
および関連する電子回路の製造に集積回路技術が一般に
利用されている。大多数のプロセス制御および計測装置
の用途においては、変換器は圧力が測定される流体を受
け入れている保護用の密封された主エンクロージャ内に
設けられている。変換器用１子装置は、ディジタル手段
を有するとともに、シールされ、爆発に耐え、振動に耐
え得る付属の副エンクロージャ内の非常に限られたスペ
ース内に設けられている。変換器および電子装置は典型
的な工業システムにおいて使用するのに通した「トラン
スミッタ」を形成している。

しかしながら、密接に隣接している可変周波数発振器は
クロストーク、または基本周波数あるいは基本波の調波
または低調波における位相ロックのような種々の方法で
互いに干渉する。信号および装置分離技術を使用するこ
とによりクロストークおよび周波数がロックする傾向を
低減することができるが、価格が実質的に増大し、問題
を完全に除去することができない。

発振器の相互作用の問題に対する一般的な解決方法は調
波および基本波が互いに十分間隔を開けるように発振器
の動作周波数を選択することに基づいている。しかしな
がら、この方法は複雑さおよび費用を増大し、全体の帯
域幅を制限したり、またはかなりの数の発振器を使用す
ることが好ましい場合には非実用的である。更に、この
ような発振器は温度および他の条件に応じていくらか変
化し、小さいエラーであるが多くの発振器が使用された
場合には累積エラーとなるものである。

高い分解能、温度および静圧力変化に対して敏感でない
こと、および電力消費は多くの実際的な用途において納
得できる価格で達成されなければならない他の特徴であ
る。これは接続システムにおける高いビット分解能、発
振器システムにおける安定性および装置の校正された期
間の全体にねたる回路の正確さを必要とする。高い分解
能を有するアナログ−ディジタル変換器がアナログ信号
レベルを感知するために使用され得るが、過度の費用を
必要とする。また、非常に高い中心周波数を有する可変
周波数発振器を使用することもできるが、あまりにも多
くの電力を必要とし、かつあまり価格が高い。更に、周
波数ロックの問題を防止することはできない。

高感度な変換器に基づくトランスミッタ用の重　　　　
要な機能は多くの圧力範囲のいずれにおいても高い分解
能をもって応答することである。最大１０°°Ｈ２０、
最大１００°’Ｈ２０および最大７５０°’Ｈ２０（プ
ラスまたはマイナス）の範囲において、差動圧力読取り
値を正確にディジタル化することができる差動変換器は
融通性を増大し、在庫品を低減するという多くの利点が
ある。

これらは工業プロセスで使用される典型的な数値を有し
ている。従来においてはこれらの用途には別々の変換器
が通常必要とされていたが、最近のスマートなトランス
ミッタにおいては信号処理によって範囲を拡張すること
がえきるものが使用されている。しかしながら、約１．
６の比率が、貧弱なトランスミッタで達成されている最
大のものである。

この結果、広いダイナミックレンジにわたって小さな信
号変動を偏頭し得るディジタル出力値に変換する経済的
で信頼性が高い方法および装置が依然として強い要望さ
れている。特に、最近の変換器システムに課せられてい
る体積、電力および価格上の制約内においてこれらの機
能を達成する要望がある。

（問題点を解決するための手段） 本発明によれば、圧力変換器における容量性センサのよ
うなアナログ信号を発生する多くの感知装置が関連する
可変周波数発振器の周波数を制御するように接続されて
いる。制御装置、典型的にはマイクロプロセッサが周期
的信号を供給する異なる回路を作動するように供給され
ている信号の順番を制御している。作動した発振器から
の出力はディジタル計数装置に接続され、このディジタ
ル計数装置においては第１のカウンタが制御人力に応答
して動作し、選択された発振器からの周期を所定数計数
する。そして、第１のカウンタは選択された発振器の周
波数をその作動期間にわたって平均化する。第１のカウ
ンタ装置が所定の計数値に達するに必要な時間は所与の
変数の平均値の正確な測定値である。この期間はかなり
高い固定周波数で作動するクロック源からのパルスをゲ
ートするゲート信号の継続期間を定めるのに使用される
。第２のカウンタはゲートパルスを受信し、アナログ信
号人力に対応する高い分解能を有するディジタル値を発
生する。そして、異なる人力源が走査され、異なる変換
器の信号レベルをディジタル的に表す。この組合わせに
よって回路はエンクロージャ内に近接して設けられ、低
い電力で作動し、有益なサンプリング速度で高い分解能
の出力を発生する。

このようなシステムの１例においては、容量および抵抗
センサのような多数の信号変換器が多数の可変周波数発
振器のそれぞれに別々におよび連続して接続され、これ
らの可変周波数発振器の出力は二重カウンタシステムに
連続して供給されている。他の例においては、アナログ
入力信号は時間多重され、連続する期間において単一の
周波数発振器を制御している。

本発明によるトランスミッタは予め設定された公称時間
間隔を調整して、有益な高分解能の読取り値をアナログ
値の広く変化する範囲内において得られるようにしてい
る。そして、低い圧力範囲を探知している場合には、ア
ナログ信号は比較的少なく変化するが、時間間隔を長く
することによって高周波計数イ直、即ち分解能が増大さ
れる。

選択された範囲に対して対応する調整を行うことによっ
て、最も低い圧力範囲に対する最も高い圧力範囲の比率
を約７５に増大することができる。

更に、多重センサからの読取り値を使用して計算値を引
き出す場合には、最も重要な人力に対して最も高い分解
能を得るように予め設定された公称時間間隔を調整する
ことができる。

本発明は添付図面に関連する次の説明を参照することに
より一層良く理解されるものである。

（実施例） 本発明によれば、高い正確度および低い電力をもフて多
数の関連する感知装置における信号値を簡単かつ経済的
に決定する方法および装置が開示されている。第１図を
参照すると、プロセッサ１０は以下に更に詳細に説明す
るようにシステムの力作を総合的に制御し、監視するよ
うに機能する制御サブシステムを構成している。低価格
で多目的の動作を行なうことができる機能を有している
ので典型的な市販のマイクロプロセッサが使用されるが
、代りのものとしてハードワイヤ弐の回路または特殊は
機能を有するカスタムＩＣを使用してもよい。プロセッ
サ１０はここにおいてディジタル発生器１２と称するカ
ウンタシステムに両方向で接続され、プロセッサ１０は
このディジタル発生器１２と一連のモードまたは位相に
おける動作信号の授受を行なっている。また、プロセッ
サ１０は発振器セレクタ１４に接続され、このセレクタ
１４は「ｎ個の」、ここにおいては第１乃至第４の発振
器１Ｂ、１７．１８および１９のいずれか１つを動作さ
せる信号を発生する。発振器１６〜１９は各々可変周波
数素子であって、その周波数制御人力は異なる感知要素
からアナログ信号を受け取るように接続されている。感
知要素はここにおいては３つの異なる感圧コンデンサ２
２．２３および２４と感温抵抗２６とである。

各要素２２〜２４および２６は１つ以上の可変圧力流体
が加えられる感圧容量変換器３０（全体的に図示）のよ
うな多重要素変換器の一部である。典型的には変換器３
０は変形し得る感知隔膜を有し、感圧要素２２〜２４は
間隔を開けて配設されている電極を有し、この電極の間
隔は隔膜が圧力に応じて変動するに従って変化する。コ
ンデンサ２２〜２４の容量値が変化すると、関連する発
振器１６．１７および１８の動作周波数がそ才１ぞれ対
応して変化する。第４の発振器１９に関連している抵抗
２６は圧力変換器３０内の温度レベルに応答し、第４の
発振器１９の周波数を同様に変化させる。

本技術分野に専門知識を有する者によって理解されるよ
うに、インダクタンス、コンデンサおよび抵抗を組合せ
た異なる受動回路を使用した種々の電圧可変発振器をこ
れらのシステムに利用することができる。しかしながら
、実際の設計に影響を与える雑音および安定性の要因か
ら５ＫＨｚ乃至５００ＫＨｚの範囲の中心周波数を有す
る構成の発振器を使用することが好ましい。更に詳しく
は、最適な雑音特性および安定性に近づくために約５０
　ＫＨｚの中心周波数が使用されている。高い分解能の
計数値（１００万オーダーの）に対して別の方法では必
要とされていた長いサンプリング時間が本発明による組
合せで除去されている。

本発明による装置が使用される圧力変換器の例としては
、ベルの米国特許第４．２９５，３７６号のゲージ圧装
置および１９８５年７月１日に出願され、「差動圧力変
換器（Ｄｉｆｆｅｒｅｎｔｉａｌ　ＰｒｅｓｓｕｒｅＴ
ｒａｎｓｄｕｃｅｒ）　Ｊという名称の米国特許出願第
７５０．７６９号の差動圧力装置がある。これらの変換
器は異なる構成および動作特性を有しているが僅かに歪
む要素、多くのセンサおよび主ハウジング内の回路リー
ド線を使用して極めて正確な読取り値を達成する目的を
共通に有しているものである。

発振器１６〜１９の出力信号はＡＮＤゲート３２を介し
てディジタル発生器１２に供給されている。第１図中の
第１の発振器１６に示されているように各発振器は発振
器セレクタ１４からの信号を受け取るイネーブル端子３
４を有し、この信号により一度にグループ内の１つの発
振器のみが作動するようになフている。どの発振器１６
゜１７．１８または１９が動作しても、周期信号がＡＮ
Ｄゲート３２を介してディジタル発生器１２に供給され
る。作動しない発振器からの出力信号は高レベルにあり
ＡＮＤゲート３２の他の入力に供給されている。ディジ
タル発生器１２は２つのカウンタ（２Ｘ１６）の集積回
路３５を有し、この集積回路は特定の方法で相互接続さ
れている第１のカウンタ３６および第２のカウンタ３８
を有する。このカウンタ回路３５はナショナル　セミコ
ンダクタ社（Ｎａｔｉｏｎｌ　Ｓｅｍ１ｃｏｎｄｕｃｔ
ｏｒ　Ｃｏｒｐ、）のタイプ８１０Ａであることが便宜
である。しかしながら、市販のまたはカスタムデザイン
の集積回路チップの他のカウンタ装置を使用してもよい
。

価格を容認して必要な分解能を得ることが有利な場合に
は２４ビットのカウンタを使用してもよい。

第１のカウンタ３６はプロセッサ１０によって予めロー
ドされる。また、第２のカウンタ３８は、オーバーフロ
ーが第１のカウンタ３６に発生し、ディジタル発生器１
２の高速クロック源４゜からのパルスを形成するまで付
勢される。高速クロック源４０はＩ　Ｍ　Ｈｚ乃至１０
ＭＨｚの範囲の、本実施例では２ＭＨｚの固定周波数出
力を有する。第２のカウンタ３８からの出力は並列に多
重接続線３９を介してプロセッサ１０に接続され、直列
に各感知された値を確定する。所与の可変コンデンサま
たは抵抗に対する読取り値が読取られると、プロセッサ
１０は次の読取りのためにカウンタ３６および３８をリ
セットする。

ディジタル発生器１２およびプロセッサ１０の両者は変
換器３０用のエンクロージャに取り付けられている副エ
ンクロージャ内に実装され、市販の標準のまたはカスタ
ムの半導体素子で構成されている。例えば、プロセッサ
はオースティン、テキサス（Ａｕｓｔｉｎ、Ｔｅｘａｓ
）のモトローラセミコンダクタプロダクト社（Ｍｏｔｏ
ｒｏｌａ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒＰｒｏｄｕｃｔ
ｓ、　Ｉｎｃ、）によって製造されているタイプＭ　Ｃ
１４６８０５Ｅ　３マイクロプロセツサである。発振器
セレクタ１４は２または３ビットの並列入力信号をワナ
ウトオブフオー（Ｏｎｅ　Ｏｕｔ　ｏｆＦｏｕｒ）の出
力信号に変換する通常の論理入力を有している。この場
合には、入力信号の異なる組合せを使用して４つの全て
の発振器１６〜１９を無効にすることができるように３
つの並列人力ラインを使用することが好ましい。

第１の発振器１６は、構成要素として可変コンデンサ２
２を首している。このコンデンサ２２は本実施例では１
００ＰＦ台の容愈を有している。

能動要素は直列接続されたインバータ４４および２人力
ＯＲゲート４６であり、これらはそれぞれモトローラセ
ミコンダクタプロダクト社によって製造されるタイプ４
０６９および４０７１の集積回路であってよい。変換器
３０の可変コンデンサ２２はインバータ４４の人力およ
び出力間に並列に接続され、フィードバック抵抗４８が
２人力ＯＲゲート４６の出力をインバータ４４の人力に
接続している。２人力ＯＲゲート４６の一方の人力は抵
抗５２を介してインバータ４４の出力に接続され、また
分路抵抗５０を介してフィードバックラインに接続され
ている。ＯＲゲート４６の他方の人力は発振器セレクタ
１４からのイネーブル信号を受け取るように接続されて
いる。ＯＲゲート４６に供給されるイネーブル信号は電
圧をインバータ４４の人力に戻し、回路１６が可変コン
デンサ２２の容量値によって決定される周波数で発振す
るようになっている。ここで、中心周波数は上述したよ
うに５０ＫＨｚであるように選択される。全ての発振器
が正確に同じ周波数で作動することが好ましい場合には
、分路抵抗５０および負荷抵抗５２はこのために調整可
能であるかまたは個別に調整される。

第４の発振器１９においては、インバータ４４および２
人力ＯＲゲート４６は上述したように抵抗５０および５
２をもって構成され、フィードバック抵抗は変換器内に
可変抵抗２６を構成しており、この抵抗２６は約２５０
キロオームの中心値を有している。１００ＦＦのコンデ
ンサ５４がインバータ４４の人力を出力に短絡するよう
に接続ざ才１、これによって発掘回路を形成している。

しかしながら、周波数は感温可変抵抗２６の僅によって
決定されるが、中心周波数は約５０ＫＨｚに留まってい
る。

大体５ＫＨｚおよび５００ＫＨｚの間で４つの発振器を
作動させる必要性はこの種の発振器の安定性および照温
における制限に部分的に起因している。５０ＫＨｚで作
動することはこの点に関して最適に近いものである。し
かしながら、４つの異なる発振器に対して高い分解能（
１，０００，ＯＱＯ計数値）を得るには１分以上を必要
とする。２　Ｍ　ＨＺの信号の間隔を調整するように５
０ＫＨｚの信号を使用することによって、このような分
解能は約１秒で得られる。

ディジタル発生器１２においてはＮ　Ｓ　ＣＢ　１０型
の２×１６ビットカウンタ３５が２つのカウンタ３６お
よび３８の機能を達成するのに好ましく、これはリセッ
ト機能を付勢する論理回路と容易に協働するからである
。製造業者の指示に対応するように（１）（２）・・・
　（３７）で示される種々の端子接続が本例において特
に相互接、萌されるように示されている。そして、Ｄ型
人力フリツブフロップ６０は両カウンタ３６．３８を付
勢するようにセットされる。ＡＮＤゲート３２からの入
力が第１のカウンタ３６で計数されているとき、クロッ
ク源４０からの高周波クロックパルスが同時に付勢され
ている第２のカウンタ３８で計数される。プロセッサ１
０は最初第１のカウンタ３６に所定値を予めロードする
。計数入力が使用され、第１のカウンタ３６はゼロにな
るまで減数される。この第１のカウンタ３６がゼロにな
った時点において、第２のカウンタ３８の付勢信号は終
了する。これに対応する意味を有する信号がプロセッサ
１０に送出され、プロセッサ１０は計数周期が終了した
ことを上知する。その間に、第２のカウンタ３８からの
オーバーフローはプロセッサ１０によって計数されてい
る。従って、この時点において、プロセッサ１０はオー
バーフローとともに第２のカウンタ３８に設定されてい
る最終計数値を読み取る。オーバーフローを加えた計数
値は第１のカウンタ３６が所定計数値に達する間隔をデ
ィジタル形式で正確に表している。代りとして、勿論、
プロセッサは第１のカウンタ３６の現数計数値をゼロか
らまたはある他の数から監視し、所与の計数値に達した
とき、第２のカウンタ３８で記録されるオーバーフロー
を有する高周波パルスの数が感知要素における容量また
は抵抗値を表すディジタル出力を発生する。１６ビット
の第２のカウンタ３８を使用し、オーバーフローを計数
することによって、カウンタ３８の有効範囲が１６ビッ
ト（６４に計数値）を超えて１００万計数値（２０ビッ
トの分解能より大きい）を超えることろまで拡大される
。

Ｎ５Ｃ８１０Ａの２ｘ１６ビットカウンタを使用して、
ＡＮＤゲート３２からの出力信号はＤ型フリップフロッ
プ６０のクロック人力に供給され、該フリップフロップ
からのＱ°比出力カウンタ３５の（１）人力に供給され
る。ＡＮＤゲート３２の出力は更にカウンタ３５の（３
）人力に供給され、カウンタ３５の（２）人力はクロッ
ク源４ｏからの信号を受け取る。フリップフロップ６０
の０人力はビットカウンタの端子（６）および（３７）
からの信号を２人力ＮＯＲゲート６２を介して受け取る
。

プロセッサ１０が第１図のシステムの動作を総合的に制
御し、異なる読取り値が干渉またはクロストークもなく
読み取られる方法は第１図のみならず第２図を参照する
ことにより更に明白となるであろう。

最初にプロセッサ１０は最初付勢（イネーブル）人力３
４に付勢信号を供給することによって発才辰器１６〜１
９を選択する。それから、プリセットデータを各カウン
タ３６．３８に同時に供給することによってカウンタ３
６，３８をプリセットする。付勢されて選択された発振
器、例えば発振器１６においては、内部回路が関連する
感知装置、ここでは可変容量２２によって決定される周
波数の発生を開始する。これらのパルスは各カウンタ３
６．３８が予め調整されるまで計数されない。ここで使
用されているＮ５Ｃ８１０Ａタイプのカウンタ３５は本
技術分野に専門知識を有する者に周知であるように異な
る動作モードを有している。例えば、モード４は第１の
カウンタ３６のために使用され、モード２は第２のカウ
ンタ３８のために使用されて、プリロード計数値（例え
ば、１６進で０７１２）が第１のカウンタ３６にセット
され、別の計数値（１６進でＦＦＦＦ）が第２のカウン
タ３８にプリロードされる。この特殊な例においては、
第２のカウンタ３８はまた減数され、実際の計数値は到
達した計数値を反転することによって得られる。

１６進数０７１２は関連する発振器の中心周波数におい
て約４５ミリセコンドの計数継続期間を形成する。第２
のカウンタ３８における１６進数ＦＦＦＦの計数値はア
ップカウンタに対して００００を使用したものと等価で
ある。オーバーフローを計数することによって、第２の
カウンタ３８は各選択された感知素子に対して適当な範
囲以上のものを形成する。

この例においては、カウンタ３６，３８は開始値から減
数するように作動する。それから、カウンタ３６．３８
はプロセッサ１０か６２×１６ビットカウンタに関連す
るＣレジスタに１に続いて０を書き込むことによって付
勢され、計数動作が両カウンタで発生する。ＡＮＤゲー
ト３２からの信号が次に低レベルから高レベルに変化す
る場合に、カウンタ３６，３８は供給されるパルスを計
数開始する。カウンタは端子６に信号を供給し、フリッ
プフロップを付勢された状態に維持する。

このようにして、第１および第２のカウンタ３６．３８
が付勢されている間、比較的低速度の計測動作が第１の
カウンタ３６で行なわれる一方、より高い値が第２のカ
ウンタ３８で累積されている。これは人力パルス速度が
ほとんど２つのオーダーの大きさの異なるもの（５０Ｍ
　Ｈｚに対して２ＭＨｚ）であることに起因しているも
のである。第１のカウンタ３６がゼロに達すると、計数
動作を停止し、端子６からの信号は終了し、ディジタル
発生器１２の入力信号における次の低レベルから高レベ
ルへの変化によってＤ型フリップフロップの状態が変え
られ、第２のカウンタ３８はもはや付勢されず、計数動
作を停止する。プロセッサ１０はこの信号（または２ｘ
１６ビットのカウンタ３５の端子（３））のみならずオ
ーバーフローを監視し、タイマゲート信号が終了すると
、第２のカウンタ３８の内容を読み出し、反転する。第
１のカウンタ３６において所定の計数値に達するに必要
な時間間隔は感知要素の値に正確に関連し、かつ第２の
カウンタ３８は第１のカウンタの計数値に正確に対応す
るように関連付けられているので、第２のカウンタ３８
の出力は感知要素の設定または値の高分解能を有する読
取り値を示しているものである。

従って、同様にして、プロセッサはディジタル発生器１
２における値をプリセットし、読み取るごとに発振器１
７．１８および１９を連続的に作力させることができる
。この結果、高周波クロック４ｏのみが必要とされ、装
置は変換器３０用の副エンクロージャ内に高い回路密度
をもって組み入れられる。発振器が常に同時に動作しな
い限りクロストークまたは干渉問題はない。更に、発振
周波数は、比較的小さい値の電力要求条件および大きさ
に合った値にセットされ得る。

本発明による変換器装置を利用したシステムは適切な周
期で繰り返し動作し、異なる感圧および感温素子からの
読取り値を使用して非掌に正確な計算値を発生する。こ
こにおいて、周期は典型的には統合された読取り値当り
１秒以下であり、多くの感圧用途に十分に適切なもので
ある。多くのセンサをシステムに取り入れようとする場
合には任意の数「ｎ」個の発振器が使用される。

多数の感知要素を使用する変換器３０においては、本発
明は種々の要素に対して異なる分解能でディジタル化を
行なうことができる。容量性差動圧力変換器においては
、感知隔膜の両側の２つの圧力から得られる容量性読取
り値に最も意味がある。基準圧力読取り値および温度読
取り値は有益であるが、正確である必要はない。従って
、本発明によれば第１のカウンタ３６は基準圧力および
温度読み取り値に対するものよりも高い公称値（より長
い時間間隔を定める）をもって２つの主圧力読取り値に
対してプリセットされる。この結果、実際のアナログ信
号が公称値からどの程度変動しているかに関わらずより
高い計数値が第２のカウンタ３８から得られ、より高い
分解能が達成される。プロセッサ１０は最終の計算を行
なうとき公称時間間隔における変化を分析する。

また、異なる分解能を選択する機能を利用して、所与の
トランスミッタが異なる圧力（または他の動作変数）範
囲において高い分解能で作用することができるようにさ
れる。調整は主として信号の可変範囲、所望の分解度、
利用時間に従って行なわれる。最大７５０”　Ｈ２０に
おける差動圧力変換器動作に対しては、７．５％の「セ
ンサスパン」　（高い値と低い値との間の差）が典型的
なものである。公称時間間隔１５０，０００計数値を与
えるように設定されると、これは制限間の計数値が１１
，２５０だけ変化することを意味して、これは０．００
９％の分解能を与える。これに対して、最大１００”　
Ｈ２０の場合には、１．０％のセンサスパンを有し、ａ
ｏｏ、ｏｏ。

の公称計数値を使用し、０．０１６％の分解能となり、
最大１０”Ｈ２Ｏの場合には、計数値は１，２００，０
００増大し、分解能は０．０８３％になる。これらの数
字の各々は従来達成されていたものよりも高い分解能で
あり、所与のトランスミッタからこのような性能を達成
する能力は独自のものである。

第３図に示すように、マルチプレクサ構成を利用して、
異なる容量性および抵抗性センサが連続的に単一の発振
回路に接続されてもよい。変換器３０′はまた１組とな
る３つの可変容量要素２２°、２３′、２４゛およびサ
ーミスタ２６゜を有し、これら各々は部品番号７４ＨＣ
４０５２である集積回路形式の４人力車−出力アナログ
マルチブレクサ７０の異なる人力に接続されている。コ
ンデンサ２２°、２３°、２４°の各々は分離安定タイ
ミング抵抗７２．７３または７４をそれぞれ介してフィ
ードバック路に接続されている。サーミスタ２６゛はマ
ルチプレクサ７０へのフィードバックループ内にあり、
固定タイミング用コンデンサ７６を介してアースに接続
されている。マルチプレクサ７０は２木の並列ライン上
のマルチプレクサ１０からのディジタル信号によって制
御される。この信号はセンサを適当な時間のシーケンス
で選択するように２つの２進数の組合せを使用している
。発振器回路はマルチプレクサの入力に選択された受動
Ｒ−Ｃ組合せ回路（例えば、第１の可変容量２２°およ
び関連するタイミング抵抗７２）および比較増幅器７８
を有する。

この比較−増幅器７８はそのマイナス人力にマルチプレ
クサ７０の出力を受信し、アースに対する＋Ｖｓ電圧源
８０を分圧する２つの等しい抵抗の中点からの基準電圧
およびＡＮＤゲート８２からの出力をそのプラス人力に
供給されるようになっている。ＡＮＤゲート８２はディ
ジタル発生器１２で計数されるパルスを増幅器８４を介
して通過させるためにプロセッサ１０によって付勢され
る。

また、ここに説明する利点を有する保護電圧回路が使用
されている。これは変圧器３０’から得られた信号の特
性を安定化するのに役立つからである。各容量センサ２
２°、２３°、２４°は近接する基準または保護型１８
６（全体的にのみ示す）を有しており、これはアース電
位のような基準電位に接続されることにより漂遊および
交流変動を最小にする。しかしながら、求めようとする
高分解能のために、好ましくない原因から発生する容量
の変化によって読取り値が悪影響を受ける。ＡＮＤゲー
ト８２からの出力信号の変動はバッファ増幅器８８を介
して保護型８ｉ８６に戻され、この保護電極８６は＋Ｖ
ｓＶ６Ｏ１３びアース間の一対の電圧降下抵抗８９．９
０の千点で定められる電圧レベルに接続されている。こ
の基準に追従する信号を使用することにより回路の変動
および装置の構造に対する感知容量の応答特性は最小と
なる。

第３図の回路動作においては、感知容量、例えば２２″
、および関連するタイミング抵抗、例えば７２は、アナ
ログマルチプレクサ７０を制御するプロセッサ１０から
の適当な２つの２進数の組合せによって選択されること
によって比較増幅器７８に回路的に接続される。しかし
ながら、発振によって発生する可変周波数クロック信号
は、プロセッサ１０がＡＮＤゲート８２の一方の人力を
付勢するまで出力に現れない。プロセッサがＡ　Ｎ　Ｄ
ゲート８２の一方の人力を付勢すると、ディジタル発生
器１２およびプロセッサ１０は時間間隔を定め、第１図
および第２図に関連して前述したように高分解能の計数
値を決定するように作動する。センサのアナログ指示値
をディジタル出力に変換する１つの動作が完了すると、
マルチプレクサ７０は別のセンサを選択するように制御
する。

この構成はマルチプレクサと引き替えに必要とする発振
器の数を減らすだけでなく、回路の安定性に関する特定
の利点がある。１つはセンサから他のセンサに切り替わ
る場合に受動要素のみが変更される限りにおいては、発
振器に固有のドリフト傾向は発振器が変更されたことに
よる差として発生しない。

多くの変更および手段が示されているが、本発明はこれ
らに限定されるものでなく、特許請求の範囲内の全ての
形態および変更を含むものであることを理解されること
であろう。

（発明の効果） 本発明によれば、トランスミッタは予め設定された公称
時間間隔を調整して、有益な高分解能の読取り値をアナ
ログ値の広く変化する範囲内において得られるようにし
ており、低い圧力範囲を検知している場合には、アナロ
グ信号は比較的少なく変化するが、時間間隔を長くする
ことによって高周波計数値、即ち分解能が増大される。

遭択された範囲に対して対応する調整を行なうことによ
って、最も低い圧力範囲に対する最も高い圧力範囲の比
率を約７５に増大することができる。更に、多重センサ
からの読取り値を使用して計算値を引き出す場合には、
最も重要な入力に対して最も高い分解能を得るように予
め設定された公称時間間隔を調整することができる。

【図面の簡単な説明】

第１図は、本発明による多数のアナログ信号をディジタ
ル値に変換するシステムの組合せられたブロック図であ
る。 第２図は第１図の装置の動作で実施ざねる機能ステップ
のシーケンスを示す図である。 第３図は単一の可変周波数発振器が使用されている第１
図の装置の変形例を示す組合せられたブロック図である
。 １０・・・プロセッサ １２・・・ディジタル発生器 １４・・・発振器セレクタ １６．１７，１８．１９・・・発振器 ２２．２３．２４・・・感圧コンデンサ２６・・・感温
抵抗 ３０・・・変換器 ３２・・・ＡＮＤゲート ３５・・・２ｘ１６カウンタ ３６・・・第１のカウンタ ３８・・・第２のカウンタ ４０・・・クロックゲート

Claims (19)

【特許請求の範囲】
1. （１）発振器の周波数を測定する装置において、付勢指
   令を発生し、計数データを受信する手段を有するプロセ
   ッサ手段と、 前記発振器に接続され、前記付勢指令に応答して、発振
   器の発振動作を予め選択された数計数し、予め選択され
   た数の発振動作に達したとき指示信号を発生する第１の
   計数手段と、 前記発振器よりも高い周波数を有する高周波クロック手
   段と、 前記クロック手段からの信号および前記第１の計数手段
   によって出力される指示信号に応答して前記指令に続き
   前記指示信号の前に発生するクロック源からの信号を計
   数する第２の計数手段と、を有する発振器の周波数を測
   定する装置。
2. （２）前記プロセッサ手段は周波数の読み取り値の分解
   能が変化し得るように前記第１の計数手段を所与の値に
   プリセットするように連結されている前記特許請求の範
   囲第１項記載の装置。
3. （３）前記第２の計数手段は前記プロセッサ手段に接続
   され、前記プロセッサ手段は前記第２の計数手段をプリ
   セットし、第２の計数手段のオーバーフローおよび最終
   計数値に応答し、第２の計数手段が該第２の計数手段の
   公称容量よりも高い分解能の計数値を得ることができる
   ことから成る前記特許請求の範囲第２項記載の装置。
4. （４）前記プロセッサ手段は少なくとも前記第１の計数
   手段を所定の計数値にプリセットし、前記第１の計数手
   段は発振器の発振動作に応答して減数し、前記予め選択
   された数の発振動作に達したときの前記指示信号を構成
   するゼロ計数値に達するように接続され、前記発振器は
   ５ＨＫｚ乃至５００ＫＨｚの範囲の中心周波数を有し、
   前記クロック手段１ＭＨｚ乃至１０ＭＨｚの範囲の固定
   周波数を有する前記特許請求の範囲第１項記載の装置。
5. （５）前記第１および第２の計数手段は二重の多重ビッ
   ト計数装置の一部を構成している前記特許請求の範囲第
   ４項記載の装置前記装置。
6. （６）多数の発振器を有し、更に該発振器をそれぞれ前
   記第１の計数手段に連続的に接続する手段を有する前記
   特許請求の範囲第１項記載の装置。
7. （７）可変周波数発振器と、独立した振幅信号を発生す
   る多数のアナログ装置と、該アナログ装置をそれぞれ可
   変周波数発振器に連続的に接続するマルチプレクサ手段
   とを有する前記特許請求の範囲第１項記載の装置。
8. （８）容量性変換装置による読取り値を決定する装置に
   おいて、 前記変換装置の異なる読取り値にそれぞれ応答し、アナ
   ログ変動値を発生する少なくとも２つの容量性感知手段
   と、 前記感知手段のそれぞれに別個に接続され、前記感知手
   段によつて形成されるアナログ値に比例する周波数を有
   する可変周波数信号を発生し、それぞれ外部から付勢さ
   れる少なくとも２つの発振手段と、 前記発振手段に連続して付勢信号を発生し、ディジタル
   計数値を受信するプロセッサ手段と、前記発振手段に接
   続され、前記発振手段によって出力される周期を所定数
   計数し、指示信号を発生する第１の計数手段と、 前記発振手段の周波数より実質的に高い周波数を有する
   クロック源手段と、 前記クロック源手段に接続され、前記第１の計数手段の
   動作間隔に応答して、該間隔間の前記クロック源手段の
   周期を計数するとともに、前記データプロセッサ手段に
   接続され、前記データプロセッサ手段は前記発振手段か
   らの読取り値を使用して変換器に対する出力値を発生す
   るようになっている第２の計数手段と、 を有する前記容量性変換装置による読取り値を決定する
   装置。
9. （９）前記感知手段は少なくとも２つの感圧容量手段と
   、少なくとも１つの感温抵抗手段とを有し、前記発振手
   段は全て実質的に所定レベルの中心周波数を有する前記
   特許請求の範囲第８項記載の装置。
10. （１０）前記発振手段の中心周波数は約５０ＫＨｚであ
    り、前記クロック源手段は約２ＭＨｚの固定周波数を有
    する前記特許請求の範囲第９項記載の装置。
11. （１１）前記プロセッサ手段は少なくとも前記第１の計
    数手段に所定の計数値を予めロードし、前記発振手段の
    中心周波数で公称サンプリング間隔を発生する手段を有
    し、前記第１の計数手段は関連する発振手段の周期に応
    答して減数および計数するように接続されている前記特
    許請求の範囲第１０項記載の装置。
12. （１２）前記第２の計数手段は限界値に達したときオー
    バーフロー信号を発生し、その後計数を継続し、前記プ
    ロセッサ手段は前記オーバーフロー信号および内蔵する
    最終計数値から前記第２の計数手段の最終計数値を決定
    する前記特許請求の範囲第１１項記載の装置。
13. （１３）変換器の多数の感知要素からのアナログ値に応
    答し、それぞれの要素に関するディジタル読取り値を発
    生するトランスミッタ装置において、前記個々の感知要
    素を有し、前記感知要素のアナログ値によって決定され
    る可変入力信号を発生する多数の受動回路手段と、 前記受動回路手段のそれぞれを選択するアナログマルチ
    プレクサ手段と、 前記アナログマルチプレクサ手段に接続され、前記受動
    回路手段に接続されたフィードバック手段を有し、所与
    の公称周波数を有する可変周波数発振器を定める増幅手
    段と、 前記増幅手段に接続され、前記可変周波数信号に応答す
    るディジタル発生器手段であって、前記可変周波数信号
    の所定数の周期に応答する第１の計数手段と、前記可変
    周波数発振器の公称周波数より実質的に高い周波数の固
    定周波数信号を発生するクロック源手段と、前記第１の
    計数手段によって計数された所定値の周期の間隔の間前
    記クロック源手段からの周期を計数するように接続され
    ている第２の計数手段とを有するディジタル発生器手段
    と、 前記アナログマルチプレクサ手段および前記ディジタル
    発生器手段に接続され、前記感知要素のそれぞれによっ
    て表わされるアナログ値からディジタル値を発生する手
    段と、 を有する前記トランスミッタ装置。
14. （１４）前記ディジタル値を発生する手段はプロセッサ
    手段を有し、前記第１の計数手段を選択値にプリセット
    し、前記第１および第２の計数手段に対する公称間隔を
    予め決定する手段および前記アナログマルチプレクサに
    よって選択された受動回路手段を制御する手段を有する
    前記特許請求の範囲第１３項記載の装置。
15. （１５）前記受動回路手段の各々は抵抗−容量組合せ回
    路を有し、前記クロック源手段の周波数は少なくとも前
    記可変周波数発振器の公称周波数より大きいオーダーの
    ものである前記特許請求の範囲第１４項記載の装置。
16. （１６）容量性圧力変換器による少なくとも１つの圧力
    読取り値を測定する方法において、 容量変動値を感知することによって変換器内の異なる領
    域の圧力値を感知し、 感温抵抗によって変換器内の温度を感知し、感知された
    値の各々に対して所定の値の中心値を有し、かつ比較的
    低い値の周波数を有する可変周波数信号を連続的に発生
    し、 可変周波数信号の周期を所定数計数し、感知された値に
    応じて継続期間内で変化する間隔を定め、 所定の間隔の間の発振器の周期の数よりもかなり大きい
    固定周波数の第２の計数値を発生し、感知された異なる
    値の各々に対して前記ステップを逐次繰り返し、 前記発生した計数値を処理し、変換器によって感知され
    たパラメータに対する正確な補正読取値を計算する前記
    容量性圧力変換器による少なくとも１つの圧力読取り値
    を測定する方法。
17. （１７）更に個々の読取り値に対する所望の分解能を表
    す値に所定数の周期をプリセットするステップを有する
    前記特許請求の範囲第１６項記載の方法。
18. （１８）変換器が作動する圧力範囲に関連する一連の値
    に所定数の周期をプリセットするステップを有する前記
    特許請求の範囲第１６項記載の方法。
19. （１９）容量性圧力変換器によって感知された圧力を正
    確に測定する装置において、 変換器内に配設され、各々別々に異なる静止圧力値を感
    知して対応する容量を発生する少なくとも３つの容量性
    感知電極対からなる圧力感知手段と、 変換器内に配設され、少なくとも該変換器の一部の温度
    を感知する少なくとも１つの温度感知抵抗からなる温度
    感知手段と、 前記感知手段のそれぞれに関連し、付勢信号および前記
    電極対または抵抗によって感知された値に個別に応答し
    、関連する圧力または温度レベルに比較する周波数の周
    期信号を発生する発振手段であって、前記容量性または
    抵抗性手段は該発振器手段および該発振器手段の一部と
    回路を構成している前記発振器手段と、 カウンタ付勢信号を発生し、前記発振器手段を個別にか
    つ連続に付勢するプロセッサ手段と、前記発振器手段に
    接続され、該発振器手段からの信号を所与の回路に結合
    する手段と、 前記結合手段に接続され、前記データプロセッサ手段か
    らの計数付勢信号に応答し、前記付勢された発振器手段
    によって形成される周期を所定数計数する第１の計数手
    段と、 前記計数付勢信号に応答するとともに、前記第１の計数
    手段の作動間隔に応答し、第１の計数値の継続期間を示
    す第２の計数値を発生する第２の計数手段と、 前記第２の計数手段に接続された高周波クロック手段と
    を有し、 前記データプロセッサ手段は前記第２の計数手段からの
    計数値を受け取るように接続され、異なる容量および温
    度抵抗値によって表される計数値を相互に関係付け、変
    換器によって感知された圧力を表す合成値を発生する手
    段を有することから成る前記容量性圧力変換器によって
    感知された圧力を正確に測定する装置。