JPS62145927A - デ−タ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ変換装置に係り、特に半導体集積回路
化するのに好適なアナログ・ディジタル（以下Ａ／Ｄと
いう、）変換装置に関する。

〔従来の技術〕

Ａ／Ｄ変換装置の役目は、アナログ入力信号を忠実にデ
ィジタル量に変換することである。従って、アナログ入
力信号に含まれる全ての成分（すなわち、直流成分から
高周波の成分）を扱う必要があるが、時々刻々と変化す
るアナログ入力信号を必要な時点で抜きとるためのサン
プリングという操作があるために、１つの制限を受ける
。その制限は、サンプリングデータを扱うときの拘束条
件である標本化実理（原信号波形の含む最高周波数の２
倍以上の頻度でサンプリングすれば、それから原信号を
再生できるとする定理）によるものであり、正確に再生
するためにはサンプリング周波数の決定には慎重を期さ
なれけばならない。

上記の標本化定理で原信号を完全に再現できるための条
件は、原信号ｆからサンプリング周波数ｆｓ“の−以上
の成分を完全に除去した場合（ｆ＜は折返し雑音となっ
て、可成精度を低下させる原因となる。

すなわち、ｆ＜−ｆｓなる標本化楚理を満足しま た場合には、＊信号の忠実な可成が可能であるが、この
条件を満さない場合には高周波がサンプリングによって
低周波に化け（折返し雑音）、再現しま た段階において低周波Ｃｆ＝＜−ｆｓ）との区別かつか
なくなる場合がある。従って、データの再現を実用上十
分な精度で行うために、サンプリングに先立って低域フ
ィルタを用いてアナログ入力信号周波数の帯域制限を行
わなければならない。

この低域フィルタのことを折返し雑音防止用の帯域制限
フィルタと呼ぶ。

このフィルタとしては、従来、抵抗、キャパシタ、演算
増幅器等のいわゆるディスクリート素子を用いたＲＣア
クティブフィルタで構成されている（ＣＱ出版社、ＯＰ
アンプＩＣ活用ノウハウ、玉村著）。

〔発明が解決しようとする問題点〕

従って、サンプリング周波数の変更に対しては。

その度に回路定数を変更せざるを得なく、回路の標準化
が困難であった。このことは、これらの回路のＩＣ化を
も困難としているところのものである。

特に、上記したフィルタ、サンプルホールド回路及びＡ
／Ｄ変換器等を複数個１つのＩＣ内に実装し、ハードの
標準化を図ろうとした場合には、上記したごとく、サン
プリング周波数の決定により、これに適合したフィルタ
の実現が困難であり、フィルタまでを１つの工Ｃに内蔵
したデータ変換装置を実現するまでに至っていなかった
。

本発明の目的は、上記した従来の問題点を克服し、サン
プルホールド回路、Ａ／Ｄ変換器、Ｄ／Ａ変換器、マル
チプレクサと同時にＡ／Ｄ変換装置用の折返し雑音防止
用フィルタ、Ｄ／Ａ変換装置用の平滑フィルタをも１つ
のＩＣ内に実装できるようにすると共に、サンプリング
周波数に合わせて、自由にフィルタ特性をも変更可能な
標準化したデータ変換装置を提供するにある。

〔問題点を解決するための手段〕

上記した問題点を解決するために、本発明のデータ変換
装置は、入力アナログ信号の周波数帯域を制限する所定
周波数のクロック信号により駆動されるスイツチトキヤ
パシタフイルタと、前記制限されたアナログ信号を所定
のサンプリング周波数のサンプリング指令信号によりサ
ンプリングし、かつ、ホールドするサンプルホールド回
路と、前記サンプルホールドされた信号をＡ／Ｄ変換指
令信号に基づいてディジタル信号に変換するＡ／Ｄ変換
回路と、前記クロック信号、サンプリング指令信号およ
びＡ／Ｄ変換指令信号を出力し、かつ、前記サンプリン
グ指令信号のサンプリング周波数の変更に追従して前記
クロック信号の周波数を自動変更可能なタイミング信号
発生回路と、を備えて構成されたことを特徴とするもの
である。

〔作用〕

以上の構成によれば、スイツチトキヤパシタフイルタは
クロック信号の周波数に依存してその特性（特に周波数
特性）を任意に変更することが可能であり、かつ、タイ
ミング信号発生回路はサンプリング周波数の変更時に、
これに追従してクロック信号の周波数を自動的に変更す
るから、Ａ／Ｄ変換すべきアナログ信号に対応するサン
プリング周波数の変更に伴なって、そのサンプリング周
期に適合した周波数帯域の制限を行うことができ、通過
特性のフィルタをＡ／Ｄ変換器に組み合せることができ
る。このことは、アナログ信号のサンプリング周期が異
なるごとに、その専用の構成をその都度作る必要がなく
、きわめて汎用性の高い（すなわち、標準化を可能とす
る）データ変換病型を提供しうろことを意味する。さら
に、スイツチトキヤパシタフイルタはモノリシックＩＣ
化に適したものであるから、従来困難とされたフィルタ
、サンプルホールド回路、Ａ／Ｄ変換回路を同−Ｉ’Ｃ
に一体に実装することも容易となり、上記汎用性と相ま
って精度よく、また装置形状の小形化を可能とするデー
タ変換装置を提供しろるものである。

〔実施例〕

次に、本発明に係る実施例を図面に基づいて説明する。

Ａ／Ｄ変換装置の構成およびその動作 第１図に本発明の一実施例を示す。第１図に示すように
、複数のアナログ信号Ａ、Ｂ、・・・、ＮをＡ／Ｄ変換
するために多チヤンネル入力端を備えている。したがっ
て；各アナログ信号Ａ、Ｂ、・・・。

Ｎに対応してスイッチトキャパシタフィルタ（詳しくは
後述する）を用いた帯域制限フィルタＬＡ。

ＩＢ、・・・、ＩＮを備えており、各フィルタ出力信号
は同様に各アナログ信号Ａ、Ｂ、・・・、Ｎに対応して
設けられたサンプルホールド回路２Ａ、２Ｂ。

・・・、２Ｎに与えられる。各サンプルホールド回路２
Ａ、２Ｂ、・・・、２Ｎの出力信号はマルチプレクサ３
に与えられ、いずれか１つがＡ／Ｄ変換回路４に入力さ
れてディジタル量に変換され、出力端より入力アナログ
信号に対応する内容のディジタル信号として出力される
。

以上の帯域制限フィルターＡ、ＩＢ、・・・、ＩＮはタ
イミング信号発生回路５から６ツク信号ａにより、サン
プルホールド回路２Ａ、２Ｂ、・・・。

２Ｎはタイミング信号発生回路５からのサンプルホール
ド指令信号すにより、マルチプレクサ３はマルチプレク
ス信号Ｃにより、かつ、Ａ／Ｄ変換回路４はＡ／Ｄ変換
指令信号により、それぞれ駆動される。

サンプルホールド指令信号すのサンプリング周波数をＡ
／Ｄ変換すべきアナログ信号Ａ、Ｂ、・・・。

Ｎの周波数によって適宜変更しなければならず、それと
ともにフィルタＬＡ、ＩＢ、・・・、Ｎの制限帯域も変
更しなければならないことはすでに述べた通りである。

したがって、タイミング信号発生回路５は制御信号ｅに
よりサンプリングホールド指令信号Ｃのサンプリング周
波数が変更され、これに伴って制限すべきカットオフ周
波数に見合うクロック信号ａを出力する。

以上の帯域制限フィルタＬＡ、ＩＢ、・・・、ＩＮ、サ
ンプルホールド回路２Ａ、２Ｂ、・・・、２Ｎ、マルチ
プレクサ３．Ａ／Ｄ変換回路４およびタイミング信号発
生回路５は、破線αで示すように、同一のＩＣ内に実装
されて一体化されている。但し。

必要に応じて部分的にＩＣ化して標準化を図ることも可
能である。すなわち、ＩＣの実装範囲の例として、 ■　フィルタＩＡ〜ＩＮの部分 ■　フィルタＩＡ〜ＩＮとサンプルホールド回路２Ａ〜
２Ｎの部分 ■　フィルタＩＡ〜ＩＮ、サンプルホールド回路２Ａ〜
２Ｎおよびマルチプレクサの部分■　上述の破線αの全
て が考えられる。

次に、一連の動作を説明する。各チャンネルには種々の
アナログ信号Ａ、Ｂ、・・・、Ｎが入力され、それらは
各帯域制限フィルタＬＡ、ＩＢ、・・・。

ＩＮによりクロック信号ａの周波数によって決まる必要
な周波数帯域に制限され（換言すれば、折返し雑音が除
去され）でサンプルホールド回路２Ａ、２Ｂ、・・・、
２Ｎに入力される。

サンプルホールド回路２Ａ、２Ｂ、・・・、２Ｎは制御
信号ｅによって指定されたサンプリング周波数のサンプ
ルホールド指令信号すによりフィルタ出力信号をサンプ
リングし、かつ、所定時間ホールドしてマルチプレクサ
３に与える。

マルチプレクサ３はタイミング信号発生回路５からのマ
ルチプレックス指令信号ｄにより指定されるチャンネル
のアナログ信号Ａ、Ｂ、・・・、Ｎのいずれかを選択し
て取り込み、Ａ／Ｄ変換回路４に送る。なお、マルチプ
レクサ３は第１図のように多チャンネルのアナログ信号
Ａ、Ｂ、・・・、Ｎを扱う場合には必要であるが、１つ
のアナログ信号のみの場合には不要である。また、この
ように、各アナログ信号Ａ、Ｂ、・・・、Ｎに対して帯
域制限フィルタＩＡ、ＩＢ、・・・、ＩＮおよびサンプ
ルホールド回路２Ａ、２Ｂ、・・・、２Ｎを並列的に設
けることにより、同時刻の各アナログ信号Ａ、Ｂ。

・・・、Ｎのサンプリングデータを取込むことができる
。このような処理は１例えば種々複数の信号を並行処理
するような場合において有効である。

Ａ／Ｄ変換回路４は各アナログ信号Ａ、Ｂ、・・・。

Ｎのうち、マルチプレクサ３を通じて送られるサンプリ
ングデータをＡ／Ｄ変換指令信号に同期して対応するデ
ィジタル量に変換し、出力する。

以上の第１図に示したＡ／Ｄ変換装置は１ｗＬ数のアナ
ログ信号Ａ、Ｂ、・・・、Ｎの同時刻のサンプリングデ
ータを必要とする場合に応じる構成としたものであるが
、必ずしも同時刻のサンプリングデータは必要としない
が多チャンネルであることが必要である場合の構成例を
第２図に示す。

第２図において、第１図と異なるのは、サンプルホール
ド回路２を各アナログ信号Ａ、Ｂ、・・・。

Ｎにそれぞれ対応して設けるのではなく、一括して処理
するように１つ設けであるだけであり、取込むべきサン
プリングデータはマルチプレクサ３によって選択するよ
うにした点であり、その他は同様なので同一の符号を附
して説明は省略する。

なおＩＣ化実装範囲は第１図と同様であり最も集積度の
高い場合は全ての要素を含めた破線βで示す場合である
。

帯域側μフィルタの構成およびその動作第１図および第
２図に示したＡ／Ｄ変換装置における帯域制限フィルタ
ＩＡ、ＩＢ、・・・、ＩＮは、スイツチトキヤパシタフ
イルタを用いて構成されている。このようにスイツチト
キヤパシタフイルタを用いることにより、Ａ／Ｄ変換装
置に要求される種々の特性に応することができ、汎用性
が高く１回路の標準化が可能で、かつ、帯域制限フィル
タを含んでＩＣ化するに適したＡ／Ｄ変換装置の実現が
可能となる。なぜなら、変換すべきアナログ信号の周波
数帯域に合せてサンプリング周波数を変更する場合に２
回路要素の定数を変更しなくともスイッチトキャバシタ
フイルタに与えるクロック周波数のみをサンプリング周
波数の変更に合わせて変更するだけでよいからであり、
またスイツチトキヤパシタフイルタのＩＣ化の容易性が
上記Ａ／Ｄ変換装置の実現化を助長するからである。以
下に、帯域制限フィルタにスイッチトキャバシタフイル
タを適用する場合の具体例について順を追って説明する
。

くスイツチトキヤパシタフイルタの原理〉まず、スイッ
チト・キャパシタによる等価抵抗について簡単に説明す
る。

第３図（ａ）〜（ｄ）はスイッチト・キャパシタによっ
て如何に等価抵抗が得られるかを原理的に説明するため
のものである。第３図において、端子■、■での電圧を
それぞれＶｘ、Ｖｚとして第３図（ａ）のようにＭＯＳ
等のアナログスイッチ（以下、スイッチという。）Ｓｚ
をオンした状態では、キャパシタＣには、Ｑｚ　＝ＣＶ
２で表わされる電荷Ｑｚが充電されていることになる。

この状態で次に、第１図（ｂ）のようにスイッチＳ２を
オンさせると、キャパシタＣの電荷は、Ｑ１＝ＣＶ　１
　となり、ＱｌとＱｌの差の電荷ΔＱが端子■より流れ
込むことになる。すなわち、電荷ΔＱは以下のようにな
る。

ΔＱ＝Ｑｘ　−Ｑｘ　＝Ｃ（Ｖｔ　−Ｖ２　）　　−（
１）ここで、再び第１図（Ｃ）に示すようにスイッチＳ
２がオンされれば、キャパシタＣの電荷はＱｚ＝ＣＶｚ
となり式（１）に示す電荷ΔＱと同量の電荷がキャパシ
タＣから端子■に流出することは明らかである。

したがって１周期Ｔで上記動作を繰返すようにすれば、
周期Ｔで電荷ΔＱがキャパシタＣを介し移動することに
なり、結果的に端子■から端子■には式（２）で示され
る電流ｉが平均的に流れることになるものである。

ｉ＝ΔＱ／　Ｔ＝Ｃ（Ｖｔ　−Ｖ２　）　／　Ｔ　　・
＝　（２）一方、同図（ｄ）に示すように抵抗Ｒの両端
各各における電圧がそれぞれＶｚ　、Ｖｚである場合、
抵抗Ｒに流れる電流ｉＲは以下のようになる。

ｉＲ＝　（Ｖｔ　　Ｖｚ　）　／　Ｒ−−（３）ここで
１＝ｉＲとすれば１式（２）、（３）より以下の式（４
）が得られる。

Ｒ＝Ｔ／Ｃ：１／　（ＪＣ）　　　　　　　・・・・・
・（４）但し、ｆはスイッチング周波数である。

このように、スイッチト・キャパシタによる等価抵抗は
キャパシタＣの容量値（Ｃ）とスイッチングの周期Ｔと
の比で決定され１周期Ｔを変えることによりキャパシタ
Ｃの容量値を変えることなく等価抵抗を自由に変化させ
得るものである。

以上述べたスイッチト・キャパシタ回路は基本的な回路
であるが、実際には寄生容量の影響を受けにくい第３図
（ｅ）、（ｆ）に示す回路などが用いられる。第３図（
ｅ）、（ｆ）中７はクロック中の反転されたものを示す
。

以上のスイッチト・キャパシタ回路をフィルタ回路の抵
抗要素に用いて作られたのがスイッチト・キャパシタ・
フィルタである。スイッチト・キャパシタ・フィルタは
その特性定数を任意に変更することができる。

従来、スイッチト・キャパシタ・フィルタの特性定数を
可変する方法として、例えば特開昭５５−１２３２２６
号公報に示されるように、各スイッチング素子の切換周
期を設定してフィルタ特性を可変するものが知られてい
る。しかしながら、この方法では、特性定数を独立に変
更するためには、スイッチ群を全て１個々に制御しなけ
ればならない不具合があったが、本発明ではクロック周
波数のみの制御により独立に制御可能である。

〈スイツチトキヤパシタフイルタの駆動法〉次に、スイ
ッチト・キャパシタ・フィルタの駆動方法を図面に基づ
いて説明する。

第４図に示すように、スイッチト・キャパシタ等価抵抗
ＳＣＩはスイッチＳＷｓ〜ＳＷ４およびコンデンサＣｒ
　ｔにより構成される。他のスイッチト・キャパシタ等
価抵抗ＳＣ２、ＳＣａ　、ＳＣａも同様であるｓ　Ｃ１
ｐ　Ｃｚは積分コンデンサ１００および２００は演算増
幅器である。スイッチト・キャパシタ・フィルタは、い
わばアクティブ・フィルタの抵抗要素をスイッチト・キ
ャパシタ等価抵抗で置換えたものに等しい。

スイッチＳＷＩ及びＳＷ２は、クロック入力端子φ工が
“１”のときに○ＮＬ、スイッチＳＷｓ及びＳＷａはク
ロック入力端子７１が“１”のときにＯＮする。スイッ
チＳＷｅ及びＳＷ７はクロック入力端子φ２が“１”の
ときにＯＮＬ、、スイッチＳＷａ及びＳＷｓはクロック
入力端子ｃｆｉｚが“１”のときにＯＮする。さらに、
スイッチＳＷｚ工、５Ｗｚｚ＊　５Ｗｚｅ及びＳ　Ｗ　
ｔ　ｏはクロック入力端子φδが“１″のときにＯＮし
、スイッチ５Ｗ１２１．　ＳＷ１番、５Ｗ１７及びＳ　
Ｗ　ｔδはクロック入力端子７８がｄｉ　ｌ　ＩＩのと
きにＯＮする。すなわち、スイッチト・キャパシタ等価
抵抗ＳＣ１及びＳＣｘは独立したクロックをクロック入
力端子φ工とφｌ及びφ２とφ２に与えることによって
動作し、ＳＣａとＳ０４が同じクロックをクロック入力
端子φ８及びφ８に与えることにより動作するようにな
っている。

第４図に示す回路は、１００の演算増幅器の出力Ｖ　Ｏ
ｆが２次のバンドパスフィルタの出力となり。

２００の演算増幅器の出力Ｖｏｚが２次のローパスフィ
ルタの出力となるものである。

まず、バンドパスフィルタに関して説明する。

次式にバンドパスフィルタの伝達関数を示す。

但し、ω０　：角周波数 Ｑ　：選択度 Ｈ：利得係数 第４図の回路において、Ｓ　Ｃｉ　”　Ｓ　Ｃ４に示す
スイッチト・キャパシタ等価抵抗を実現するために与え
るクロックをクロック入力端子φ１とφ工。

φ２と７２及びφ８と７８の３組のグループに分割して
与える。これより、バンドパスフィルタの特性定数は次
式で表わすことができる。

５ｘｃｒｘ ここで、第１図の回路において、ｆｓｘはクロツり入力
端子φ１及び７１に与えるクロック周波数、ｆｓｚはク
ロック入力端子φ２及びｎｚに与えるクロック周波数、
ｆｓａはクロック入力端子φ３及びφδに与えるクロッ
ク周波数である。さらに、クロック入力端子７エはφ１
に対して５Ｔ２はφ２に対して、Ｔ８はφ８に対して、
それぞれ反転したクロックを与えることを示すものであ
る。

まず、中心周波数ｆｏを変更する場合について説明する
。上記（６）式に着目すると、中心周波数ｆｏはコンデ
ンサＣｒａｌＣ目１　ｃｔ及びｃ２の関数であり、また
、クロック周波数ｆｓｓの関数で表わされる。すなわち
、中心周波数ｉｏを任意に変更するためには、（６）式
のパラメータであるコンデンサＣ「δ、　Ｃｒ４ｙ　ｃ
ｌ及びＣｚの値を変更するほかに、クロック周波数ｆｓ
ｓを任意に変更することにより変更可能であることが理
解できる。

上述したクロック周波数ｆｓｓは（７）式より選択度Ｑ
のパラメータでもあることがら、同時に選択度Ｑも変更
することになる。よって、選択度のを変えずに中心周波
数ｉｏのみを変更するためには、ｆｓｌもｆｓｓに合わ
せて変更させなければならない。

さらに、ｆｓｘを変更すると、（８）式により利得係数
Ｈも変更することになるので、ｆｓｌもｆｓａに合わせ
て変更させなければならない。以上のことを考慮して、
第２図（ａ）に中心周波数ｉｏのみを変更させるための
、クロックの配線図を示す。

第５図（ａ）において、クロック入力端子φ１゜φ２及
びφδに、第６図に示す基本クロック周波数！、のクロ
ックＣＫ　ａを与え一＋１＋ｄｘ及びφδに、クロック
ＣＫδを反転させたクロックＣＫ４を与える。このとき
の周波数−ゲイン特性を第７図（ａ）のｖｌに示す。第
７図（ａ）のｖｌには、中心周波数ｆｏが１００　Ｈｚ
の例を示した。

これに対して１周波数が−ｆｓのクロックＣＫ　５゜Ｃ
Ｋａ　をそれぞれφ１．φ２．φ８とｉ工、Ｔ２゜φ８
に与えると、第７図（ａ）のｖ２に示すように、中心周
波数ｉｏのみが第７図（ａ）のＶｌに対して一倍の５０
Ｈｚになる。このことはクロッり周波数ｆｓａが基本ク
ロック周波数の一倍であるから（６）式に代入するとｆ
ｏが一倍になることは容易に理解できる。さらに、周波
数が２ｆｓのクロックＣＫｔ　＋　ＣＫｚをφ工、φ２
．φＢとφ工、φ２．φＳに与えると、第７図（ａ）の
Ｖａに示すように、中心周波数ｆｏが第７図（ａ）のＶ
ｌに対して２倍の２００　Ｈｚとなる。これも（６）式
にφδ及びＴ８のクロック周波数を代入することにより
、ｉｏが２倍になることより明らかである。以上より、
クロック久方端子φ工、φ２及びφ８と＃１．＄２及び
７８にそれぞれ同じ周期のクロックを与え、このクロッ
クの周波数を可変させることにより、中心周波数ｆｏの
みを任意に可変できることが理解できるであろう。

第１表に以上説明したクロック入力端とクロックとの関
係およびその効果の対応関係を示す。

第　　　１　　　表 次に選択度Ｑのみを変更する場合の例について説明する
。

上記（７）式に着目すると１選択度Ｑはクロック周波数
ｆｓｚ及びｆｓｓの関数で表わすことができる。すなわ
ち選択度Ｑを任意に変更するためには、ｆｓｚ及びｆｓ
ｓを任意に変更することにより達成できるものである。

しかしながら、ｆｓａを変更すると、中心周波数ｉｏま
でも変更してしまうので、選択度Ｑのみを変更するため
にはｆｓｘを変更するとよい。しかし、ｆｓｘは上述し
たとおり、利得係数Ｈにも関係してしまうので、ｆｓｘ
もｆｓ２に合わせて変更させなければならない。第２図
（ｂ）にＱのみを変更させるための、クロックの配線図
を示す。第２図（ｂ）においてクロック入力端子φ１゜
φ２及びφ８に、クロックＣＫ　ａを与え、φｌ。

＝ｔ＝２及び７８に、クロックＣＫ　４を与えたときの
周波数−ゲイン特性を第７図（ｂ）のｖｌに示す。

これは、第７図（ａ）のｖｌと全く同じである。

これに対して、クロック入力端子φ１及びφ２にクロッ
クＣＫａ、＄を及び（ｚにクロックＣＫ　ｅを与え、さ
らにφ８にクロックＣＫ１．φ８にクロックＣＫ　ｚを
与えると第７図（ｂ）のＶｚ’　　に示すように選択度
Ｑのみが２倍の特性を得ることができる。さらに、φ８
及びＴ８をそのままにしてφｌ及びφ２にクロックＣＫ
１．＄を及びＴｚにクロックＣＫｚをそれぞれ与えると
第７図（ｂ）の■δ′　に示すように選択度Ｑのみが一
倍の特性を得ることができる。以上より、クロック端子
φ１とφ２及びφｌとφ２をペアにしてクロックを任意
に可変することにより、選択度Ｑのみを任意可変するこ
とが理解できる６以上に説明した各クロック入力端子と
クロックの関係およびその効果の対応関係を第２表に示
す。

第　　　２　　　表 次に利得係数Ｈのみを変更する場合の例について説明す
る。上記（８）式に着目すると、利得係数Ｈはクロック
周波数ｆａｘ及びｆｓｘの関数である。

すなわち、利得係数Ｈを任意に変更するためには。

ｆｓｌ及びｆａｘを任意に変更することにより達成でき
るものである。さらに（８）式よりｆｓｒのみを任意に
変更することにより、独立に利得係数Ｈが変更できる。

このときのクロックの配線図を第２図（ｃ）に示す。

クロック周波数ｆｓｘはバンドパスフィルタの特性式の
利得係数Ｈのみに関するため、ｆｓｘを任意に可変する
ことにより利得係数Ｈを任意に独立に可変できる。第４
図の回路のクロック入力端子φＩＩφ２１φδ及び＋１
．　（ｆｉｚ　、　＄δしこそれぞれクロックＣＫδ及
びＣＫ　ａ　を与えたときの周波数−ゲイン特性を第７
図（ｃ）のＶ工に示す。これは、第７図（ａ）のｖｌと
全く同じである。これに対し、クロック入力端子φ２．
φ８及びφ２゜（６ａにそれぞれ基本クロックである周
波数ｆ、のＣＫ３及びＣＫ４　を与え、φ１及び７１に
周波数が−ｆｓのクロックＣＫ　３及びＣＫｏを与える
と、第７図（ｃ）のＶ２’　　に示すように、利得係数
Ｉ−１が二倍となる。さらに、φ１及びＴＩに周波数２
ｆｓのクロックＣＫｔ及びＣＫ　２を与えると、第７図
（ｃ）のｖ１１＃　　に示すように、利得係数Ｉ（が２
倍となる。以上より、φ１及びφ１のクロック周波数を
任意に可変することにより、利得係数Ｈのみを任意に可
変できることが理解できる。以上に説明したクロック入
力端子とクロックとの関係およびその効果の対応関係を
第３表に示す。

第　　　３　　　表 以上は第４図の回路におけるバンドパスフィルタについ
て説明したが１次にローパスフィルタに関して述べる。

ローパスフィルタの伝達関数を次式に示す。

ω０　：角周波数 Ｑ　：選択度 Ｈ：利得係数 ローパスフィルタの特性定数であるしゃ断層波数ｆｃは
バンドパスフィルタについての（６）式と全く同様に示
されるので、ｆｏをｆｃに書き換えて（６）式を流用す
る。また１選択度Ｑは（７）式と全く同じである。ただ
し、利得係数Ｈはローパスフィルタの場合、次式で表わ
すことができる。

まず、しゃ断層波数ｆｃのみを変更する場合の例につい
て説明する。

（６）式に着目すると、バンドパスフィルタと全く同様
に、クロック周波数ｆｓ８を任意に変更することにより
、しゃ断層波数ｆｃを任意に変更できる。

第８図（ａ）に、しゃ断層波数ｆｃを任意に変更した周
波数−ゲイン特性を示す、すなわち、第４図の回路にお
いて、クロック入力端子φ１゜φ２及びφ３にクロック
ＣＫａ、φｌ、φ２及びφ８にクロックＣＫ　４を与え
た時の特性Ｖ４に対して、φ１．φ２及びφ８にクロッ
クＣＫδ、Ｔｌ、＄ｚ及び７８にクロックＣＫｅを与え
た特性はＴ８となり、しゃ断層波数ｆｃが一倍になる。

さらに、φ１．φ２及びφ８に周波数が２ｆｓのクロッ
クＣＫ　ｔを与え、　＄ｔ　、　＊ｚ及び７８にクロッ
クＣｘを反転させたクロックＣＫｚをそれぞれ与えた特
性はＴ８となり、しゃ断層波数ｆｃが２倍になることを
示している１以上の関係をまとめて第４表に示す。

第　　　４　　　表 次に、選択度Ｑのみを変更する場合の例について説明す
る。（７）式に着目すると、バンドパスフィルタと全く
同様に、第４図の回路のクロック入力端子φｌとφ２及
びＴ１と７２をペアにしてクロックを任意に可変するこ
とにより選択度。のみが任意に可変できる。第８図（ｂ
）に、選択度Ｑを任意に変更した周波数−ゲイン特性を
示す。

すなわち、＠８図（ｂ）のＴ４に示した特性に対し、ク
ロック入力端子φ１及びφ２にクロックＣＫａ、φ１及
びφ２にクロックＣＫ　ａを与えた特性はＶａ’　　と
なり、選択度Ｑは２倍になる。さらに、φ工及びφ２に
クロックＣＫ１、φｌ及びφ２にクロックＣＫ　２をそ
れぞれ与えた特性はＶ　ｅ　’　　となり、この場合の
選択度ＱはＴ４に対して−倍になることがわかる。以上
の関係をまとめて第５表に示す。

第　　　５　　　表 次に、利得係数のみを変更する場合の例について説明す
る。

（１０）式に着目すると、利得係数Ｈはクロック周波数
ｆｓｌ及びｆｓ４の関数である。利得係数Ｈを任意に変
更するためには、ｆｓｌ及びｆｓ４を任意に変更すれば
よい。さらに、利得係数Ｈのみを独立に変更する場合は
、（６）、（７）および（１０）式よりクロック周波数
ｆｓ１のみを変更することにより可能なことは言うまで
もない。第８図（ｃ）に利得係数Ｈのみを変更した例を
示す。

すなわち、第８図（ｃ）のｖ４に示した特性に対し、ク
ロック入力端子φ１にクロックＣＫＩＳ。

φｌにクロックＣＫｓを与えた特性は第５図（ｃ）のＶ
＋ｓ’　　となり、利得係数Ｈが一倍になる。

さらに、クロック入力端子φ１にクロックＣＫ　１、φ
！にクロックＣＫ　ｚを与えた特性はＶ　ｏ　’　　と
なり、利得係数Ｈは２倍になる０以上の関係を第６表に
示す。

第　　　６　　　表 なお、本発明の一実施例であるパイクワット形フィルタ
のみならず、リープフロッグ形フィルタについても同様
にしてクロック周波数を制御することによりＨ以外（Ｈ
ｌ　）の任意のフィルタ特性を得ることができる。

さらには、ローパスフィルタ、バンドパスフィルタのみ
ならず、バイパスフィルタについても同様にして、クロ
ック周波数を制御することにより任意のフィルタ特性を
得ることができる。

かくして、本実施例によれば、フィルタの特性定数であ
る中心周波数及びしゃ新局波数ｆｏ９選択度Ｑ、利得係
数Ｈが外部クロックにより任意に可変できる。このフィ
ルタをＬＳＩ化した場合、従来１作り込んだフィルタの
特性は中心周波数のみしか可変できなかったのに対して
、任意に特性定数が可変でき、特性変更に十分対応でき
る。また、回路定数であるコンデンサの容量値は変わら
ないので、特性定数変更用のコンデンサを付加しないで
すむ。よってチップ面積が小さくてすみ。

高集積化でき、さらに、コンデンサ切換用の制御端子が
不要であるので、不要なピン数を削除できる。

次に、他の駆動法の例について説明する。第９図〜第１
２図にその例を示す。この例において第４図〜第８図に
示す部分と同−又は重複する部分には同一の符号を附し
て説明する。

この例はスイッチト・キャパシタ・フィルタの特性定数
である中心周波数ｆｏｒ選択度Ｑ、利得係数をクロック
周波数のみにて任意に独立に、１ケ所で変更できるよう
に、スイッチ群を大きく３分割し、クロック周波数の変
更を優先度を持たせて制御するようにしたものであり、
スイッチト・キャパシタ・フィルタ自体については第１
の実施例と同じなので説明は省略する。

第９図において、３００はクロック信号発生回路を示し
ており、基本クロック周波数ｆｓを発生する。この基本
クロック信号は継続接続された第１カウンタ４０１、第
２カウンタ４０２、第３カウンタ４０３により順次分周
され、各手動切換選択スイッチＳｔ　ｔ　Ｓｚ　＋　Ｓ
ｓおよびインバータ５００を介して各スイッチト・キャ
パシタ等価抵抗回路ＳＣ１、ＳＣ２、ＳＣｓ　、ＳＣ４
のクロック入力端子φ１　ｔ　＄１　＃　φ２ｗ＄２ｙ
　φδ、工δされる。

まず、中心周波数ｉｏ　を変更する場合について説明す
る。上記（６）式に着目すると、中心周波数ｆｏはコン
デンサＣｒａｍ　Ｃｒ４、Ｃ１及びＣ２の関数であり、
また、クロック周波数ｆｓｓの関数で表わされる。すな
わち、中心周波数Ｊｏを任意に変更するためには、（６
）式のパラメータであるコンデンサＣｒｓ、Ｃ目、ＣＬ
及びＣ２の値を変更するほかに、クロック周波数ｆｓａ
を任意に変更することにより変更可能であることが理解
できる。

上述したクロック周波数ｆｓｓは（７）式より選択度Ｑ
のパラメータでもあることから、同時に選択度Ｑも変更
することになる。よって選択度Ｑを変えずに中心周波数
ｆｏのみを変更するためには、ｆｓｚも！、δに合わせ
て変更させなければならない。

さらに、ｆｓｚを変更すると、（８）式より利得係数Ｈ
も変更することになるので、ｆａｘもｆｓｓに合わせて
変更させなければならない。

そこで、クロック信号を分周するカウンタ４０１゜４０
２．４０３を縦続接続し、さらに第１カウンタ４０１の
出力をクロック入力端子φ８及びＴ８に与えるようにす
る。すなわち、クロック入力端子φ８及び７８の周波数
を変更すると、次段以降のカウンタ４０２，４０３は上
記変更に追従するため、自動的にその出力周波数が変更
される。よって、中心周波数ｆｏのみが独立に１ケ所で
変更できる。以下に第１０図に示すクロック波形を用い
て詳細に説明する。

第９図の回路において、選択スイッチＳｓ　。

Ｓ２及びＳ８で、カウンタ４０１，４０２及び４０３の
出力のＢ、Ｂ’及びＢ′を選択することによりクロック
入力端子φ工、φ２及びφ３に第７図（ａ）に示すクロ
ックＣＫＩＩ、ＣＫ１２及びＣＫｘｓが与えられ、また
φｌ、φ２及びφ８にはクロックＣＫｉｌ、　ＣＫｔｚ
及びＣＫ　ｔ　ａをインバータ５００により反転されて
与えられるものとする。

ここでは、クロックＣＫ　１１の周波数をｆｓとする。

このときの周波数−ゲイン特性を第８図（ａ）のＶｌに
示す、第１１図（ａ）のＶｌには、中心周波数ｆｏがｌ
　ＯＯＨｚの例を示した。これに対して、選択スイッチ
Ｓ工により、第１段の出力よりＣを選択すると第７図（
ｂ）に示すクロックＣＫｌｌ’　、　ＣＫｚｚ’及びＣ
ＫＩ１１’が与えられる。

クロックＣＫＩ！’及びＣＫｚａ’の周波数はＣＫｚｚ
’に従いそれぞれ一倍になる。このときの周波数−ゲイ
ン特性は第１１図（ａ）のＶスに示すように、中心周波
数ｆａのみが第１１図（ａ）のＶｌに対して−倍の５０
　Ｈｚになることが明らかである。

このことは、クロック周波数ｆｓｓが基本クロック周波
数ｆｓの一倍であるから、（６）式に代入することによ
り容易に理解できる。

次に選択度Ｑのみを変更する場合の例について説明する
。上記（７）式に着目すると、選択度Ｑはクロック周波
数ｆｓｚ及びｆｓｓの関数で表わすことができる。すな
わち選択度Ｑを任意に変更するためには、ｆｓｚ及びｆ
ｓａを任意に変更することにより達成できるものである
。しかしながら、ｆｓａを変更すると、中心周波数ｆｏ
までも変更してしまうので、選択度Ｑのみを変更するた
めには、ｆｓｘを変更するとよい。しかし、ｆｓｚは上
述したとおり、利得係数Ｈにも関係してしまうので、ｆ
ｓｌもｆｓａに合わせて変更させなければならない。

そこで、第９図の回路において、第２カウンタ４０２の
出力をクロック入力端子φ２及びφ２に与えるようにす
る。すなわち、クロック入力端子φ２及びＴ２に与える
周波数を変更すると、第３カウンタ４０３は上記変更に
追従するため自動的に周波数が変更され１選択度Ｑのみ
が独立に１ケ所で変更できる。以下に第１０図に示すク
ロック波形を用いて詳細に説明する。

第９図の回路において選択スイッチＳ１．Ｓ２及びＳ１
１でカウンタ４０４，４０２及び４０３の出力より、Ｂ
、Ｂ’及びＢ′を選択することによってクロック入力端
子φ１．φ２及びφ♂に第１０図（ｃ）に示すクロック
ＣＫ　ｚｘ　、　ＣＫ　ｚｚ及びＣＫｚｓが与えられる
。ここでクロックＣＫｚｚの周波数をｆｓとする。この
ときの周波数−ゲイン特性を第１１図（ｂ）のｖｌに示
す。これに対して、選択スイッチＳ２により、第２カウ
ンタ４０２の出力よりＣ′を選択するとφ１．φ２及び
φδに第１０図（ｄ）に示すクロックＣＫｉｔ、　ＣＫ
２ｚ’及びＣＫ２８’　が与えられる。これにより第１
１図（ｂ）のＶ２’　　に示すように選択度Ｑのみが２
倍の特性を得ることができる。

このことは、クロック周波数ｆｓｓが基本クロッり周波
数ｆｓの一倍であるから、（７）式に代入することによ
り、容易に理解しうる。

次に、利得係数Ｈのみを変更する場合の例について説明
する。上記（８）式に着目すると、利得係数Ｈはクロッ
ク周波数ｆｓｘのみを任意に変更することにより、独立
に１ケ所で利得係数Ｈが変更できる。

そこで、第９図の回路において、第３カウンタ４０３の
出力をクロック入力端子φ工及びφ工に与えるようにす
る。すなわち、第３カウンタ４０３の出力は、クロック
入力端子φ工及び７１にしか与えていないので、クロッ
ク入力端子φ１及び７１に与える周波数のみが独立に変
更できることを表わしている。よって、（８）式より、
利得係数１■のみが独立に変更できる。以下に第７図に
示すクロック波形を用いて詳細に説明する。

第９図の回路において、選択スイッチＳ１゜Ｓ２．及び
Ｓｚより、Ｂ、Ｂ’　及びＢ′を選択することによりク
ロック入力端子φ１．φ２及びφδに第１０図（ｅ）に
示すクロックＣＫδ１．ＣＫδ２及びＣＫｓｓが与えら
れる。ここでクロックＣＫｓａの周波数を！、とする。

このときの周波数−ゲイン特性を第１１図（Ｑ）のｖｌ
に示す、これに対して、選択スイッチＳ８により第３カ
ウンタ４０３の出力よりＣ′を選択するとクロック入力
端子φｌ、φ２及びφ８に第１０図（ｆ）に示すクロッ
クＣＫｓ１．ＣＫａｚ及びＣＫｓｓが与えられる。これ
より、第１１図（Ｑ）のｖ２に示すように利得係数Ｈの
みが一倍の特性を得ることができる。

このことは、クロック周波数ｆｓδが基本クロッり周波
数ｆ、の一倍であるから、（８）式に代入することによ
り理解しうる。

以上のように、クロック周波数を変更するのに優先度を
持たせることにより、フィルタの特性定数が独立に１ケ
所で変更できる。すなわち、要約すると、ｆａ変更用の
クロック周波数を変更すると、Ｑ及びＨ変更用のクロッ
ク周波数も変更される。また、Ｑ変更用のクロック周波
数を変更すると、Ｈ変更用のクロック周波数は同様に変
更されるが、ｉｏ変更用のクロック周波数は変更されな
い。Ｈ変更用のクロック周波数を変更しても。

ｆｏ及びＱ変更用のクロック周波数は変更されない。

第１２図に本発明のクロック周波数変更の優先度を示し
た包含例を示す。

本発明の実施例で述べたバンドパスフィルタ以外のロー
パスフィルタ及びバイパスフィルタ等にも十分適用でき
る。

さらに、パイクワット形フィルタのみならず、リープフ
ロック形フィルタについても同様に適用できることはも
ちろんである。

Ｄ／Ａ変換装置の構成とその動作 以上の説明は、データ変換装置としてのＡ／Ｄ変換装置
にスイツチトキヤパシタフイルタを適用して回路の標準
化、帯域制限フィルタのＩＣ内実装の実現化等を図った
ものであるが、本発明はＤ／Ａ変換装置にも適用可能で
あり、第１３図に、Ｄ／Ａ変換装置の例を示す。

第１３図において、１０はＤ／Ａ変換回路、２０Ａ〜２
ＯＮはサンプルホールド回路、３０Ａ〜３ＯＮはサンプ
リングデータを平滑化する平滑フィルタ、４０はタイミ
ング信号発生制御回路を示す。

この回路において、従来、平滑フィルタ３０Ａ〜３ＯＮ
としてＲＣアクティブフィルタを用いていた。従って、
Ｄ／Ａ変換した出力を平滑化する場合、サンプルホール
ド回路２０Ａ〜２ＯＮへのサンプルホールド指令信号に
よって指定される、サンプリング周波数に応じて平滑用
フィルタの回路素子（Ｒ，Ｃ）自体を変更しており１回
路を標準化したＩＣ化は回連であった。

しかし、本発明ではこの平滑フィルタ３０Ａ〜３ＯＮを
スイツチトキヤパシタフイルタで構成し、サンプルホー
ルド回路２０Ａ〜２ＯＮのサンプリング周波数に対応し
てフィルタ３０Ａ〜３ＯＮのクロック周波数を適宜変更
し、サンプリング周波数に適合したフィルタ特性を実現
するようにすると共に回路の標準化を図り、ＩＣ化を実
現可能としたものである。クロック周波数の変更により
フィルタ特性を変更するための駆動方法は、先に述べた
。（第４図〜第１２図）手法を適用することができるの
で、その説明を援用し、ここでは省略する。

このＤ／Ａ変換装置をＩＣ内に実装する場合の実装範囲
としては、第１３図において、■　フィルタ３０Ａ〜３
ＯＮの部分 ■　フィルタ３０Ａ〜３ＯＮおよびサンプルホールド回
路 ■　フィルタ３０Ａ〜３ＯＮ、サンプルホールド回路２
０Ａ〜２ＯＮおよびＤ／Ａ変換装置１０の全て（破線γ
参照） が考えられる。

以上のように、ディジタル量からアナログ量に変換した
データをサンプルホールドし、これを平滑化する回路構
成において、上記平滑化フィルタを前記スイッチトキャ
バシタフイルタで構成するようにし、このフィルタのク
ロックを前段のサンプルホールド回路のサンプル周波数
に対応して変更するようにすると１回路の標準化が達成
でき、ＩＣ化を実現することが可能となる。

変形例 以上の実施例において、Ａ／Ｄ変換装置は、■　スイッ
チトキャパシタフィルタ ■　サンプルホールド回路 ■　マルチプレクサ ■　Ａ／Ｄ変換器 で構成され、 Ｄ／Ａ変換装置は ■　スイッチトキャパシタフィルタ ■　サンプルホールド回路 ■　Ａ／Ｄ変換器 で構成されるから、上記Ａ／Ｄ変換器をＤ／Ａ変換器を
用いて構成する（例えば、ＣＱ出版社。

ｏｐアンプＩＣ活用ノウハウ、ｐ、１７２　（玉村著）
ようにするなどを考慮すると、上記Ａ／Ｄ変換装置の両
方に使用しうるデータ変換装置をＩＣ化することが可能
である。

そのようにするための手法、すなわち、これらの標準化
手法としては、構成要素がほぼ同じであるので切換えス
イッチで一括切換えて配線変更する手法、あるいは、電
気的に書替え可能な不揮発性メモリを用いて配線変更す
る手法などがある。

また以上の説明では、Ａ／Ｄ変換及びＤ／Ａ変換の例に
ついてそれぞれ述べたが、本発明はそのまま、ＦＭ変調
及びＶ−Ｆ変換等にも応用することができる。

〔発明の効果〕

以上述べたように１本発明によれば、従来の問題点を克
服し、サンプルホールド回路、Ａ／Ｄ変換器、マルチプ
レクサと同時に、Ａ／Ｄ変換装置用の折返し雑音防止用
フィルタをも１つのＥＣ内に実装することができ、サン
プリング周波数に合わせて、自由にフィルタ特性をも変
更可能な標準化したデータ変換装置を提供することがで
きる。

【図面の簡単な説明】

第１図は本発明に係るＡ／Ｄ変換装置の実施例を示すブ
ロック図、第２図は他の実施例を示すブロック図、第３
図はスイツチトキャパシタ等価抵抗の説明図、第４図は
スイッチト・キャパシタ・フィルタの例を示す回路図、
第５図は第１図の実施例を示すブロック図で（ａ）は中
心周波数ｆａのみを変更する場合のブロック図、（ｂ）
は選択度Ｑのみを変更する場合のブロック図、（ｃ）は
利得Ｈのみを変更する場合のブロック図、第６図は各ク
ロック入力端子に与えるクロック信号のタイムチャート
、第７図（ａ）はバンドパスフィルタの中心周波数ｆｏ
の変化を示す特性図、（ｂ）はその選択度Ｑの変化を示
す特性図、（Ｃ）はその利得Ｈの変化を示す特性図、第
８図（ａ）はローパスフィルタのしゃ断層波数Ｊｃの変
化を示す特性図、（ｂ）はその選択度Ｑの変化を示す特
性図、（Ｃ）はその利得Ｈの変化を示す特性図、第９図
は第２の実施例を示すブロック図、第１０図は各ブロッ
ク入力端子に与えるクロック信号のタイムチャート、第
１１図（ａ）はバンドパスフィルタの中心周波数ｆｏの
変化を示す特性図、（ｂ）はその選択度Ｑの変化を示す
特性図、（ｃ）はその利得Ｈの変化を示す特性図、第１
２図は優先度を示す説明図、第１３図はＤ／Ａ変換装置
の例を示すブロック図である。 Ａ−Ｎ・・・アナログ信号、ＩＡ〜ＩＢ・・・帯域制限
フィルタ、２Ａ〜２Ｂ・・・サンプルホールド回路、３
・・・マルチプレクサ、４・・・Ａ／Ｄ変換回路、５・
・・タイミング信号発生器、ＳＣｓ−ＳＣ４・・・スイ
ッチト・キャパシタ等価抵抗、ＳＷｓ〜５Ｗｚｏ・・・
アナログスイッチ、Ｃ目〜Ｃｒｔ・・・コンデンサ、Ｃ
ｘ。 Ｃ２・・・積分コンデンサ、φ１　、　（６１、φｚｌ
工ｚｇφ３．φδ・・・クロック入力端子、ＣＫ　ｘ〜
ＣＫｅ・・・クロック信号、１００，２００・・・演算
増幅器、３００・・・クロック信号発生回路、４０１・
・・第１カウンタ、４０２・・・第２カウンタ、４０３
・・・第３カウンタ、５００・・・インバータ。

Claims (1)

1. 【特許請求の範囲】 １、入力アナログ信号の周波数帯域を制限する所定周波
   数のクロック信号により駆動されるスイツチトキヤパシ
   タフイルタと、 前記制限されたアナログ信号を所定のサンプリング周波
   数のサンプリング指令信号によりサンプリングし、かつ
   、ホールドするサンプルホールド回路と、 前記サンプルホールドされた信号をＡ／Ｄ変換指令信号
   に基づいてディジタル信号に変換するＡ／Ｄ変換回路と
   、 前記クロック信号、サンプリング指令信号およびＡ／Ｄ
   変換指令信号を出力し、かつ、前記サンプリング指令信
   号のサンプリング周波数の変更に追従して前記クロック
   信号の周波数を自動的に変換可能なタイミング信号発生
   回路と、 を備えたことを特徴とするデータ変換装置。