JPS6326033A - Ad変換装置 - Google Patents
Ad変換装置Info
- Publication number
- JPS6326033A JPS6326033A JP16914486A JP16914486A JPS6326033A JP S6326033 A JPS6326033 A JP S6326033A JP 16914486 A JP16914486 A JP 16914486A JP 16914486 A JP16914486 A JP 16914486A JP S6326033 A JPS6326033 A JP S6326033A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock
- switching
- filter
- switched capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000005070 sampling Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はAL+変換装置に関し、特にアンチエイリアス
機能の効率的改善を図ったAD変換装置に関する。
機能の効率的改善を図ったAD変換装置に関する。
アナログ信号をディジタル信号に変換するAD変換装置
はよく知られている。
はよく知られている。
従来、この種のAD変換装置にはアンチエイリアスフィ
ルタを用意し、アナログ信号入力はこのアンチエイリア
スフィルタを通ってからAD変換を受けている。このア
ンチエイリアスフィルタは、AD変換処理における標本
化の前に低域フィルタリングによる帯域制限を行ない、
エイリアシング歪、いわゆる折り返し歪の発生を抑止す
るもので′あり、その高域遮断周波数はアナログ信号入
力の最高周波数ならびにナイAスト・レート(Nyqu
istrate)を考はして決定されるL F’ V
jl、ow Pa5s Fi−I 1. e r )で
ある、従って、逆に言って、高域遮断周波数が決定され
ているアンチェ、イリアスフィルタを利用してAD変換
を行なう場合、当然アナログ信号入力の最高周波数は決
定されてしまい、従ってザンブリングクロツクも固定さ
れたムのとな、5゜〔発明が解決しようとする間u点〕 上述した従来のノ\D変換装置では、アンチェ・rリア
スフィルタの高域遮断周波数は固定されておりAD変換
におけるサンプリング周波数を可変と ・することがで
きず、これを可変とするには、利用すると考えられる周
波数帯域に対応したアンチエイリアスフィルタを個別に
用意することが必要となる。このため、構成部品数が増
大し装置の大型化が避けられなくなるうえサンプリング
周波数の細かい対応もできないといったさまざまな欠点
がある。
ルタを用意し、アナログ信号入力はこのアンチエイリア
スフィルタを通ってからAD変換を受けている。このア
ンチエイリアスフィルタは、AD変換処理における標本
化の前に低域フィルタリングによる帯域制限を行ない、
エイリアシング歪、いわゆる折り返し歪の発生を抑止す
るもので′あり、その高域遮断周波数はアナログ信号入
力の最高周波数ならびにナイAスト・レート(Nyqu
istrate)を考はして決定されるL F’ V
jl、ow Pa5s Fi−I 1. e r )で
ある、従って、逆に言って、高域遮断周波数が決定され
ているアンチェ、イリアスフィルタを利用してAD変換
を行なう場合、当然アナログ信号入力の最高周波数は決
定されてしまい、従ってザンブリングクロツクも固定さ
れたムのとな、5゜〔発明が解決しようとする間u点〕 上述した従来のノ\D変換装置では、アンチェ・rリア
スフィルタの高域遮断周波数は固定されておりAD変換
におけるサンプリング周波数を可変と ・することがで
きず、これを可変とするには、利用すると考えられる周
波数帯域に対応したアンチエイリアスフィルタを個別に
用意することが必要となる。このため、構成部品数が増
大し装置の大型化が避けられなくなるうえサンプリング
周波数の細かい対応もできないといったさまざまな欠点
がある。
本発明の目的は上述した欠点を除去し、スイッチドキャ
パシタを構成要素として構成するアクチブフィルタをア
ンチエイリアスフィルタとして利用し、前記スイッチド
キャパシタをスイッチングするタロツクの周波数とデユ
ーティ比のいずれか一方もしくは両方を可変とすること
によって、サンプリング周波数設定の自由度を著しく改
善した簡素な構成のAD変換装置を提供することにある
。
パシタを構成要素として構成するアクチブフィルタをア
ンチエイリアスフィルタとして利用し、前記スイッチド
キャパシタをスイッチングするタロツクの周波数とデユ
ーティ比のいずれか一方もしくは両方を可変とすること
によって、サンプリング周波数設定の自由度を著しく改
善した簡素な構成のAD変換装置を提供することにある
。
本発明のAD変換装置は、スイッチドキャバシタを含ん
で形成されるアクチブフィルタとして構成したアンチエ
イリアスフィルタと、前記スイッチドキャパシタのスイ
ッチングクロックの周波数とデユーティ比のいずれか一
方もしくは両方を可変として出力しうるクロック発生回
路とを備えて構成される。
で形成されるアクチブフィルタとして構成したアンチエ
イリアスフィルタと、前記スイッチドキャパシタのスイ
ッチングクロックの周波数とデユーティ比のいずれか一
方もしくは両方を可変として出力しうるクロック発生回
路とを備えて構成される。
次に図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図に示す実施例は、アンチエイリアスフィルタl、ク
ロック発生回路2、サンプルホールド回路3、A/D変
換器4を備えて構成され、さらに、アンチエイリアスフ
ィルタ1はスイッチドキャパシタ11.12、演算増幅
器13、キャパシタ14.15を備えて構成される9ア
ナログ信号入力はまずアンチエイリアスフィルタ1に入
力され低域フィルタリングを受ける。
1図に示す実施例は、アンチエイリアスフィルタl、ク
ロック発生回路2、サンプルホールド回路3、A/D変
換器4を備えて構成され、さらに、アンチエイリアスフ
ィルタ1はスイッチドキャパシタ11.12、演算増幅
器13、キャパシタ14.15を備えて構成される9ア
ナログ信号入力はまずアンチエイリアスフィルタ1に入
力され低域フィルタリングを受ける。
アンチエイリアスフィルタ1は、スイッチドキャパシタ
11.12、演算増幅器13、キャパシタ14.15に
よって構成されるアクチブフィルタであり、その高域遮
断周波数は演算増幅器13に接続されアクチブフィルタ
を構成するこれらキャパシタ、スイッチドキャパシタに
よって決定される。
11.12、演算増幅器13、キャパシタ14.15に
よって構成されるアクチブフィルタであり、その高域遮
断周波数は演算増幅器13に接続されアクチブフィルタ
を構成するこれらキャパシタ、スイッチドキャパシタに
よって決定される。
スイッチドキャパシタ11.12は、そのスイッチング
クロックをクロック発生回路2がら受けつつスイッチン
グされるごとに通電して抵抗と等価な動作を行ない、か
つ、この場合の抵抗値は通電電流の大きさに対応したも
のとなる。こうしてスイッチドキャパシタ11.12は
スイッチングクロックを受けるごとにこのスイッチング
期間に対応する電流を通電し、この通電電流の大きさに
対応する値の抵抗値を提供する。この間アンチエイリア
スフィルタ1はLPFとして機能し、かつその高域遮断
周波数はスイッチドキャパシタ11.12のスイッチン
グ期間に対応して可変なものとすることができる。
クロックをクロック発生回路2がら受けつつスイッチン
グされるごとに通電して抵抗と等価な動作を行ない、か
つ、この場合の抵抗値は通電電流の大きさに対応したも
のとなる。こうしてスイッチドキャパシタ11.12は
スイッチングクロックを受けるごとにこのスイッチング
期間に対応する電流を通電し、この通電電流の大きさに
対応する値の抵抗値を提供する。この間アンチエイリア
スフィルタ1はLPFとして機能し、かつその高域遮断
周波数はスイッチドキャパシタ11.12のスイッチン
グ期間に対応して可変なものとすることができる。
タロツク発生回路2は、所望のサンプリング周波数なら
びにデユーティ比をもつクロックを発生し、また周波数
もしくはデユーティ比のいずれが一方、もしくはその両
方を可変とじうるちのとして構成されスイッチング期間
3変化しうるスイッチングクロックを発生する。このよ
うに、周波数もしくはデユーティ比いずれか一方、もし
くは両方を変化するスイッチングクロックを出力するこ
とによってスイッチドキャパシタ11.12の通電電流
の大きさが変えられ、従ってアンチエイリアスフィルタ
1の高域遮断周波数を変えることができる。
びにデユーティ比をもつクロックを発生し、また周波数
もしくはデユーティ比のいずれが一方、もしくはその両
方を可変とじうるちのとして構成されスイッチング期間
3変化しうるスイッチングクロックを発生する。このよ
うに、周波数もしくはデユーティ比いずれか一方、もし
くは両方を変化するスイッチングクロックを出力するこ
とによってスイッチドキャパシタ11.12の通電電流
の大きさが変えられ、従ってアンチエイリアスフィルタ
1の高域遮断周波数を変えることができる。
アンチエイリアスフィルタ1の出力はサンプルホールド
回路3に供給されスイッチングクロックごとに得られる
サンプルをホールドしつつサンプル電圧値を得る。
回路3に供給されスイッチングクロックごとに得られる
サンプルをホールドしつつサンプル電圧値を得る。
サンプルホールド回路3の出力はA/D変換器4に提供
され所定の形式のディジタル値に変換されシリアルデー
タとして出力する。
され所定の形式のディジタル値に変換されシリアルデー
タとして出力する。
上記サンプルホールド回路3およびA/D変換器4の必
要とするスイッチングクロックはいずれもクロック発生
回路2から提供される。
要とするスイッチングクロックはいずれもクロック発生
回路2から提供される。
なお、第1図の実施例では、スイッチングクロツクは単
相を利用しているが、これを複相としても一向に差支え
なく、また、アンチエイリアスフィルタの次数は2次と
しているがこれをより高次なものとすることも容易であ
り、以上はすべて本発明の主旨を損なうことなく容易に
実施できるものである。
相を利用しているが、これを複相としても一向に差支え
なく、また、アンチエイリアスフィルタの次数は2次と
しているがこれをより高次なものとすることも容易であ
り、以上はすべて本発明の主旨を損なうことなく容易に
実施できるものである。
以上説明した如く本発明によれば、AD変換装置におい
て、スイッチドキャパシタを抵抗素子として利用するア
クチブフィルタとして構成したアンチエイリアスフィル
タを設け、かつそのスイッチドキャパシタを駆動するス
イッチングクロックの周波数もしくはデユーティ比のい
ずれか一方、あるいは両方とも可変とする手段を備える
ことにより、サンプリング周波数設定上の自由度を大幅
に増大したAD変換装置が簡素な構成で実現できるとい
う効果がある。
て、スイッチドキャパシタを抵抗素子として利用するア
クチブフィルタとして構成したアンチエイリアスフィル
タを設け、かつそのスイッチドキャパシタを駆動するス
イッチングクロックの周波数もしくはデユーティ比のい
ずれか一方、あるいは両方とも可変とする手段を備える
ことにより、サンプリング周波数設定上の自由度を大幅
に増大したAD変換装置が簡素な構成で実現できるとい
う効果がある。
たとえば、サンプリング周波数が4.6.8およびl0
KHz必要である場合、従来は4種類のアンチエイリア
スフィルタを必要としたが本発明ではこれが1種類です
み1/4に削減できる。
KHz必要である場合、従来は4種類のアンチエイリア
スフィルタを必要としたが本発明ではこれが1種類です
み1/4に削減できる。
第1図は本発明のAD変換装置の一実施例を示すブロッ
ク図である。 1・・・アンチエイリアスフィルタ、2・・・クロック
発生回路、3・・・サンプルホールド回路、4・−・A
/D変換器、11.12・・・スイッチドキャパシタ、
13・・・演算増幅器、14.15・・・キャパシタ。
ク図である。 1・・・アンチエイリアスフィルタ、2・・・クロック
発生回路、3・・・サンプルホールド回路、4・−・A
/D変換器、11.12・・・スイッチドキャパシタ、
13・・・演算増幅器、14.15・・・キャパシタ。
Claims (1)
- スイッチドキャパシタ(switchedcapaci
tor)を含んで形成されるアクチブフィルタとして構
成したアンチエイリアスフィルタ(AntiAlias
filter)と、前記スイッチドキャパシタのスイッ
チングクロックの周波数とデューティ(duty)比の
いずれか一方もしくは両方を可変として出力しうるクロ
ック発生回路とを備えて成ることを特徴とするAD変換
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16914486A JPS6326033A (ja) | 1986-07-17 | 1986-07-17 | Ad変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16914486A JPS6326033A (ja) | 1986-07-17 | 1986-07-17 | Ad変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6326033A true JPS6326033A (ja) | 1988-02-03 |
Family
ID=15881101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16914486A Pending JPS6326033A (ja) | 1986-07-17 | 1986-07-17 | Ad変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6326033A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261028A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | A−d変換装置 |
JP2009258047A (ja) * | 2008-04-21 | 2009-11-05 | Epson Toyocom Corp | Ad変換装置、力学量検出装置及び電子機器。 |
US7756229B2 (en) | 2001-03-03 | 2010-07-13 | Optimum Power Technology, L.P. | Apparatus and method for adjusting filter frequency in relation to sampling frequency |
-
1986
- 1986-07-17 JP JP16914486A patent/JPS6326033A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01261028A (ja) * | 1988-04-12 | 1989-10-18 | Mitsubishi Electric Corp | A−d変換装置 |
US7756229B2 (en) | 2001-03-03 | 2010-07-13 | Optimum Power Technology, L.P. | Apparatus and method for adjusting filter frequency in relation to sampling frequency |
JP2009258047A (ja) * | 2008-04-21 | 2009-11-05 | Epson Toyocom Corp | Ad変換装置、力学量検出装置及び電子機器。 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0215715A (ja) | パルス密度d/a,a/d変換時の信号平均化回路 | |
US6169506B1 (en) | Oversampling data converter with good rejection capability | |
JP2002506602A (ja) | シグマ−デルタ変調器を有するビデオレートd−a変換器 | |
JPH07105762B2 (ja) | シグマデルタ変換器のデシメーションフィルタ及び同前を用いるアナログ/ディジタル変換器 | |
JPS6326033A (ja) | Ad変換装置 | |
JPS6145409B2 (ja) | ||
JPS63316522A (ja) | A/d変換装置 | |
JP3758849B2 (ja) | データ変換装置 | |
US11770109B2 (en) | Programmable chopping architecture to reduce offset in an analog front end | |
JPS61192113A (ja) | レ−ト変換デイジタル・フイルタ | |
JPS62145927A (ja) | デ−タ変換装置 | |
JPH0295024A (ja) | マルチプレクサ付σ△変調形a/d変換器 | |
JPH0671194B2 (ja) | スイツチド・キヤパシタ・フイルタ | |
JPS60145730A (ja) | A/d変換装置 | |
JP2762542B2 (ja) | コンパレータ回路 | |
KR101878651B1 (ko) | 개선된 구조의 cic 필터 | |
GB2159014A (en) | Switched capacitor filter | |
JPH08125495A (ja) | アナログ入力選択回路 | |
RU2172554C2 (ru) | Дельта-кодек | |
JPH02149035A (ja) | Fsk−am変調回路 | |
JPS5966224A (ja) | 積分形a/d及びd/aコンバ−タ | |
JPS62195928A (ja) | 補間型d/a変換回路 | |
JPS5945710A (ja) | デイジタルフイルタ | |
JPS6286920A (ja) | 復号器 | |
JPH03283715A (ja) | サインマグネチュードd/aコンバータ |