JPS63316522A - Ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタルオーディオ装置に係り、特に、デ
ィジタルフィルタを用いたオーバーサンプリング動作に
好適なＡ　／　Ｄ変換装置に関する。

〔従来の技術〕

ディジタルオーディオ装置において、録再時のオーディ
オ性能向上の為ディジタルフィルタを用い、標本化周波
数の２倍や４倍で、サンプリングを行う方法がある。こ
れにより、折返し周波数が２倍、４倍となり、Ａ　／　
Ｄ変換の前段に用いるアナログフィルタを低減でき、群
遅延歪特性を減衰させることができる。

尚、この種の装置としては、特開昭５７−１１３６１８
号等が挙げられる。

〔発明が解決しようとする問題点〕

しかし、上記従来技術では、Ａ／Ｄ変換回路の変換時間
によって制限され、実現できる上限は標本化周波数４８
　）Ｇ（ｚに対し、２倍の標本化周波数８４ＫＨｚ程度
であった。

本発明の目的は、Ａ／Ｄ変換回路の変換時間に制限され
ることなく、Ｎ倍のオーバーサンプリングを可能とする
ことにある。

ｃ問題点を解決するための手段〕 上記目的は、１チャンネルの入力アナログ信号に対し、
Ａ　／　Ｄ変換回路を並列に複数個接続し、その出力を
、加算又は順次切り換え、ディジタルフィルタ入力とす
ることにより達成される。

〔作用〕

Ｎ個のＡ／Ｄ変換回路は、各々が、標本化周波数Ｆｇで
動作する。上記のＡ　／　Ｄ変換回路を、順次Ｉ外周期
ずつ位相をずらし、１チャンネルのアナログ信号に対し
て動作させ、その各々のＡ／Ｄ変換回路出力を加算又は
、切り換え等の操作を行うことにより標本周波数Ｐａの
Ｎ倍のオーバーサンプ３３　。

リングを実現できる。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図は、１チャンネルのアナログ信号を２倍のオーバーサ
ンプリングによりディジタル信号に変換する一実施例で
ある。入力端子１より入力されたアナログ信号は、アナ
ログローパスフィルタ２で、帯域制限された後、Ａ／Ｄ
変換回路３゜４に入力される。Ａ／Ｄ変換回路３，４は
、変換時間１／Ｆｓ（Ｆｓは標本化周波数）で動作する
もので、その動作タイミングは、制御回路６によって制
御され、１チャンネルの入力信号を交互に標本化周波数
Ｆｓのディジタルデータに各々変換を行う。

スイッチ５はＡ　／　Ｄ変換回［３，４の出力を切り換
えることで２Ｆｓのディジタルデータを出力する。

ディジタルフィルタ７では、必要の帯域制限を行う演算
を施し、標本化周波数をＦｓとしたディジタルデータを
出力端子８より出力するものである。

第２図は第１図のタイミングチャートである。第１図の
Ａ　／　Ｄ変換回路３．４は、コントロール信−４・ 号６０１　、６０２によって、Ａ／Ｄ変換を行う。コン
トロール信号６０１と６０２は、互いに１８ｏ°の位相
差を持っており、Ａ／Ｄ変換回路３，４の出力Ｄ、ｎ。

Ｄ１ｎ＋１　”’　　とＤ２ｎ’　Ｄ２ｎ＋１　”・　
も、図のように１８０゜裕相のずれた標本化周波数Ｆｓ
のディジタルデータとなる。加算手段５によって加算す
ることで、入力アナログ信号Ａ１　ｎ１人２ｎ、　Ａ１
ｎ＋１．　Ａ２ｎ＋１．　”’　　に対応した時系列デ
ータＤｎ−２，ｎ−１，Ｄｎ、　Ｄｎ＋１　　・・’の
２Ｆｓのディジタル信号が得られ、ディジタルフィルタ
７によって標本化周波数をＦ、に落とすことでディジタ
ル信号Ｄｍ、Ｄｒｒｌ＋、・・・を出力として得られる
。第３図は第１図の回路のスペクトル図である。（、）
はアナログローパスフィルタ２（第１図）の特性を示す
ものである。（ｂ）は（ａ）の特性のローパスフィルタ
２を介したアナログ信号をＦｓでＡ　／　Ｄ変換した出
力であり、第１図のＡ／Ｄ変換回１２５３４の出力も同
様のスペクトルとなる。従来のＡ／Ｄ変換装置は、標本
化周波数ＦＢで変換を行うもので、（ｂ）に示すように
、変換されたディジタル信号のスペクトルには、斜線部
分にＦ３の折返し雑音が生じていた。第１図に示す実施
例では、第２図に示すように、Ａ／Ｄ変換回路３，４（
第１図）出力はＦｓ酸成分１８０°ずれているため、デ
ィジタルフィルタ７の入力信号スペクトルは（ｃ）に示
すように、ＦＳ成分がキャンセルされる。さらに、ディ
ジタルフィルタ７（第１図）により出力ディジタル信号
スペクトルは（ｄ）のようになり可聴帯域での折返し雑
音による影響を除去することができる。

第４図は第１図におけるスイッチ５のかわりに加算器ｌ
Ｏを用いた実施例である。第５図は第４図の回路のタイ
ミングチャートであり、加算器１０（第４図）は、Ａ　
／　Ｄ変換回路３，４（第４図）の出力を加算するもの
であるため、第５図のように、Ｄ＋ＤＤ＋Ｄ　　・・・
　のデータをディジ１ｎ　　　２ｎ−１，１ｎ　　　２
ｎ タルフイルタ７（第４図）の入力とするものである。こ
こで、Ｄ１ｎ＋Ｄ２ｎ−１，Ｄ１ｎ＋Ｄ２ｎ、　Ｄ１ｎ
＋１＋Ｄ２ｎ・・・のデータはＡ／Ｄ変換回路３，４の
出力がｍビットであった場合ｍ　＋　］ビピッとなって
しまうため、ディジタルフィルタ７又は加算器１０にお
いてｍビットに落とす機能を必要とする。

以上第１図の実施例によれば、変換時間の上限がＦｉな
るＡ　／　Ｄ変換回路３．４であったとしても、オーバ
ーサンプリングが可能である。

２チャンネルのアナログ信号を同時サンプリングで得る
には、上記第１図の回路を２個差列に設け、タイミング
を同時にすることによって得られる。一方、交互サンプ
リングで得る本発明の実施例を以下に示す。

第６図は、２チャンネルのアナログ信号り、Ｒに対応し
た本発明の一実施例を示すものである。

ｌＬ、ｌＲは入口端子でＩＬにはＬｃｈ、ＩＲにはＲｃ
ｈのアナログ入力信号が加えられる。２Ｌ、２Ｒはアナ
ログローパスフィルタ、３Ｌ、３Ｒ，４Ｌ、４ＲはＡ　
／　Ｄ変換回路で、１１はＡ　／　Ｄ変換回路出力を切
換えるスイッチ回路、７は２チャンネルの信号に対し２
ＦｓからＦｓに変換するディジタルフィルタ、８はディ
ジタル信号出力端子である。

第６図の動作を第７図のタイミング図を用いて説明する
。入力端子ＩＬに入力されたアナログ信号は第１図と同
様に２個のＡ／Ｄ変換回路３Ｌ。

４Ｌに入力され、第７図３Ｌ、４Ｌに示すディジタルデ
ータＤＬ１ｎ、　　Ｌ１ｎ＋１”’及びＤ！２ｎ、ＤＬ
２ｎ＋ｉ°°。

を出力する。Ｒチャンネルにおいても同様に、入力端子
ＩＲの入力されたアナログ信号はＡ　／　Ｄ変換回路３
Ｒ，４Ｒによって、第７図３几、４Ｈのディジタルデー
タＤＲ１ｎ、ＤＲ１ｎ＋１０１、とＤＲ２ｎ、ＤＲ２ｎ
＋。

・・・に変換される。スイッチ回路１１は第１図のスイ
ッチ回路９と同様にデータを切換え出力するものである
が、第６図の実施例においては、４個のＡ／Ｄ変換回ｊ
ｉ２５３Ｌ、３Ｒ，４Ｌ、４Ｒの出力を１／４Ｆｓ毎に
順次切換えるものである。このスイッチ回路１１は第４
図の実施例同様加算器とスイッチで構成することも可能
である。ディジタルフィルタ７の入力信号は第７図１１
のような２倍オーバーサンプリングのデータを得ること
ができる。

以上のように、第６図によれば、２チャンネルの信号に
対しても、変換時間がｌ／Ｆ　ｓである人／Ｄ変換回路
を用いて、２倍オーバーサンプリングを可能とし、第１
図の実施例と同様の効果が得られる。

第８図は、１チャンネルの入力アナログ信号を４倍オー
バーサンプリングし、４倍オーバーサンプリング対応可
能なディジタルフィルタ７人を用いてディジタルデータ
を得る本発明の実施例である。第９図は第８図のタイミ
ング図で、第８図のＡ　／　Ｄ変換回路３Ｌ、４Ｌ、３
Ｒ，４Ｒは第６図の実施例と同様に１／ｄＦｓづつすれ
たタイミングで、ローパスフィルタ２Ｌを介した１チャ
ンネルのアナログ入力信号をディジタルデータに変換し
、各々第９図の３Ｌ、４Ｌ、３Ｒ，４Ｒを出力する。

スイッチ１２によってこれを切換えることで、ディジタ
ルフィルタ７人の入力信号は、第９図１１のように４倍
オーバーサンプリングされたデータとなり、ディジタル
フィルタ７人によって、第９図８の出力を得ることがで
きる。ここでディジタルフィルタ７人は２チャンネル信
号を２倍オーバーサンプリング、１チャンネル信号を４
倍オーバーサンプリングすることが切換えられるものと
すれば。

他の構成は第６図の実施例と同一であるため、切換えて
使用することが可能である。このディジタルフィルタ７
人については後で詳細に説明する。

第１０図は、第６図のＬチャンネルの処理を行う具体的
な回路例を示したもので、Ａ／Ｄ変換回路として、３縦
続積分方式を用いた一実施例である。

タイミング回路５０の制御により、アナログスイッチ１
５がオンとなると積分コンデンサ１６は入力アナログ信
号ＶｉＮに充電され、抵抗１３　、１４、オペアンプ１
７、コンデンサ１６で構成されるサンプルホールド回路
５２の出力電圧を−■ｉ１　　とする。次に制御信号に
よりアナログスイッチ１５がオフし、スイッチｎ、２４
がａ側とするとともに、スイッチ２５をオンとする。電
流源２８〜３０は２１°：２１１：１に重みづけされた
電流源でサンプルホールド回路５２の出力が、抵抗３７
．３Ｂ、オペアンプ３９で構成するアンプを介し、コン
パレータ４５に入力され、基準電位４２となるまで電流
源邦がコンデンサ１６を放電する期間を上位６ビツトカ
ウンタ４８でカウントする。次にスイッチ２５をオフ、
２９をオンとし、中位電流源２９で放電を行い、上位同
様、抵抗３４　、３５、オペアンプ３６で構成されるア
ンプ、及びコンパレータ必で基準電位４１となるまでの
放電期間を検出、中位５ビツトカウンタ４７でこれをカ
ウントし、次に、上位、中位同様、スイッチ２７をオン
とし、下位電流源３０で放電を行い、サンプルホールド
回路５２出力が基準電位４２となるまでを、５ビツトカ
ウンタ４６でカウントする。これら６ビツトカウンタ４
８．５ビツトカウンタ４７　、４６の出力をラッチ化を
介すことで、入力信号ＶＩＮに対応する１６ビツトデイ
ジタルデータを得ることができる。第１３図は第１２図
のタイミング図である。第１２図における抵抗１８．１
９、アナログスイッチ２０、積分コンデンサ２１、オペ
アンプ２２は上記サンプルホールド回路５２と同様のサ
ンプルホールド回路５３を構成するものであり、タイミ
ング回路５０より出力される制御信号によって、サンプ
ルホールド回路５２のスイッチ１５がオン時には、スイ
ッチ２０はオフ、スイッチオ、２４はｂ側となり、サン
プルホールド回路５２はコンデンサ１６を充電するサン
プル期間、サンプルホールド回路５３はコンデンサ２１
を放電しカウントを行うカウント期間となる。逆に、ス
イッチ１５がオフ、２０がオン、２３１２４がａ側とし
た場合、サンプルホールド回路５２はカウント期間、サ
ンプルホールド回路５３はサンプル期間となる。このＡ
　／　Ｄ変換回路は、変換時間が（ｘ／Ｆｓ）／２ｃｈ
　　であるため、このようにサンプルホールド回路を２
回路設けることで、第１１図５２゜５３に示すように、
Ｌｎ−１，Ｌｎ、　”ｎ＋１．　Ｌｎ＋２　　”’　　
のアナログ信号を１／２ＦＢの間隔で交互にサンプルホ
ールド回Ｍ　５２　、５３でサンプルする。第１０図の
カウンタ４６〜４８の出力は第１１図４６〜４８のよう
になり、これをラッチしたディジタルフィルタ７Ｌ（第
１０図）の入力信号は、第１１図４９に示すように、２
×Ｆｓのオーバーサンプリングされたデータとなるもの
である。

このように、積分形Ａ　／　Ｄコンバータのように変換
時間が低速度なものに対しても、２倍オーバーサンプリ
ングを実現することができる。

第１２図は、第８図の具体的な実施例で、点線５４の部
分は、第１０図の回路をブロック図で示したもので、積
分方式Ａ　／　Ｄ変換回路３Ａ、４Ａの２回路を用いた
ものである。第１３図のタイミング図に示すようにＡ　
／　Ｄ変換回路３人と４Ａを１／４Ｆｇずれたタイミン
グで動作させることで、Ｓ／Ｈ回路５２　、５３　、５
２　Ｒ、５３Ｂ出力は第１３図５２　、５３　、５２　
Ｒ。

５３　Ｒとなり、４倍オーバーサンプリングを可能とす
るものである。

第１４図は、本発明によるディジタルフィルタの一実施
例を示したもので、特に２チャンネル入力時には、２倍
オーバーサンプリングに対応し、１チャンネル時には、
４倍オーバーサンプリングに対応する有効なディジタル
フィルタである。

５５は、標本化周波数２Ｆｓの２チャンネルのデータ、
又は、４Ｆｍｌチャンネルのデータが加わる入力端子で
、ラッチ５６にデータが加えられる。５７はＲＡＭで、
５９の書き込みアドレス発生回路及び６０の読み出しア
ドレス発生回路を切換回路５８でコントロールすること
によって、ラッチ５７からのデータを書き込み、読み出
したデータを乗算回路６３に送る。乗算回路６３では、
ＲＡＭ５７のデータと切換回路６５を介したＲ　ＯＭ　
６６のデータを乗算し、その乗算結果を累積加算器６７
　、６８に送る。累積加算器６７　、６８の出力はラッ
チ６９　、７０に送られ、切換回路７１により選択し、
出力端子７２にデータを出力する。

６１は、入力信号が２チャンネル、２倍オーバーサンプ
リングされたものであるか、１チャンネル４倍オーバー
サンプリングされたものであるかを選択する入力端子で
、切換制御回路６２を介して、切換回路５８．６５．ス
イッチ６４、書き込みアドレス発生回路５９、読出しア
ドレス発生回路６０を切換える。

また、ＲＯＭ６６の内容、ＲＯＭＩ、ＲＯＭ２、几ＯＭ
３、ＲＯＭ４は、第１４図で示す係数を有している。本
実施例では、ＲＯＭＩには、第１５図で示す几ＯＭＩＡ
Ｏ−ＲＯＭＩＡ６までの係数を持ち、また、ＲＯＭ２、
ＲＯＭ３、ＲＯＭ４も同様に、）ＬＯＭ２ＡＯ〜ＲＯＭ
２Ａ５、ＲＯＭ４ＡＯ〜ＲＯＭ３Ａ５、ＲＯＭ４ＡＯ−
ＲＯＭ４Ａ５の係数を持つ。これらの係数は、ディジタ
ルフィルタが実現しようとする帯域特性の逆フーリエ変
換して得た時間軸の係数で、これらの係数と入力データ
をたたみ込み積分することによって、フィルタ特性を得
るものである。

第１４図の動作のうち、まず、２チャンネル２倍オーバ
ーサンプリングに対応する動作を、第１５図のタイミン
グ図を用いて説明する。

入力端子５５には、２チャンネルのデータＬｍ　、　Ｒ
ｍ　。

Ｌｍ＋　１　、　Ｒｍ＋１・・・が第１６図５５に示す
ように時分割に加わる。ＲＡＭ５７はＬチャンネル及び
Ｌチャンネルのデータを１６ワ一ド分記憶することがで
きる容量を有し、そのアドレスはＬＯ〜Ｌ１５．ＲＯ〜
Ｒ１５で示され、書き込みアドレス発生回路５９、読み
出しアドレス発生回路６０で、アドレスが発生される。

第１６図の５８は、ＲＡ　Ｍ　５７のアドレスを示した
もので、切換回路５８の動作により、まず入力されたデ
ータＬｍをＲＡ　Ｍ　５７に書き込む為、書き込みアド
レス発生回路５９からアドレスＬ３を指示する。この書
き込みアドレスは、次のデータＬｍ＋　１　　が加わる
時には−１されるように動作する。よってこの状態では
、ＲＡ　Ｍ　５７のＬ４アドレスにはＬｍ−１のデータ
があり、順次前のデータが記憶されている。

この書き込み動作後、ＲＡ　Ｍ　５７は、読み出しアド
レス発生回路５９により、Ｌ３　、Ｌ５〜Ｌｌｌ、Ｌｌ
、１１ のように順次＋２されたアドレスが加わり、データＬｍ
、　Ｌｍ−２，〜Ｌｍ−１０を出力する。これらのデー
タは乗算回路６３に加わるが、この時切換回路６５は、
ＲＯＭＩのデータＡＯ−Ａ６を第１６図６５のタイミン
グで出力する。累積加算器６７　、６８は、各々Ｌチャ
ンネル、Ｒチャンネル用であり、それぞれの信号を累積
加算するもので、結果は第１３図の６７　、６８で示す
ように、ＬｍＸＲＯＭＩＡＯ＋Ｌｍ−ＩＸＲＯＭ２ＡＯ
＋Ｌｒｒ１−２ＲＯＭ　Ｉ　Ａ　１　＋”＋　Ｌｍ−１
２Ｘ　ＲＯＭ　Ｉ　Ａ　６と貼ＸＲＯＭＩＡＯ＋ＲＩｍ
−ＩＸＲＯＭ２ＡＯ＋貼−２ＸＲＯＭＩＡｌ＋・・・刊
輸−１２ＸＲＯＭＩＡ６とそれぞれ標本化燭波数Ｆｓの
データが得られ、それぞれラッチ６９　、７０に格納さ
れる。この動作を順次繰り返し、切換回路７１によって
出力を得ることができる。

次に、入力端子６１を切換え、１チャンネルで４倍オー
バーサンプリングに対応する第１４図の動作を、第１７
図のタイミング図を用いて説明する。

第１７図では入力される信号は、Ｌチャンネルのみであ
り、Ｌチャンネルの処理を行なっていた時間にも、Ｌチ
ャンネルのデータ処理を行うもので、１６ ある。

−のデータ入力に対し、ＲＯＭ５７は、Ｌｍを書き込み
％Ｌｍ、　Ｌｍ−４，Ｌｍ−８−Ｌｍ−２４を順次読み
出す〇この時のＲＯＭ６６のデータは、第１７図６５の
ようにＲＯＭ１のＡＯ〜Ａ６を読み出す。次にＬｍ＋１
　　のデータ入力に対しては、几０Ｍ５７は、Ｌチャン
ネルのアドレスにＬｍ＋　１　　を書き込み、Ｌｍ＋１
．　Ｌｍ−５゜Ｌｍ　−７、・・・Ｌｍ−１７を順次読
み出す。

この時ＲＯＭ６６は、第１７図６５のようにＲＯＭ３か
らＡＯ〜Ａ５を読み出す。これらの動作と同様にＬｍ＋
２　　のデータ入力時にはＲＯＭ２のＡＯ−Ａ５、堀＋
３　のデータ入力時にはＲＯＭ４のＡＯ〜Ａ５を読み出
し、乗算回路に出力するものであり、順次以上の動作を
繰り返えす。ここで、１チャンネル４倍オーバーサンプ
リング時には、切換制御回路のコントロール信号により
、スイッチ６４はＬ側に固定される。これにより、累積
加算器６７の結果は、データＬｍ−４ｎ　（ｎ＝０〜６
　）　　に対してはＲＯＭ１、Ｌｍ−４ｎ＋３　（以下
ｎ＝１〜６）に対しテハ几ＯＭ３、Ｌｍ−４ｎ＋２に対
してはＲＯＭ２、Ｌｍ−４ｎ＋１に対してはＲＯＭ４を
乗じたものを累積加算したものとなり、ラッチ６９に格
納し、切換回路７１より標本化周波数Ｆｓのデータとな
り出力され、４倍オーバーサンプリングへの対応を可能
とできる。

このように本発明によれば、１個のディジタルフィルタ
で、１チャンネル４倍オーバーサンプリングと、２チャ
ンネル２倍オーバーサンプリングの入力信号に対し、切
換えて対応することができ高集積ＬＳＩに際しては、汎
用性のある機能を持たせることができる。

＠１４図の実施例では、第１５図で示すように、標本化
周波数を直接１４倍とするフィルタ動作を行なったが、
１Ｘ２倍変換を直列接続し１Ｘ４倍サンプリングとする
ディジタルフィルタがある。

第１８図は、そのような構成で使用される一段目のディ
ジタルフィルタの係数であり、第１９図は、その帯域特
性を示すものである。第１９図でしゃ断特性をＦｓで０
．５とすることにより、第１８図の時間軸の係数はｌ／
２Ｆｓ間隔の点で０となる。よってセンターの係数ＲＡ
Ｓのみを計算するだけで、他の１Ｘ２Ｆｇ間隔の計算を
行わなくてもよい。

第１９図で示すように、２倍オーバーサンプリングとな
ったデータを次に第２段目のディジタルフィルタに加え
る。第２０図は、この２段目のフィルタ係数で、第２１
図は、その帯域特性である。第２１図の一点破線は、１
段目の特性を示したもので、このように２段構成とする
ことで、１段目のしゃ断特性はゆるくして良く、タップ
係数の数を減らすことができる。また、この時］／２Ｆ
ｓで０．５の特性とすることから、第１８図と同様１／
Ｆｓ　　間隔の係数はすべてＯとなることからセンター
係数のＲＢ８のみを計算することによって、データが得
られる。

このような２段構成のディジタルフィルタにおいて２チ
ャンネルの時２倍オーバーサンプリング１チャンネルの
時４倍オーバーサンプリング動作を行う本発明によるデ
ィジタルフィルタの一実施例を第２２図に示す。

７３は切換回路で、ラッチ５６の出力と、累積加算器６
７の出力を切換えて、ＲＡＭ５７の入力データとする。

５７Ａは第１８図の係数）’ＬＡＯ〜ＲＡ３が記憶しで
あるＲＯＭで、５７　Ｂは第２０図の係数ＲＢＯ〜ＲＢ
３が記憶しである。その他の符号は第１２図と同様であ
る。

第２２図の動作の内、２チャンネル２倍オーバーサンプ
リングに対応するよう入力端子６１を選択した時の動作
を、第ｎ図のタイミング図を用いて説明する。Ｌｍ　、
　Ｒｍの２チャンネルのデータが、入力端子５５に順次
入力する。第ｎ図５５のようにＬｍ−１がカロわると、
そのデータは、ＲＡ　Ｍ　５７のアドレスＬ５にこれを
書き込み続いてＲ５，Ｌ７〜Ｌ１５゜Ｌｌ、Ｒ３を読み
出し、ＲＯＭ　Ｂ　６６　Ｂより読み出されたＲＢＯ〜
ＲＢ７と乗算口Ｗ８６３で乗算される。

乗算結果は、スイッチ６４をＬ側としておくことで累積
加算器６７に入力される。次に入力端子５５にデータ貼
−１が入力されると、切換回路５８の動作により、アド
レスＲ５にデータを書き込み、Ｒ５゜Ｒ７−Ｒ１５，Ｒ
１，Ｒ３のデータを読み出し、ＢＯＭ　Ｂ　６６　Ｂの
ＲＢＯ−ＲＢ７との乗算を行い、その結果は、スイッチ
６４をＬ側として累積加算器６８に入力される。次にデ
ータＬｎが入力端子５５に加わると、ＲＡＭ５７のアド
レスＬ４にデータを書き込み、次にＬ　Ｒ２を読み出し
て、ＲＯＭ　Ｂ　６６　Ｂの’ＲＡＳとの乗算を行い、
スイッチ６４をＬ側として、累積加算器６７に入力する
。これにより累積加算器６７は第ｎ図６７に示すＬｍ−
１Ｘ　ＲＢ　Ｏ＋　Ｌｍ−５Ｘ　ＲＢ　ｌ　＋＝−＋Ｌ
ｍ−１５ＸＲＢ７＋Ｌｍ−ＢＸＲＡ８をラッチ６９に格
納する。

次にもが入力端子５５に入力されるとＲＡ　Ｍ　５７は
Ｒ４に貼が書き込まれ、次にＲ１２のデータを読み出し
、ＲＯＭ　Ｂ　６６　ＢのＲＡＳと乗算を行ない、スイ
ッチ６４をＬ側にしてこの乗算結果を累積加算器６８に
入力する。これにより、累積加算器６８は第ｎ図６８に
示すようなデータを出力し、ラッチ７０にこれを格納す
る。このように上記の動作を繰り返しラッチ６９　、７
０に格納されたデータ第ｎ図６７　、６８を順次切換え
出力することで２チャンネル２倍オーバーサンプリング
に対応した２チャンネル標本化周波数ＦＢの出力を出力
端子７２より得ることができる。

次に、入力端子６１を、１チャンネル４倍オーバーサン
プリングに対応するよう選択した時の動作を第ｎ図のタ
イミング図を用いて説明する。

１チャンネルオ一バーサンプリング時入力端子５５には
第２４図５５に示すようにＬｒｒｘ　−５、Ｌｍ−２＋
　”’ｌＴｌ−’　ｍＬ□　・・・とＬチャンネルのみ
のデータが入力される。

まず１段目のディジタルフィルりによす、Ｌ□−３゜Ｌ
ｍ−２よりＬｎ、　Ｌｍ−１，Ｌｍ　よりＬｎ＋１　　
を計算する。

この動作は２チャンネル２倍オーバーサンプリング対応
時と同様でＬｍ−５が入力端子５５より入力された場合
、ＲＡＭ５７は、アドレスＬ７にデータを書き込み続い
てＬ７．Ｌｌ　、Ｌａ、Ｌ５を読み出す。読み出された
データは乗算回路６３で切換回路６５より出力されるＲ
ＯＭＡ６６ＡのデータＲＡＯ。

ＲＡＧ、ＲＡ２．几Ａ３と乗算され、スイッチ６４をＬ
側としておくことで、累積加算器６７に入力される。次
にＬｍ−２が、入力端子５５に加えられると、ＲＡＭ　
５７はＬ６にデータを書き込み、次にＬ２を読み出し、
ＲＯＭＢ６６Ｂのデータ几Ａ８との乗算を行なったうえ
で、累積加算器６７に加えられ、Ｌｎ＝Ｌｍ−ｓｘＲＡ
Ｏ＋Ｌｒｒ、−５ｘＲＡ１　＋Ｌｍ−７×几Ａ　２　＋
　Ｌｍ−９Ｘ几Ａ３＋Ｌｍ−６ＸＲＡＳ　力Ｓ出力され
る。Ｌｍ−１，Ｌｍ・・・が加えられた場合にも上記動
作と同様に、ＲＯＭ人６６Ａのデータとの乗算後、累積
加算を行うことで、Ｌｎ＋１．　Ｌｎ＋２　　”’が得
られ、第２４図６７は１／２Ｆｓ周期のデータとなる。

次に第２段目のディジタルフィルタの動作について説明
する。切換回路７３は、上記１段目のディジタルフィル
タ出力Ｌｎ−１が確定した時点で、Ｂ入力側に切換わり
ＲＡ　Ｍ　５７のアドレスＲ５にデータＬｎ−１を書き
込み続いてアドレス几３　、　Ｒ５、几７．・・・Ｒ１
３，Ｒ１５，Ｒ１のデータを読み出す。この時切換回路
６５はＲＯＭ　Ｂ　６６ＢのデータＲＢＯ，ＲＢＩ、・
・・ＲＢ７を乗算回路６３に出力し、上記ＲＡ　Ｍ　５
７の読み出されたデータＬｎ−１，Ｌｎ−５・・・Ｌｎ
−１５との乗算を行ない、スイッチ６４をＬ側として累
積加算器６８に出力する。ＲＯＭ５７は上記のアドレス
Ｒ１が読み出された後に、前述したＬａの書き込みを行
うタイミング第２４図（２）５８となる。次にＬｎが確
定した時点で切換回路７３のＢ入力よりＬｎをＲＡ　Ｍ
　５７に出力し、アドレスＲ２を書き込み次にＲ１０を
読み出してＲＯＭ　Ｂ　６６　Ｂのデータセンター係数
ＲＢＳと乗算して、累積加算器６８に入力する。累積加
算器６８はＬｏ＝Ｌｎ、、１Ｘ　ＲＢ　０・お・ ＋Ｌｎ−３ＸＲＢ１＋−・＋Ｌ、、−１５ｘＲＢ７＋Ｌ
ｎ−ＢｘＲＢ８をラッチ７０に出力し切換回路７１を介
して、出力端子７２より出力する。

以上の動作により、標本化周波数４ＦｓのデータＬｍ”
Ｓ、〜Ｌｍ４個入力で、標本化周波数ＦｓのデータＬ０
を出力することができる。

以上、第２２図の実施例によれば、２チャンネル２倍オ
ーバーサンプリングのデータ入力時及び１チャンネル４
倍オーバーサンプリングのデータ入力に対応して標本化
周波数Ｆｍのデータ出力を得ることが可能となり、高集
積ＬａＩ化に際し、汎用性のある機能を持たせることが
できる。

以上第１４図、第２２図では、２チャンネル２倍オーバ
サンプリング、１チャンネル４倍オーバーサンプリング
に対応するディジタルフィルタ回路の動作を説明したが
、２チャンネル４倍オーバーサンプリング、１チャンネ
ル８倍オーバーサンプリング等の切換も可能であること
は明らかである。

また、係数等の数は、説明の都合で小さくしであるもの
であり、これに限定されるものでない。

、２４ 第２５図は、２倍のオーバーサンプリングでＡ／Ｄ変換
を行う第１図の実施例にＡ／Ｄ変換回路４のゲイン調整
を行う調整回路７５を設けた実施例である。第２６図は
第２５図のスペクトルを示す図で第２５図のＡ　／　Ｄ
変換回路３，４に変換ゲイン差がある場合、第２６図（
ｅ）に示すように、Ｆｓ酸成分キャンセルすることがで
きず、斜線に示す折返し雑音が可聴域に入り込み、（ｆ
）に示すディジタルフィルタ出力においても、この折返
し雑音の影響が生じる。

第２５図に示すように調整回路７５はディジタルフィル
タフの入力信号スペクトルを２倍オーバーサンプリング
動作のＤ　／　Ａ変換回路を有する測定器によって測定
し、測定されたスペクトルのＦｓ酸成分０とするように
Ａ　／　Ｄ変換回路の変換ゲインを調整するもので、こ
れにより、ディジタルフィルタ人カスベクトルは、第２
６図（ｇ）に示すようにＦｓ酸成分折返しを完全に除去
することができ、（ｈ）に示すように、ディジタルフィ
ルタ７（第２５図）出カスベクトルに雑音が生じること
はない。

第２７図は、第２５図の実施例の具体例で、第１０図に
示した積分形Ａ　／　Ｄ変換回路を用いた例である。

積分形Ａ　／　Ｄ変換回路の変換ゲインを変える方法と
しては、サンプルホールド回路の利得を変化させるもの
と、電流源の電流値を変化させるものが上げられる。前
者は、片側のサンプルホールド回路５３に可変抵抗１０
０を設けることで可能である。

後者については、第１０図の実施例では兼用していた電
流源回路（電流源２８〜３０、スイッチ２５〜２７）を
サンプルホールド回路５２用とし、サンプルホー゛　　
ルド回路詔用に同様の電流源回路（電流源１０４〜１０
６、スイッチ１０１〜１０３）を設は電流源の電流値を
調整することで可能である。電流源電流値は、基準電流
源１０７の電流値を操作することで変化させられる。

第３図は、上記電流源回路の具体的な回路図であり、第
２７図の基準電流源１０７は電源回路７８の定電圧出力
を、トランジスタ８１、可変抵抗８９で構成される電圧
電流変換した電流工はトランジスタ７９゜（資）で構成
されるカレントミラー回路から、トランジスタ８２に送
るものである。このトランジスタ８２と電流源２８を構
成するトランジスタお、及び電流源２９を構成するトラ
ンジスタ混、電流源３０を構成するトランジスタ８７は
ベースを共通としているため、電流■を可変抵抗８９で
調整し変化させることで、電流源２８〜３０（第２７図
）の電流値を変化させることができ、変換ゲインを調整
することが可能である。また、電源回路７８の出力電位
を変化させることによっても、変換ゲインの調整は可能
である。

第２９図は、Ａ／Ｄ変換回路の変換ゲインを調整する第
２８図の実施例で、電流源回路を１回路で行う別の実施
例である。１０９は、１０８と同様の基準電流源回路で
、タイミング回路５０がスイッチ２３゜２４を切換える
と同時に、基準電流源１０９　、１０８をスイッチ１１
０で切換える構成で、第２８図で示したように、１０８
の基準電流源を調整することによって第２８図の実施例
同様に変換ゲインを調整でき、さらに、電流源回路は１
回路でよいため、高集積化されるものである。

第３０図は第１３図のＡ　／　Ｄ変換ゲイン調整を可能
、　　Ｚ’／　　。

とした積分形Ａ　／　Ｄ変換回路を用いた４倍オーバー
サンプリングに対応した本発明の実施例である。

１１６は一点破線で示す回路１１７と同構成のサンプル
ホールド回路及びＡ／Ｄ変換回路を示すものである。４
倍オーバーサンプリング時は、まず、２倍オーバーサン
プリングデータとなる回路１１７の出力（ラッチ４９出
力）をスペクトルを測定し、Ｆｓ酸成分生じないように
抵抗１００を調整する。同様の操作を回路１１６に行な
った後、４Ｆｍとなったディジタルフィルタ入力信号を
、４倍オーバーサンプリング動作のＤ／Ａ変換器を有す
る測定器によって、スペクトルを測定し、２Ｆ”８成分
が生じないように基準電流源１０８電流値を調整する。

以上の操作により、Ｆｓ、　２Ｆｓでの折返し雑音を生
じずに、２倍、４倍オーバーサンプリング対応のＡ　／
　Ｄ変換回路を実現することが可能である。

〔発明の効果〕

本発明によれば、Ａ／Ｄ変換回路の変換時間によらず、
ディジタルフィルタ出力データの標本化周波数Ｆｓに対
し、Ｎ倍のオーバーサンプリングを、２８　・ 行うことができるので、Ａ／Ｄ変換回路の前段に設ける
アナログローパスフィルタにしゃ断時性の鋭いものを必
要とせずに、折返し雑音の影響の少ないディジタル信号
が得られる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のＡ／Ｄ変換装置のブロック
図、第２図は第１図のタイミング図、第３図は第１図の
スペクトル図、第４図は本発明の別の実施例のブロック
図、第５図は第４図のタイミング図、第６図は本発明を
２チャンネルの信号に用いた実施例のブロック図、第７
図は第６図のタイミング図、第１図を１チャンネル４倍
オーバーサンプリング動作に切換え可能とした実施例の
ブロック図、第９図は第８図のタイミング図、第１０図
は第６図に積分形Ａ／Ｄ変換回路を用いた具体的な実施
例のブロック図、第１１図は第１０図のブロック図、第
１２図は第８図の積分形Ａ／Ｄ変換回路を用いた実施例
のブロック図、第１３図は第１２図のタイミング図、第
１４図は第８図のディジタルフィルタ７のブロック図、
第１５図は第１４図ＲＯＭ６６のフィルタ係数特性を示
す図、第１６図は第１４図のタイミング図で２チャンネ
ル２倍オーバーサンプリング対応時、第１７図は第１４
図のタイミング図で１チャンネル４倍オーバーサンプリ
ング対応時、第１８図は直列接続形ディジタルフィルタ
１段目のフィルタ係数を示す図、第１９図は、第１８図
の係数使用時の出カスベクトル図、第２０図は直列接続
形ディジタルフィルタ２段目のフィルタ係数を示す図、
第２１図は第２０図の係数使用時の出カスベクトル図、
第２２図は第８図のディジタルフィルタ７のブロック図
で直列接続形としたもので、第ｎ図は第２２図のタイミ
ング図で２チャンネル２倍オーバーサンプリング対応時
、第ｎ図（１１［２１は第２２図のタイミング図で１チ
ャンネル４倍オーバーサンプリング対応時、第２５図は
第１図の実施例に変換ゲイン調整回路を設けた実施例の
ブロック図、第２６図符号の説明 ２・・・ローパスフィルタ　３，４・・・Ａ／Ｄ変換回
路７・・・ディジタルフィルタ 代理人　弁理士　　小　川　勝　男 第３図 （α）Ａ／［）変換容入カス岬りトル （シ）ＡＩＤ据」剣器出カス庁りトル （ｃｌ）愕誉ジ汐ノじイルタ出カスαワトノし第４図 ら′ 第５図 ：３Ａ／Ｄ　　　出力 ”、　　　４　Ａ１０　　出力 ’１０　　デ≧ジタルフィルタλ力４暑セ 第７図 ３Ｌ　ＡＩＤ　　出力 ４Ｌ　ＡＩＤ　　出力 ３ＲＡ／Ｄ出力 ４ＲＡ／Ｄ　　出力 １１　　テにジタノぴλルタ入力 ８　テキジタルフ４し夕出力 箋９図 ４ＲＡ／［）　　出力 ８　テンジタルフィルタ出力 Ｏｌ−５／２　　　　　　トＳ　　　　３）−３／２　
　　　２トＳ第２５図 ′　　第２６図

Claims (1)

1. 【特許請求の範囲】 １、入力アナログ信号を標本化周波数ＦｓのＰＣＭディ
   ジタル信号に変換するＡ／Ｄ変換装置において、少なく
   とも２個以上Ｎ個のＡ／Ｄ変換手段と、該Ｎ個のＡ／Ｄ
   変換手段出力を標本化周波数ＦｓのＮ倍の周波数となる
   ＰＣＭディジタルデータに変換する切換手段と、該変換
   手段出力である標本化周波数Ｎ×ＦｓのＰＣＭディジタ
   ルデータを入力とし、標本化周波数ＦｓのＰＣＭディジ
   タルデータを出力するディジタルフィルタにより構成さ
   れることを特徴とするＡ／Ｄ変換装置。 ２、特許請求の範囲第１項記載のＡ／Ｄ変換装置は、上
   記第１項記載の少なくとも２個以上のＡ／Ｄ変換手段を
   １チャンネルの入力アナログ信号に対し、順次動作させ
   る制御回路を具備してなることを特徴とするＡ／Ｄ変換
   装置。 ３、特許請求の範囲第１項記載の切換手段は、該少なく
   とも２個以上のＡ／Ｄ変換手段出力のうち１つを選び該
   ディジタルフィルタに接続するスイッチ回路であり、上
   記特許請求の範囲第２項記載の制御回路により制御され
   ることを特徴とするＡ／Ｄ変換装置。 ４、特許請求の範囲第１項記載の切換手段は、上記２個
   以上のＡ／Ｄ変換手段出力を加算した後ディジタルフィ
   ルタ入力信号と同一のビット数に変換する加算手段であ
   ることを特徴とするＡ／Ｄ変換装置。 ５、特許請求の範囲第１項記載のＮ個のＡ／Ｄ変換手段
   は、ディジタルフィルタ入力信号スペクトルのＦｓ〜（
   Ｎ−１）×Ｆｓの周波数成分が最少となるように上記Ｎ
   個のＡ／Ｄ変換手段の変換利得を調整する調整手段を具
   備することを特徴とするＡ／Ｄ変換装置。 ６、特許請求の範囲第１項記載の２個以上のＡ／Ｄ変換
   手段は、２チャンネルの入力アナログ信号に対し、Ｎ倍
   のオーバーサンプリングを行なう手段と、１チャンネル
   の入力信号に対し２Ｎ倍のオーバーサンプリングを行う
   手段を具備し、切換手段を設け、上記１チャンネル、２
   チャンネルの処理を切換えることを可能としたＡ／Ｄ変
   換装置。