JP2943762B2 - Ｄｔｍｆ信号発生回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はＤＴＭＦ信号発生回
路に関し、特に、音声周波数帯域の高群，低群の２つの
周波数の正弦波信号を基準クロック信号からデジタル発
生し合成するＤＴＭＦ信号発生回路に関する。

【０００２】

【従来の技術】従来、この種のＤＴＭＦ信号発生回路
は、電話システムの音声伝送路において、端末から交換
機への認識可能な選択信号として、音声周波数帯域の高
群，低群の２つの周波数を組み合わせたＤＴＭＦ（ｄｕ
ａｌ ｔｏｎｅ ｍｕｌｔｉ−ｆｒｅｑｕｅｎｃｙ）信
号を発生および送出するために広く用いられている。

【０００３】図４は、この従来のＤＴＭＦ信号発生回路
の構成例として、例えば、特開昭６１−７９３０８号公
報に示されている正弦波合成信号発生回路を示すブロッ
ク図である。この従来のＤＴＭＦ信号発生回路は、各ク
ロック信号の周波数を分周比１／Ｍ，１／Ｎにそれぞれ
分周し１／Ｍ周波数信号，１／Ｎ周波数信号をそれぞれ
出力するカウンタ４１ａ，４１ｂと、１／Ｍ周波数信号
を１／Ｍデジタル正弦波信号に変換するアドレスポイン
タ４２ａおよびＲＯＭ４３ａと、１／Ｎ周波数信号を１
／Ｎデジタル正弦波信号に変換するアドレスポインタ４
２ｂおよびＲＯＭ４３ｂと、１／Ｍデジタル正弦波信号
および１／Ｎデジタル正弦波信号を加算する加算回路４
４と、加算済のデジタル値をアナログ信号に変換するＤ
／Ａコンバータ４５とを有している。

【０００４】まず、各クロック信号ｃｋ１，ｃｋ２が、
分周比１／Ｍ，１／Ｎのカウンタ４１ａ，４１ｂにそれ
ぞれ入力され、音声周波数帯域の高群，低群の２つの周
波数にそれぞれ対応した１／Ｍ周波数信号，１／Ｎ周波
数信号に変換される。変換された１／Ｎ周波数信号，１
／Ｍ周波数信号は、それぞれアドレスポインタ４２ａ，
４２ｂに出力されカウント値をカウントアップする。こ
れらアドレスポインタ４２ａ，４２ｂのカウント出力
は、ＲＯＭ４３ａ，４３ｂに出力され、正弦波信号を時
間軸に対して１６から３２等分して予め格納しているＲ
ＯＭ４３ａ，４３ｂの番地を示す。ＲＯＭ４３ａ，４３
ｂは、アドレスポインタ４２ａ，４２ｂの示すアドレス
に格納されたデータを次々に出力する。

【０００５】このようにして、２つのＲＯＭ４３ａ，４
３ｂから出力されたデジタル正弦波信号は、加算回路４
４で加算され２つの周波数を組み合わせた信号に合成さ
れる。この合成された信号は、Ｄ／Ａコンバータ４５に
よってアナログ信号に変換され、端末から交換機への選
択信号として、音声周波数帯域の高群，低群の２つの周
波数を組み合わせたＤＴＭＦ信号として送出する。

【０００６】また、他の従来のＤＴＭＦ信号発生回路で
は、音声伝送路にＤＴＭＦ信号を送出するとき、ローパ
スフイルタを介してＤＴＭＦ信号を送出し、信号合成時
に発生した折り返し雑音，高調波成分を充分に取り除
き、規格を満足させている。

【０００７】

【発明が解決しようとする課題】しかしながら、これら
従来のＤＴＭＦ信号発生回路では、位相により振幅の変
化率が異なる正弦波を周期軸に対して一律に１６分割か
ら３２分割し量子化した値を記録したテーブルを利用し
ているために、正弦波の振幅に対する忠実度、正弦波の
周波数に対する忠実度が極めて低く、ＤＴＭＦ信号の歪
率が大きい。

【０００８】また、ＤＴＭＦ信号発生回路内の後段に備
えるＤ／Ａコンバータは、一般に、５ビット以上の分解
能を持つものを使用するが、１６分割から３２分割で
は、Ｄ／Ａコンバータの０スケールからフルスケールま
での値すべてを入力することはないため、Ｄ／Ａコンバ
ータの分解能を有効に活用できていない。

【０００９】また、このＤ／Ａコンバータ分解能の有効
活用のため、単純に周期軸に対する分割数を増やす手段
が考えられるが、増やした分割数とＤ／Ａのビット数の
積に比例してテーブルを記憶する回路が増加してしまう
ため、困難である。

【００１０】また、ＤＴＭＦ信号を音声伝送路に送出す
る場合には、規格上、信号合成時に発生した折り返し雑
音や高調波成分を充分に取り除く必要があるが、忠実度
の低いテーブルの利用により歪の大きいＤＴＭＦ信号と
なっているため、急峻な減衰率をもつ高次のローパスフ
イルタを用意するのが一般的であった。これにより、集
積回路のローパスフイルタ面積が増大すると共に、フイ
ルタ内部素子のバラツキによる周波数のズレ，振幅の変
化を一定に保つために必要とした労力は計り知れない。

【００１１】従って、本発明の目的は、ＤＴＭＦ信号の
低歪率化およびコスト削減を両立化させることにある。

【００１２】

【課題を解決するための手段】そのため、本発明は、正
弦波信号をサンプリング周期ごとにビット値で量子化し
たデジタル正弦波信号を音声周波数帯域の高群，低群の
２つの周波数に対応してそれぞれ発生する２つのデジタ
ル正弦波信号発生回路と、これら２つのデジタル正弦波
信号発生回路のデジタル正弦波信号出力を加算する加算
回路と、この加算回路の出力をＤ／Ａ変換するＤ／Ａ変
換回路とを備え、前記２つの周波数を組み合わせたＤＴ
ＭＦ信号を発生および送出するＤＴＭＦ信号発生回路に
おいて、前記各デジタル正弦波信号発生回路が、前記デ
ジタル正弦波信号のサンプリング周期ごとの変化量をサ
ンプリング周波数の設定により単位ビット以下の値とし
て予めテーブル記録した単位ビットの変化量を前記サン
プリング周期ごとに読み出してカウントし、このカウン
ト値の最大値または最小値に対応して前記カウント値の
カウントアップまたはカウントダウンを切り替え、前記
カウント値を前記デジタル正弦波信号として出力し、前
記単位ビットの変化量から前記デジタル正弦波信号の絶
対量を復元し出力している。

【００１３】また、前記各デジタル正弦波信号発生回路
が、入力される基準クロック信号の周波数を前記サンプ
リング周波数に分周する分周カウンタと、この分周カウ
ンタの出力を計数し初期化信号により初期化され前記各
サンプリング周期に対応したアドレス信号を出力するア
ドレスポインタと、前記単位ビットの変化量が前記アド
レス信号に対応して予めテーブル記録され前記サンプリ
ング周期ごとに読み出されるテーブル記憶手段と、この
テーブル記憶手段の出力をカウント入力としアップ／ダ
ウン制御信号に対応してカウントアップまたはカウント
ダウンを行い前記デジタル正弦波信号を出力するアップ
ダウンカウンタと、このアップダウンカウンタのカウン
ト値の最大値または最小値に対応して前記デジタル正弦
波信号の位相を検出し前記アップ／ダウン制御信号を切
り替え出力し前記アドレスポインタに前記初期化信号を
出力する位相検出回路とを備えている。

【００１４】または、更に低歪率化するために、前記Ｄ
／Ａ変換回路の出力を低域濾波し前記ＤＴＭＦ信号を出
力するローパスフイルタを備えている。

【００１５】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１，図２は、本発明のＤＴＭＦ信号発
生回路の実施形態を示すブロック図，その部分詳細ブロ
ック図である。本実施形態のＤＴＭＦ信号発生回路は、
第１，第２のデジタル正弦波信号発生回路１，２と、加
算回路３，Ｄ／Ａコンバータ４，ローパスフイルタ５と
を備える。これら各ブロックの中、加算回路３，Ｄ／Ａ
コンバータ４は、図４に示した従来のＤＴＭＦ信号発生
回路の各ブロックと同じであるので、重複説明を省略す
る。

【００１６】第１，第２のデジタル正弦波信号発生回路
１，２は、正弦波信号をサンプリング周期ごとにビット
値で量子化したデジタル正弦波信号を音声周波数帯域の
高群，低群の２つの周波数に対応してそれぞれ発生す
る。このとき、デジタル正弦波信号のサンプリング周期
ごとの変化量をサンプリング周波数の設定により単位ビ
ット以下の値とし、この単位ビットの変化量を予めテー
ブル記録しサンプリング周期ごとに読み出しデジタル正
弦波信号の絶対量を復元し出力している。また、ローパ
スフイルタ５は、Ｄ／Ａコンバータ４の出力を低域濾波
する低次のローパスフイルタからなる。

【００１７】さらに、図２に示すように、第１，第２の
デジタル正弦波信号発生回路１，２は、分周カウンタ２
１，アドレスポインタ２２，テーブル記憶手段２３，ア
ップダウンカウンタ２４，位相検出回路２５からそれぞ
れ構成される。

【００１８】分周カウンタ２１は、入力される基準クロ
ック信号をサンプリング周波数に分周しアドレスポイン
タ２２に出力する。このとき、この分周されたサンプリ
ング周期は、デジタル正弦波信号のサンプリング周期ご
との変化量が単位ビット以下の値となるように、第１，
第２のデジタル正弦波信号発生回路１，２においてそれ
ぞれ設定されている。

【００１９】アドレスポインタ２２は、分周カウンタ２
１の出力を計数し初期化信号により初期化され各サンプ
リング周期に対応したアドレス信号をテーブル記憶手段
２３に出力する。

【００２０】テーブル記憶手段２３は、アドレスポイン
タ２２の出力をアドレス信号として入力するＲＯＭまた
はゲート回路からなる。デジタル正弦波信号のサンプリ
ング周期ごとの変化量が、単位ビット信号の論理レベル
“１”または“０”として、各サンプリング周期に対応
したアドレス信号の各番地に予めテーブル記録され、サ
ンプリング周期ごとに読み出されアップダウンカウンタ
２４に出力される。

【００２１】図３は、このテーブル記憶手段２３に予め
テーブル記録される単位ビットの変化量および番地と、
デジタル正弦波信号のサンプリング周期ごとの量子化値
との関係を示す説明図である。ここでは、予め、各サン
プリング周期３２は、サンプリング周期ごとの量子化値
の差が必ず１ＬＳＢ以下になるように、分周カウンタ２
１により十分高速に設定され、サンプリング周期に対応
したアドレス信号の０番地に０を設定し、理想の正弦波
信号３１をＫ番目，Ｋ−１番目にサンプリングおよび量
子化したデジタル正弦波信号データの差分を単位ビット
の変化量としてＫ番地に記憶していることを示してい
る。また、本実施形態の場合、出力したい正弦波のサン
プリング区間を位相０から位相２πまでの１周期ではな
く、サンプリングおよび量子化するデータを最低値をと
る位相から次に最大値をとる位相までの１／２周期と
し、これを繰り返し用いている。

【００２２】アップダウンカウンタ２４は、テーブル記
憶手段２３の出力をカウント入力とし、アップ／ダウン
制御信号に対応してカウントアップまたはカウントダウ
ンを行い、デジタル正弦波信号を加算回路３に出力す
る。

【００２３】位相検出回路２５は、アップダウンカウン
タ２４のカウント値に対応してデジタル正弦波信号の位
相を検出し、アップダウンカウンタ２４のアップ／ダウ
ン制御信号を切り替え出力し、アドレスポインタ２２に
初期化信号を出力する。

【００２４】次に、図１，図２を参照し、本実施形態の
ＤＴＭＦ信号発生回路の動作を説明する。

【００２５】まず、第１，第２のデジタル正弦波信号発
生回路１，２において、分周カウンタ２１が、基準クロ
ック信号から供給されるクロックパルス数を計数し、基
準クロック信号の１／ｎ周期毎に、基準クロック信号の
周期と同じ時間、論理レベル“１”をサンプリング信号
として出力し、アドレスポインタ２２は、分周カウンタ
２１の論理レベル“１”を検出すると、基準クロック信
号に同期してアドレスポインタ値を順次インクリメント
する。また、テーブル記憶手段２３は、アドレスポイン
タ２２の出力をアドレス信号として、論理レベル“０”
または“１”のパルス列を連続するサンプリング周期間
の変化量として出力する。

【００２６】次に、仮に、位相検出回路２５からのアッ
プ／ダウン制御信号が“１”である場合、アップダウン
カウンタ２４は、テーブル記憶手段２３からの論理レベ
ル出力“１”を検出すると、カウント値を基準クロック
信号に同期して順次インクリメントする。次に、位相検
出回路２５は、アップダウンカウンタ２４の出力である
デジタル正弦波信号が量子化値の最大値と一致すると、
アドレスポインタ２２に初期化信号を出力し、アップダ
ウンカウンタ２４にアップ／ダウン制御信号を“０”に
切り替え出力する。

【００２７】次に、アドレスポインタ２２は、初期化信
号により、アドレスポインタ値をクリアし、サンプリン
グ信号により再度０から順次インクリメントする。ま
た、アップ／ダウン制御信号が“０”に切り替えられ、
アップダウンカウンタ２４は、ダウンカウント状態に設
定され、カウント値のデクリメントを開始する。次に、
位相検出回路２５は、アップダウンカウンタ２４の出力
であるデジタル正弦波信号が量子化値の最小値と一致す
ると、アドレスポインタ２２に初期化信号を出力し、ア
ップダウンカウンタ２４にアップ／ダウン制御信号を
“１”に切り替え出力する。以降、これらの繰り返しに
よって、デジタル正弦波信号が、次々に出力される。

【００２８】このように、第１，第２のデジタル正弦波
信号発生回路１，２から出力された各デジタル正弦波信
号は、加算回路３により加算され、加算された信号は、
Ｄ／Ａコンバータ４によりアナログ信号に変換され、ロ
ーパスフィルタ５により不要な折り返し雑音がを除去さ
れた後、音声周波数帯域の高群，低群の２つの周波数を
合成したＤＴＭＦ信号として出力される。

【００２９】以上のような構成を有するＤＴＭＦ信号発
生回路は、従来のような正弦波の１サンプリングごとの
量子化値をそのまま記録させておく方法と違い、１サン
プリングごとの変化量を記録する方法をとっているた
め、テーブル記憶手段の一定容量に対し、サンプリング
周期を高速にしサンプリングごとの変化量のデータ量を
増やす事ができる。

【００３０】また、従来のＤＴＭＦ信号発生回路が、デ
ジタル正弦波信号の１周期分を記憶させていたのに対し
て、本実施例のＤＴＭＦ信号発生回路では、半周期分で
よいため、これも、サンプリングごとの変化量のデータ
量を増やすことに役立っている。このデータ量の増大に
より、デジタル正弦波信号のビット数を大きくでき、Ｄ
／Ａコンバータ４は、その分解能の０からフルスケール
までを使いきることができＤ／Ａコンバータ４のもつ分
解能の有効活用を実現している。従って、Ｄ／Ａコンバ
ータ４から出力されたアナログ信号は、その時点で、従
来よりも低歪のＤＴＭＦ信号となっている。

【００３１】さらに、本実施形態のＤＴＭＦ信号発生回
路では、更に低歪率化するため、低次のローパスフィル
タを内蔵しているが、従来のＤＴＭＦ信号発生回路で必
要であった高次のローパスフィルタに比べてアナログ回
路の回路面積が小さく、製造後の調整工数を減少させる
効果も持つ。

【００３２】

【発明の効果】以上説明したように、本発明によるＤＴ
ＭＦ信号発生回路は、デジタル正弦波信号のサンプリン
グ周期ごとの変化量をテーブル記憶手段に記録すること
により、その記憶容量に対し、サンプリング周波数を高
速にしサンプリング周期ごとの変化量のデータ量を増や
す事ができ、デジタル正弦波の歪率が大きく向上する。

【００３３】また、たとえば、Ｒビットで量子化された
デジタル正弦波値が、従来のように０から２^R −１の間
の値を飛び飛びにとるのではなく、０から２^R −１まで
の間を１ＬＳＢしか変化しない多数の連続データに置換
え可能になり、Ｄ／Ａコンバータの分解能を最大限に利
用でき、Ｄ／Ａコンバータから出力された段階で従来よ
りも低歪のＤＴＭＦトーン信号を出力できる。ＤＴＭＦ
信号を更に低歪率化するときも低次のローパスフィルタ
のみで実現できる。

【００３４】また、一般に、ローパスフィルタを構成す
るアナログ回路は、設計ルール，製造プロセスの変更に
より特性面に大きな影響を受けるが、フィルタの低次化
によりアナログ回路の素子を減らすことができ、製造後
の調整工数を削減でき信頼性を向上できる。

【００３５】また、現在、半導体集積回路のデジタル回
路部分は自動設計が主流であるのに対し、アナログ回路
は、未だ人手に頼る部分が多い。本発明のＤＴＭＦ信号
発生回路は、全体におけるアナログ回路の割合を削減で
き、その開発時間を短縮できる。

【００３６】さらに、設計ルールを微細化してもその割
には絶対面積に小さくはならないアナログ回路の部品点
数を減らすことができ、将来にわたって、ＤＴＭＦ信号
の低歪率化およびコスト削減を両立化できるなどの効果
を持つ。

【図面の簡単な説明】

【図１】本発明のＤＴＭＦ信号発生回路の実施形態を示
すブロック図である。

【図２】図１のＤＴＭＦ信号発生回路におけるデジタル
正弦波信号発生回路を示すブロック図である。

【図３】図２のデジタル正弦波信号発生回路の動作を説
明するための説明図である。

【図４】従来のＤＴＭＦ信号発生回路の構成例を示すブ
ロック図である。

【符号の説明】

１，２ 第１，２のデジタル正弦波信号発生回路 ３ 加算回路 ４ Ｄ／Ａコンバータ ５ ローパスフィルタ ２１ 分周カウンタ ２２ アドレスポインタ ２３ テーブル記憶手段 ２４ アップダウンカウンタ ２５ 位相検出回路 ３１ 理想の正弦波信号 ３２ サンプリング周期 ３３ デジタル正弦波信号 ４１ａ，４１ｂ カウンタ ４２ａ，４２ｂ アドレスポインタ ４３ａ，４３ｂ ＲＯＭ ４４ 加算回路 ４５ Ｄ／Ａコンバータ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 正弦波信号をサンプリング周期ごとにビ
   ット値で量子化したデジタル正弦波信号を音声周波数帯
   域の高群，低群の２つの周波数に対応してそれぞれ発生
   する２つのデジタル正弦波信号発生回路と、これら２つ
   のデジタル正弦波信号発生回路のデジタル正弦波信号出
   力を加算する加算回路と、この加算回路の出力をＤ／Ａ
   変換するＤ／Ａ変換回路とを備え、前記２つの周波数を
   組み合わせたＤＴＭＦ信号を発生および送出するＤＴＭ
   Ｆ信号発生回路において、 前記各デジタル正弦波信号発生回路が、前記デジタル正
   弦波信号のサンプリング周期ごとの変化量をサンプリン
   グ周波数の設定により単位ビット以下の値として予めテ
   ーブル記録した単位ビットの変化量を前記サンプリング
   周期ごとに読み出してカウントし、このカウント値の最
   大値または最小値に対応して前記カウント値のカウント
   アップまたはカウントダウンを切り替え、前記カウント
   値を前記デジタル正弦波信号として出力し、前記単位ビ
   ットの変化量から前記デジタル正弦波信号の絶対量を復
   元し出力することを特徴とするＤＴＭＦ信号発生回路。
2. 【請求項２】 前記各デジタル正弦波信号発生回路が、
   入力される基準クロック信号の周波数を前記サンプリン
   グ周波数に分周する分周カウンタと、 この分周カウンタの出力を計数し初期化信号により初期
   化され前記各サンプリング周期に対応したアドレス信号
   を出力するアドレスポインタと、 前記単位ビットの変化量が前記アドレス信号に対応して
   予めテーブル記録され前記サンプリング周期ごとに読み
   出されるテーブル記憶手段と、 このテーブル記憶手段の出力をカウント入力としアップ
   ／ダウン制御信号に対応してカウントアップまたはカウ
   ントダウンを行い前記デジタル正弦波信号を出力するア
   ップダウンカウンタと、 このアップダウンカウンタのカウント値の最大値または
   最小値に対応して前記デジタル正弦波信号の位相を検出
   し前記アップ／ダウン制御信号を切り替え出力し前記ア
   ドレスポインタに前記初期化信号を出力する位相検出回
   路とを備える、請求項１記載のＤＴＭＦ信号発生回路。
3. 【請求項３】 前記Ｄ／Ａ変換回路の出力を低域濾波し
   前記ＤＴＭＦ信号を出力するローパスフイルタを備え
   る、請求項１または２記載のＤＴＭＦ信号発生回路。