JPH0738566B2 - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPH0738566B2 JPH0738566B2 JP61014383A JP1438386A JPH0738566B2 JP H0738566 B2 JPH0738566 B2 JP H0738566B2 JP 61014383 A JP61014383 A JP 61014383A JP 1438386 A JP1438386 A JP 1438386A JP H0738566 B2 JPH0738566 B2 JP H0738566B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- digital filter
- characteristic
- frequency
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイジタルフイルタ、特にオクターブ多重フイ
ルタ等の広帯域にわたり複雑な周波数特性の複合フイル
タの構成要素として好適なデイジタルフイルタに関す
る。
ルタ等の広帯域にわたり複雑な周波数特性の複合フイル
タの構成要素として好適なデイジタルフイルタに関す
る。
遅延素子、重みづけ乗算器及び加算器より構成されるデ
イジタルフイルタであって、上記遅延素子の単位遅延時
間が入力信号のサンプリング時間間隔に対し等価的に整
数倍となるように設定されている。
イジタルフイルタであって、上記遅延素子の単位遅延時
間が入力信号のサンプリング時間間隔に対し等価的に整
数倍となるように設定されている。
従来のデイジタルフイルタは等時間間隔の離散的なサン
プル値を処理するため、所定クロツク周波数で動作する
ようになつているので、周波数領域での特性の指定は等
周波数間隔で行われていた。
プル値を処理するため、所定クロツク周波数で動作する
ようになつているので、周波数領域での特性の指定は等
周波数間隔で行われていた。
このため広帯域にわたり対数的間隔で特性を指定する従
来のフイルタとしては、複数のアナログフイルタを組合
せて実現しているに過ぎなかつた。その他アナログのく
し型フイルタもこのような目的のために使用されてい
た。
来のフイルタとしては、複数のアナログフイルタを組合
せて実現しているに過ぎなかつた。その他アナログのく
し型フイルタもこのような目的のために使用されてい
た。
なお従来のFIR型フイルタは入力信号のサンプリング時
間間隔を1/f0 secとすると、遅延回路の単位遅延時間が
通常1/f0 secとしたものしか知られていない。
間間隔を1/f0 secとすると、遅延回路の単位遅延時間が
通常1/f0 secとしたものしか知られていない。
その理由は（ｉ）従来デイジタルフイルタの入力信号の
周波数スペクトラムはサンプリング定理をできるだけ能
率良く満たすような形のものとなつており、理論上これ
以上能率のよい使い方ができなかつたこと、（ii）従来
のデイジタルフイルタは通常入力信号のサンプリング時
間間隔1/f0 secに対しf0Hzをクロックとして動作する構
成となつており遅延回路としてf0Hzで動作するシフトレ
ジスタが一般的であつたこと、（iii）従来一般にデイ
ジタルフイルタの設計に用いるＺ変換の手法が時間軸、
あるいは周波数軸のスケール変更、組合せに適していな
かつたこと等による。
周波数スペクトラムはサンプリング定理をできるだけ能
率良く満たすような形のものとなつており、理論上これ
以上能率のよい使い方ができなかつたこと、（ii）従来
のデイジタルフイルタは通常入力信号のサンプリング時
間間隔1/f0 secに対しf0Hzをクロックとして動作する構
成となつており遅延回路としてf0Hzで動作するシフトレ
ジスタが一般的であつたこと、（iii）従来一般にデイ
ジタルフイルタの設計に用いるＺ変換の手法が時間軸、
あるいは周波数軸のスケール変更、組合せに適していな
かつたこと等による。
前者のデイジタルフイルムは上述したように等周波数間
隔での特性指定方式をとるため、低域の分解能が粗過ぎ
る一方、高域の分解能が必要以上に細か過ぎ、広帯域化
は非常に困難である。
隔での特性指定方式をとるため、低域の分解能が粗過ぎ
る一方、高域の分解能が必要以上に細か過ぎ、広帯域化
は非常に困難である。
一般にオーデイオ磁器の特性の評価あるいは指定は周波
数領域で対数間隔で行われるため、従来のデイジタルフ
イルタ、例えばFIR型（有限インパルス応答型）フイル
タを用いる場合、上述した理由で低域では精度の良い特
性を指定できず、高域では逆に必要以上の高精度の特性
指定となつてしまい、回路実現上、非常に能率が悪かつ
た。特に従来のFIR型フイルタでグラフイツクイコライ
ザのような複雑な周波数特性のものを実現しようとする
場合、かかる制約は免れ得ず、実際にもFIR型フイルタ
を用いたグラフイツクイコライザはまだ実用化されてい
ない。
数領域で対数間隔で行われるため、従来のデイジタルフ
イルタ、例えばFIR型（有限インパルス応答型）フイル
タを用いる場合、上述した理由で低域では精度の良い特
性を指定できず、高域では逆に必要以上の高精度の特性
指定となつてしまい、回路実現上、非常に能率が悪かつ
た。特に従来のFIR型フイルタでグラフイツクイコライ
ザのような複雑な周波数特性のものを実現しようとする
場合、かかる制約は免れ得ず、実際にもFIR型フイルタ
を用いたグラフイツクイコライザはまだ実用化されてい
ない。
これに対し後者のフイルタはアナログのアクテイブフイ
ルタの加算あるいは乗算方式をとるため、フイルタ間の
干渉があつたり、位相と振幅を独立に指定することが困
難であつた。特にその位相特性は任意に指定することが
非常に困難であつた。また前記アナログのくし型フイル
タは単純な形の周波数軸上で周期的なバンドストツプ特
性のものしか得られない。
ルタの加算あるいは乗算方式をとるため、フイルタ間の
干渉があつたり、位相と振幅を独立に指定することが困
難であつた。特にその位相特性は任意に指定することが
非常に困難であつた。また前記アナログのくし型フイル
タは単純な形の周波数軸上で周期的なバンドストツプ特
性のものしか得られない。
本発明の目的は従来のデイジタルフイルタでは実現が困
難であつた広帯域にわたり複雑な周波数特性のデイジタ
ルフイルタの構成要素として好適なデイジタルフイルタ
を提供するにある。
難であつた広帯域にわたり複雑な周波数特性のデイジタ
ルフイルタの構成要素として好適なデイジタルフイルタ
を提供するにある。
本発明は上記目的を達成するため、デイジタルフイルタ
において、入力信号のサンプリング時間間隔に対し遅延
素子の単位遅延時間が整数倍となるように設定し、かつ
上記各乗算器の各係数を離散型フーリエ変換の手法によ
り所望の周波数特性が得られるように定めたことを特徴
とする。
において、入力信号のサンプリング時間間隔に対し遅延
素子の単位遅延時間が整数倍となるように設定し、かつ
上記各乗算器の各係数を離散型フーリエ変換の手法によ
り所望の周波数特性が得られるように定めたことを特徴
とする。
上記デイジタルフイルタは遅延素子としてRAMを用いて
容易に実現することができ、種々の周波数特性を有する
本発明によるフイルタを組合せれば、広帯域にわたり所
望特性のデイジタルフイルタを合成することができる。
容易に実現することができ、種々の周波数特性を有する
本発明によるフイルタを組合せれば、広帯域にわたり所
望特性のデイジタルフイルタを合成することができる。
以下図面に示す実施例を参照して本発明を説明すると、
第１図は本発明によるデイジタルフイルタ（FIR型フイ
ルタ）の一実施例を示す。同図においては動作原理の説
明を容易にする目的で遅延素子としてシフトレジスタを
用いており、その各段は係数乗算器MLの夫々と接続さ
れ、各乗算器の出力は加算器ADによつて加算されるよう
になつており、シフトレジスタの入力信号のサンプリン
グ時間間隔に対しこのシフトレジスタの各段の単位遅延
時間間隔が整数倍となるように設定されている。ただし
実際には遅延素子としてRAMを用いることもできる。
第１図は本発明によるデイジタルフイルタ（FIR型フイ
ルタ）の一実施例を示す。同図においては動作原理の説
明を容易にする目的で遅延素子としてシフトレジスタを
用いており、その各段は係数乗算器MLの夫々と接続さ
れ、各乗算器の出力は加算器ADによつて加算されるよう
になつており、シフトレジスタの入力信号のサンプリン
グ時間間隔に対しこのシフトレジスタの各段の単位遅延
時間間隔が整数倍となるように設定されている。ただし
実際には遅延素子としてRAMを用いることもできる。
また係数乗算器MLの各係数a-5〜a6は第３図に示すDFT
（離散型フーリエ変換）の手法により目的とする周波数
特性が得られるように定めてある。
（離散型フーリエ変換）の手法により目的とする周波数
特性が得られるように定めてある。
第２図は上述した構成のデイジタルフイルタであつて、
ローパス及びバンドパス特性のフイルタを用いて成るオ
クターブ多重フイルタ（５オクターブ）の一構成例を示
す。
ローパス及びバンドパス特性のフイルタを用いて成るオ
クターブ多重フイルタ（５オクターブ）の一構成例を示
す。
同図において、INは入力端子、OUTは出力端子、A/DはＡ
−Ｄ変換器、D/AはＤ−Ａ変換器、LPFは通常のアナログ
のローパスフイルタ、S0〜S4は例えばFIR型フイルタを
用いて成るバンドパス特性を有するデイジタルフイル
タ、F0〜F4は同様のフイルタを用いて成るローパス特性
を有するデイジタルフイルタ、D0〜D4は加算回路であ
る。
−Ｄ変換器、D/AはＤ−Ａ変換器、LPFは通常のアナログ
のローパスフイルタ、S0〜S4は例えばFIR型フイルタを
用いて成るバンドパス特性を有するデイジタルフイル
タ、F0〜F4は同様のフイルタを用いて成るローパス特性
を有するデイジタルフイルタ、D0〜D4は加算回路であ
る。
前述のような構成のバンドパス特性及びローパス特性を
有するデイジタルフイルタの夫々の１対（S0,F0）〜（S
4,F4）から各フイルタ段が構成され、入出力間に並列の
形で構成されている。
有するデイジタルフイルタの夫々の１対（S0,F0）〜（S
4,F4）から各フイルタ段が構成され、入出力間に並列の
形で構成されている。
そしてこの各フイルタ段において、上記バンドパス特性
のデイジタルフイルタS0〜S4は夫々、１段当りの遅延時
間nTがＡ−Ｄ変換器A/Dにおける入力信号のサンプリン
グ時間間隔の基準時間間隔Ｔとして、この基準時間間隔
に対して整数倍の時間間隔群T,2T,3T…のうちの一つの
時間間隔で動作する遅延素子S0−１〜S4−５を有してい
る。また前記ローパス特性のデイジタルフイルタF0〜F4
は１段当りの遅延時間が対応する上記バンドパス特性の
デイジタルフイルタS0〜S4の遅延素子１段当りの遅延時
間の整数分の一の遅延時間で動作する遅延素子F0−１〜
F4−５を有している。
のデイジタルフイルタS0〜S4は夫々、１段当りの遅延時
間nTがＡ−Ｄ変換器A/Dにおける入力信号のサンプリン
グ時間間隔の基準時間間隔Ｔとして、この基準時間間隔
に対して整数倍の時間間隔群T,2T,3T…のうちの一つの
時間間隔で動作する遅延素子S0−１〜S4−５を有してい
る。また前記ローパス特性のデイジタルフイルタF0〜F4
は１段当りの遅延時間が対応する上記バンドパス特性の
デイジタルフイルタS0〜S4の遅延素子１段当りの遅延時
間の整数分の一の遅延時間で動作する遅延素子F0−１〜
F4−５を有している。
更に各フイルタ段は前記加算回路D0〜D5を介して図示の
如く結合されている。即ち、各フイルタ段はより長い遅
延時間で動作する遅延素子を有するバンドパス特性ある
いはローパス特性のデイジタルフイルタの段が上位の段
と（S4〜S0,F4〜F0の順）定義すると、各フイルタ段の
バンドパス特性のデイジタルフイルタの出力がその段よ
り１段上のローパス特性のデイジタルフイルタの出力と
加算されて、自己の段のローパス特性のデイジタルフイ
ルタに入力されるように接続されている。
如く結合されている。即ち、各フイルタ段はより長い遅
延時間で動作する遅延素子を有するバンドパス特性ある
いはローパス特性のデイジタルフイルタの段が上位の段
と（S4〜S0,F4〜F0の順）定義すると、各フイルタ段の
バンドパス特性のデイジタルフイルタの出力がその段よ
り１段上のローパス特性のデイジタルフイルタの出力と
加算されて、自己の段のローパス特性のデイジタルフイ
ルタに入力されるように接続されている。
さて、上述した構成のオクターブ多重フイルタにおい
て、入力端子INを与えられた入力信号はＡ−Ｄ変換器A/
Dによりサンプリング周波数f0（サンプリングレート1/f
0 sec）でＡ−Ｄ変換され、バンドパス特性のデイジタ
ルフイルタS0〜S4に加えられる。このフイルタ例えばS4
はそれを構成する遅延素子一段当りの遅延時間が1/f02
-4 secである。通常この構成のデイジタルフイルタは、
クロツク周波数をf02-4 Hzとして使用され、入力信号の
サンプリング周波数もf02-4 Hzとして使用される。その
ため、上記デイジタルフイルタはクロツク周波数と上記
サンプリング周波数が異なるため、このままでは目的と
する処理ができない。このため本発明ではまず前述のよ
うに単位遅延時間を1/f02-4 secとしてFIR型フイルタ係
数を定め、次に実際のサンプリング間隔1/f0 secの入力
信号に対し、クロツク周波数をf0 Hzにし、かつその係
数のままその遅延素子S4−１の１段当りの遅延時間nT＝
1/f02-4 secとなるに設定する。同様にして他の段のデ
イジタルフイルタも設定する。
て、入力端子INを与えられた入力信号はＡ−Ｄ変換器A/
Dによりサンプリング周波数f0（サンプリングレート1/f
0 sec）でＡ−Ｄ変換され、バンドパス特性のデイジタ
ルフイルタS0〜S4に加えられる。このフイルタ例えばS4
はそれを構成する遅延素子一段当りの遅延時間が1/f02
-4 secである。通常この構成のデイジタルフイルタは、
クロツク周波数をf02-4 Hzとして使用され、入力信号の
サンプリング周波数もf02-4 Hzとして使用される。その
ため、上記デイジタルフイルタはクロツク周波数と上記
サンプリング周波数が異なるため、このままでは目的と
する処理ができない。このため本発明ではまず前述のよ
うに単位遅延時間を1/f02-4 secとしてFIR型フイルタ係
数を定め、次に実際のサンプリング間隔1/f0 secの入力
信号に対し、クロツク周波数をf0 Hzにし、かつその係
数のままその遅延素子S4−１の１段当りの遅延時間nT＝
1/f02-4 secとなるに設定する。同様にして他の段のデ
イジタルフイルタも設定する。
デイジタルフイルタS4の出力特性は第４図（ａ）に示す
ようになつており、次にその奇数番目の通過域を消去す
るため、遅延素子一段当りの遅延時間が1/f02-3 secの
ローパス特性のデイジタルフイルタF4に入力される。F4
の出力特性は第４図（ｂ）のようになつている。このF4
の出力は遅延素子一段当りの遅延時間が1/f02-3 secの
バンドパス特性のデイジタルフィルタS3の出力と、加算
回路D4により加算される。第４図（ｃ）はこの加算され
た特性を示す。
ようになつており、次にその奇数番目の通過域を消去す
るため、遅延素子一段当りの遅延時間が1/f02-3 secの
ローパス特性のデイジタルフイルタF4に入力される。F4
の出力特性は第４図（ｂ）のようになつている。このF4
の出力は遅延素子一段当りの遅延時間が1/f02-3 secの
バンドパス特性のデイジタルフィルタS3の出力と、加算
回路D4により加算される。第４図（ｃ）はこの加算され
た特性を示す。
更にS3の奇数番目の通過域を消去するために、遅延素子
一段当りの遅延時間が1/f02-2 secのローパス特性のデ
イジタルフイルタF3に入力される。F3の出力特性は第４
図（ｄ）のようになつている。
一段当りの遅延時間が1/f02-2 secのローパス特性のデ
イジタルフイルタF3に入力される。F3の出力特性は第４
図（ｄ）のようになつている。
以下同様の処理をくり返し、最後のデイジタルフイルタ
F0より第５図に示す如き目的の特性の出力が得られる。
F0より第５図に示す如き目的の特性の出力が得られる。
以上説明した所から明らかなように本発明によれば上述
した構成のデイジタルフイルタを用いることにより広帯
域にわたり複雑な特性のフイルタを構成できる。例えば
第２図のように構成すると周波数領域（周波数軸上）で
対数的にほぼ均一な間隔で特性を指定でき、また低域方
向へ広帯域化を図れるので低域での分解能が向上し、し
かも振幅と位相を独立に指定できるようと共に各フイル
タ間の干渉を任意に小さくすることができる。
した構成のデイジタルフイルタを用いることにより広帯
域にわたり複雑な特性のフイルタを構成できる。例えば
第２図のように構成すると周波数領域（周波数軸上）で
対数的にほぼ均一な間隔で特性を指定でき、また低域方
向へ広帯域化を図れるので低域での分解能が向上し、し
かも振幅と位相を独立に指定できるようと共に各フイル
タ間の干渉を任意に小さくすることができる。
第１図は本発明の一実施例を示すブロツク図、第２図は
該実施例のFIR型フイルタを用いて成るオクタープ多重
フイルタの一構成例を示す図、第３図は該フイルタの特
性図、第４図は上記多重フイルタにおける各デイジタル
フイルタの出力特性図、第５図は目的とする特性の出力
の図である。 S0〜S4……バンドパス特性を有するデイジタルフイル
タ、F0〜F4……ローパス特性を有するデイジタルフイル
タ、D0〜D5……加算回路、A/D……Ａ−Ｄ変換器、D/A…
…Ｄ−Ａ変換器。
該実施例のFIR型フイルタを用いて成るオクタープ多重
フイルタの一構成例を示す図、第３図は該フイルタの特
性図、第４図は上記多重フイルタにおける各デイジタル
フイルタの出力特性図、第５図は目的とする特性の出力
の図である。 S0〜S4……バンドパス特性を有するデイジタルフイル
タ、F0〜F4……ローパス特性を有するデイジタルフイル
タ、D0〜D5……加算回路、A/D……Ａ−Ｄ変換器、D/A…
…Ｄ−Ａ変換器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−153823（ＪＰ，Ａ) 特開 昭62−172808（ＪＰ，Ａ) 特開 昭63−126309（ＪＰ，Ａ) 特開 昭62−156607（ＪＰ，Ａ) 特開 昭62−156608（ＪＰ，Ａ) 特公 昭61−1932（ＪＰ，Ｂ２)
Claims (1)
- 【請求項１】サンプリングされた入力信号が加えられる
遅延素子と、該遅延素子により遅延された信号に重みづ
けをする重みづけ乗算器と、各乗算器の出力を加算する
加算器とを備え、上記入力信号のサンプリング時間間隔
Ｔに対し上記遅延素子の単位遅延時間が整数倍nTとなる
ように設定し、かつ上記各乗算器の各係数を離散型フー
リエ変換の手法により所望の周波数特性が得られるよう
に定めたことを特徴とするデイジタルフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014383A JPH0738566B2 (ja) | 1986-01-24 | 1986-01-24 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61014383A JPH0738566B2 (ja) | 1986-01-24 | 1986-01-24 | デイジタルフイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62171313A JPS62171313A (ja) | 1987-07-28 |
| JPH0738566B2 true JPH0738566B2 (ja) | 1995-04-26 |
Family
ID=11859524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61014383A Expired - Lifetime JPH0738566B2 (ja) | 1986-01-24 | 1986-01-24 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738566B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141524U (ja) * | 1989-04-25 | 1990-11-28 | ||
| HUP0500069A2 (hu) | 2002-02-20 | 2005-04-28 | Saint-Gobain Glass France | Merev elemmel, adott esetben egy ráformázott műanyag részben befoglalt merev elemmel ellátott üvegezés |
| WO2013034323A1 (de) | 2011-09-05 | 2013-03-14 | Johnson Controls Gmbh | Hybridbauteil und verfahren zur herstellung eines hybridbauteils |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153823A (en) * | 1980-04-30 | 1981-11-28 | Nec Corp | Comb-teeth filter for electric charge transfer element |
| JPS611932A (ja) * | 1985-05-30 | 1986-01-07 | Matsushita Electric Ind Co Ltd | 加熱調理器 |
-
1986
- 1986-01-24 JP JP61014383A patent/JPH0738566B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62171313A (ja) | 1987-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| JPH09167944A (ja) | デジタル化信号の等化装置 | |
| JPH0681011B2 (ja) | 可変通過帯域フイルタ装置 | |
| US4972356A (en) | Systolic IIR decimation filter | |
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| US4101853A (en) | Frequency sampling filter | |
| GB2180114A (en) | Digital filters | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0770950B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0770952B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0728197B2 (ja) | オクタ−ブ多重フイルタ | |
| JPS61192113A (ja) | レ−ト変換デイジタル・フイルタ | |
| JPS63211912A (ja) | デイジタル・ロ−カツト・フイルタ | |
| JPH0728198B2 (ja) | オクタ−ブ多重フイルタ | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JPS62109421A (ja) | デイジタル・チヤンネル・デバイダ | |
| JPS63274214A (ja) | ディジタル・アナログ変換回路 | |
| JPH0728201B2 (ja) | オクタ−ブ多重フイルタ | |
| JPS63256009A (ja) | ト−ン制御回路 | |
| JPS63250209A (ja) | オクタ−ブ多重フイルタ | |
| JPH0770948B2 (ja) | デシメーション用ディジタルフィルタ | |
| JPS6322088B2 (ja) | ||
| JP2629705B2 (ja) | 音質調整装置 | |
| JPS59117836A (ja) | 標本値補間装置 | |
| JPH039688A (ja) | ディジタルフィルタ回路 |