JPH0770948B2 - デシメーション用ディジタルフィルタ - Google Patents
デシメーション用ディジタルフィルタInfo
- Publication number
- JPH0770948B2 JPH0770948B2 JP63184319A JP18431988A JPH0770948B2 JP H0770948 B2 JPH0770948 B2 JP H0770948B2 JP 63184319 A JP63184319 A JP 63184319A JP 18431988 A JP18431988 A JP 18431988A JP H0770948 B2 JPH0770948 B2 JP H0770948B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- digital filter
- decimation
- filter
- band
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はデシメーション用のディジタルフィルタに係
り、特に4:1のデシメーションを行うものに関する。
り、特に4:1のデシメーションを行うものに関する。
従来の技術 近年のA/D変換技術として、アンチエイリアス用のアナ
ログフィルタを低次のものを用いることができるオーバ
ーサンプリング型のA/D変換がよく行われているが、オ
ーバーサンプリング型のA/D変換器によって得られたデ
ィジタル信号は、サンプリング周波数が所望の値のＮ倍
になっているのでデシメーション（ダウンサンプリン
グ）用のディジタルフィルタが必要となる。従来デシメ
ーション用ディジタルフィルタとしては、例えば第７図
に示すようなフィルタ特性を有する有限インパルス応答
型（以下FIR型と称す）ディジタルフィルタを用い、デ
シメーションを行うものであった（例えばラジオ技術19
88年５月号PP134〜139）。
ログフィルタを低次のものを用いることができるオーバ
ーサンプリング型のA/D変換がよく行われているが、オ
ーバーサンプリング型のA/D変換器によって得られたデ
ィジタル信号は、サンプリング周波数が所望の値のＮ倍
になっているのでデシメーション（ダウンサンプリン
グ）用のディジタルフィルタが必要となる。従来デシメ
ーション用ディジタルフィルタとしては、例えば第７図
に示すようなフィルタ特性を有する有限インパルス応答
型（以下FIR型と称す）ディジタルフィルタを用い、デ
シメーションを行うものであった（例えばラジオ技術19
88年５月号PP134〜139）。
発明が解決しようとする課題 しかしながら上記のような構成では、例えば、最終出力
のサンプリング周波数Fsを44.1kHz、20kHz以下を通過帯
域、24.1kHz以上を遮断帯域とし、通過帯域内リプルを
0.0005db以内、遮断帯域減衰量を100db以上が必要な場
合、256タップ以上のタップ数を有するFIR型フィルタを
構成する必要がある。この場合256個のレジスタを持つ
必要があるため、１サンプルあたり16ビットのデータで
あったとすると4kビットのレジスタが必要となる。ま
た、演算回数も出力のサンプリング周期Ｔ（＝1/Fs）あ
たり256回の乗算を必要とし、回路規模が大きくなると
いう課題があった。
のサンプリング周波数Fsを44.1kHz、20kHz以下を通過帯
域、24.1kHz以上を遮断帯域とし、通過帯域内リプルを
0.0005db以内、遮断帯域減衰量を100db以上が必要な場
合、256タップ以上のタップ数を有するFIR型フィルタを
構成する必要がある。この場合256個のレジスタを持つ
必要があるため、１サンプルあたり16ビットのデータで
あったとすると4kビットのレジスタが必要となる。ま
た、演算回数も出力のサンプリング周期Ｔ（＝1/Fs）あ
たり256回の乗算を必要とし、回路規模が大きくなると
いう課題があった。
本発明は上記の課題に鑑み、小規模のレジスタで済み、
しかも演算回数も少ないデシメーション用ディジタルフ
ィルタを提供するものである。
しかも演算回数も少ないデシメーション用ディジタルフ
ィルタを提供するものである。
課題を解決するための手段 上記課題を解決するため本発明によるデシメーション用
ディジタルフィルタは、ディジタル信号を入力とし、通
過帯域遮断周波数が周波数Fsと周波数Fa（Fs＞2Fa）の
間にあり、阻止帯域遮断周波数が周波数Fsと周波数（2F
s−Fa）の間にあり、上記通過帯域遮断周波数と阻止帯
域遮断周波数の間で一定の勾配を有する遷移周波数帯域
となるフィルタ特性を有し、入力されるディジタル信号
の標本化周波数の2:1デシメーションを行うFIR型の第１
のディジタルフィルタと、上記第１のディジタルフィル
タ出力を入力とし、周波数Fa以下を通過帯域、周波数
（Fs−Fa）以上を阻止帯域、上記周波数Faから上記周波
数（Fs−Fa）の間で一定の勾配を有する遷移周波数帯域
となるフィルタ特性を有し、入力されるディジタル信号
の標本化周波数2:1デシメーションを行うFIR型の第２の
ディジタルフィルタより成るようにしたものである。
ディジタルフィルタは、ディジタル信号を入力とし、通
過帯域遮断周波数が周波数Fsと周波数Fa（Fs＞2Fa）の
間にあり、阻止帯域遮断周波数が周波数Fsと周波数（2F
s−Fa）の間にあり、上記通過帯域遮断周波数と阻止帯
域遮断周波数の間で一定の勾配を有する遷移周波数帯域
となるフィルタ特性を有し、入力されるディジタル信号
の標本化周波数の2:1デシメーションを行うFIR型の第１
のディジタルフィルタと、上記第１のディジタルフィル
タ出力を入力とし、周波数Fa以下を通過帯域、周波数
（Fs−Fa）以上を阻止帯域、上記周波数Faから上記周波
数（Fs−Fa）の間で一定の勾配を有する遷移周波数帯域
となるフィルタ特性を有し、入力されるディジタル信号
の標本化周波数2:1デシメーションを行うFIR型の第２の
ディジタルフィルタより成るようにしたものである。
作用 本発明は上記のような構成とすることにより、なだらか
な特性を持つ第１のディジタルフィルタでサンプリング
周波数を下げ、次いで第１のディジタルフィルタに接続
される急峻な特性を持った第２のディジタルフィルタに
よってさらにサンプリング周波数を下げて所望のサンプ
リング周波数を得るようにしたため、第１、第２のディ
ジタルフィルタともタップ数が少なくて済み、また第２
のディジタルフィルタはすでにサンプリング周波数が下
がっているために単位時間内に行わなければならない演
算回数を少なくすることができるものである。
な特性を持つ第１のディジタルフィルタでサンプリング
周波数を下げ、次いで第１のディジタルフィルタに接続
される急峻な特性を持った第２のディジタルフィルタに
よってさらにサンプリング周波数を下げて所望のサンプ
リング周波数を得るようにしたため、第１、第２のディ
ジタルフィルタともタップ数が少なくて済み、また第２
のディジタルフィルタはすでにサンプリング周波数が下
がっているために単位時間内に行わなければならない演
算回数を少なくすることができるものである。
実施例 以下図面に基づき本発明の説明を行う。
第１図は本発明によるデシメーション用ディジタルフィ
ルタの実施例を示すブロック図である。第１図におい
て、１は第１のディジタルフィルタ（DF1）であり、サ
ンプリング周波数4Fsで入力されるディジタル信号のフ
ィルタリングとデシメーションを行い、サンプリング周
波数を2Fsに変換して出力する。２は第２のディジタル
フィルタ（DF2）であり、サンプリング周波数2Fsで入力
されるディジタル信号のフィルタリングとデシメーショ
ンを行い、サンプリング周波数をFsに変換して出力す
る。
ルタの実施例を示すブロック図である。第１図におい
て、１は第１のディジタルフィルタ（DF1）であり、サ
ンプリング周波数4Fsで入力されるディジタル信号のフ
ィルタリングとデシメーションを行い、サンプリング周
波数を2Fsに変換して出力する。２は第２のディジタル
フィルタ（DF2）であり、サンプリング周波数2Fsで入力
されるディジタル信号のフィルタリングとデシメーショ
ンを行い、サンプリング周波数をFsに変換して出力す
る。
ディジタルフィルタ１のフィルタ特性は第２図に示すと
おりであり、Fs＝44.1kHzとした場合の通過帯域を24.1k
Hz以下、遮断帯域を64.1kHz以上、通過帯域内リプルを
0.0001db以内、遮断帯域減衰量を100dbとした場合、24
タップのFIR型フィルタで構成できる。第３図にディジ
タルフィルタ１の出力における折返しによるスペクトル
を示す。
おりであり、Fs＝44.1kHzとした場合の通過帯域を24.1k
Hz以下、遮断帯域を64.1kHz以上、通過帯域内リプルを
0.0001db以内、遮断帯域減衰量を100dbとした場合、24
タップのFIR型フィルタで構成できる。第３図にディジ
タルフィルタ１の出力における折返しによるスペクトル
を示す。
ディジタルフィルタ２のフィルタ特性は第４図に示すと
おりであり、同様にして、通過帯域を20kHz以下、遮断
帯域を24.1kHz以上、通過帯域内リプルを0.0001db以
内、遮断帯域減衰量を100db以上とした場合、145タップ
のFIR型フィルタで構成できる。第５図にディジタルフ
ィルタ２の出力における折り返しによるスペクトルを示
す。
おりであり、同様にして、通過帯域を20kHz以下、遮断
帯域を24.1kHz以上、通過帯域内リプルを0.0001db以
内、遮断帯域減衰量を100db以上とした場合、145タップ
のFIR型フィルタで構成できる。第５図にディジタルフ
ィルタ２の出力における折り返しによるスペクトルを示
す。
上記のように構成することにより、サンプリング周波数
4Fsの入力信号の4:1のデシメーションを行い、サンプリ
ング周波数Fsのディジタル信号を得ることができる。こ
こで、第１図に示す実施例におけるレジスタのビット数
について考えると、ディジタルフィルタ１では24タッ
プ、ディジタルフィルタ２では145タップであるので合
計169個のレジスタがあればよいことになり、従来（256
個）と比較して大幅に少なくなっている。また、サンプ
リング周期Ｔ（1/Fs）内の演算量については、ディジタ
ルフィルタ１では周期0.5T内に24回、ディジタルフィル
タ２では周期Ｔ内に145回であり、トータルで193回で済
み、演算回数についても従来（256回）と比較して大幅
に少なくて済むものである。
4Fsの入力信号の4:1のデシメーションを行い、サンプリ
ング周波数Fsのディジタル信号を得ることができる。こ
こで、第１図に示す実施例におけるレジスタのビット数
について考えると、ディジタルフィルタ１では24タッ
プ、ディジタルフィルタ２では145タップであるので合
計169個のレジスタがあればよいことになり、従来（256
個）と比較して大幅に少なくなっている。また、サンプ
リング周期Ｔ（1/Fs）内の演算量については、ディジタ
ルフィルタ１では周期0.5T内に24回、ディジタルフィル
タ２では周期Ｔ内に145回であり、トータルで193回で済
み、演算回数についても従来（256回）と比較して大幅
に少なくて済むものである。
第６図は第１図に示す実施例の具体的な構成を示すブロ
ック図である。この図を説明すると10〜19はレジスタで
あり、レジスタ10〜13及びレジスタ14〜19で２個のシフ
トレジスタを構成している。レジスタ10〜13により構成
されるシフトレジスタは4Fsのクロックでシフト動作を
行い、レジスタ14〜19により構成されるシフトレジスタ
は周波数2Fsのクロックでシフト動作を行う。20〜33は
乗算器であり、タップ係数の乗算を行う。40〜51は加算
器である。60,61は1/2デシメーションを行うデシメーシ
ョン器であり、デシメーション器60では周波数4Fsで入
力される信号を周波数2Fsに変換し、デシメーション器6
1では周波数2Fsで入力される信号を周波数Fsに変換す
る。レジスタ10〜13、乗算器20〜25、加算器40〜44、デ
シメーション器60によって構成されるブロックが第１図
におけるディジタルフィルタ１に相当し、レジスタ14〜
19、乗算器26〜33、加算器45〜51、デシメーション器61
によって構成されるブロックが同ディジタルフィルタ２
に相当する。
ック図である。この図を説明すると10〜19はレジスタで
あり、レジスタ10〜13及びレジスタ14〜19で２個のシフ
トレジスタを構成している。レジスタ10〜13により構成
されるシフトレジスタは4Fsのクロックでシフト動作を
行い、レジスタ14〜19により構成されるシフトレジスタ
は周波数2Fsのクロックでシフト動作を行う。20〜33は
乗算器であり、タップ係数の乗算を行う。40〜51は加算
器である。60,61は1/2デシメーションを行うデシメーシ
ョン器であり、デシメーション器60では周波数4Fsで入
力される信号を周波数2Fsに変換し、デシメーション器6
1では周波数2Fsで入力される信号を周波数Fsに変換す
る。レジスタ10〜13、乗算器20〜25、加算器40〜44、デ
シメーション器60によって構成されるブロックが第１図
におけるディジタルフィルタ１に相当し、レジスタ14〜
19、乗算器26〜33、加算器45〜51、デシメーション器61
によって構成されるブロックが同ディジタルフィルタ２
に相当する。
なお、以上の説明においては、乗算を行う演算器を個々
に示したが、１個あるいは複数個の演算器を時分割で使
用することにより個数を減らしてもよいのもである。
に示したが、１個あるいは複数個の演算器を時分割で使
用することにより個数を減らしてもよいのもである。
また、フィルタのタップ数についても上記したものに限
ったものではなく、目的に応じて増減してよいのもであ
る。
ったものではなく、目的に応じて増減してよいのもであ
る。
さらに、タップ係数の対称性を利用して乗算回数を減ら
す、あるいは第１種のナイキスト条件を満足するタップ
係数を用いてタップ係数が14個おきにゼロとなるように
して乗算回数を減らすようにしてもよい。
す、あるいは第１種のナイキスト条件を満足するタップ
係数を用いてタップ係数が14個おきにゼロとなるように
して乗算回数を減らすようにしてもよい。
また、2:1のデシメーションを行うディジタルフィルタ
を３段縦続に接続することにより8:1のデシメーション
を行うことができることも言うまでもない。
を３段縦続に接続することにより8:1のデシメーション
を行うことができることも言うまでもない。
発明の効果 以上述べたように本発明は、ディジタル信号を入力と
し、通過帯域遮断周波数が周波数Fsと周波数Fa（Fs＞F
a）の間にあり、阻止帯域遮断周波数が周波数Fsと周波
数（2Fs−Fa）の間にあり、上記通過帯域遮断周波数と
阻止帯域遮断周波数の間で一定の勾配を有する遷移周波
数帯域となるフィルタ特性を有し、入力されるディジタ
ル信号の標本化周波数の2:1デシメーションを行う有限
インパルス応答型の第１のディジタルフィルタと、上記
第１のディジタルフィルタ出力を入力とし、周波数Fa以
下を通過帯域、周波数（Fs−Fa）以上を阻止帯域、上記
周波数Faから上記周波数（Fs−Fa）の間で一定の勾配を
有する遷移周波数帯域となるフィルタ特性を有し、入力
されるディジタル信号の標本化周波数の2:1デシメーシ
ョンを行う有限インパルス応答型の第２のディジタルフ
ィルタより構成したことにより、第１、第２のディジタ
ルフィルタともタップ数が少なくて済み、また第２のデ
ィジタルフィルタは既にある程度サンプリング周波数が
下がっているために単位時間内に行わなければならない
演算回数を少なくすることができる。このため性能をお
とすことなく全体の回路構成を小型化することができる
とい優れた効果を有するものである。
し、通過帯域遮断周波数が周波数Fsと周波数Fa（Fs＞F
a）の間にあり、阻止帯域遮断周波数が周波数Fsと周波
数（2Fs−Fa）の間にあり、上記通過帯域遮断周波数と
阻止帯域遮断周波数の間で一定の勾配を有する遷移周波
数帯域となるフィルタ特性を有し、入力されるディジタ
ル信号の標本化周波数の2:1デシメーションを行う有限
インパルス応答型の第１のディジタルフィルタと、上記
第１のディジタルフィルタ出力を入力とし、周波数Fa以
下を通過帯域、周波数（Fs−Fa）以上を阻止帯域、上記
周波数Faから上記周波数（Fs−Fa）の間で一定の勾配を
有する遷移周波数帯域となるフィルタ特性を有し、入力
されるディジタル信号の標本化周波数の2:1デシメーシ
ョンを行う有限インパルス応答型の第２のディジタルフ
ィルタより構成したことにより、第１、第２のディジタ
ルフィルタともタップ数が少なくて済み、また第２のデ
ィジタルフィルタは既にある程度サンプリング周波数が
下がっているために単位時間内に行わなければならない
演算回数を少なくすることができる。このため性能をお
とすことなく全体の回路構成を小型化することができる
とい優れた効果を有するものである。
第１図は本発明によるデシメーション用ディジタルフィ
ルタの構成を示すブロック図、第２図は第１図における
ディジタルフィルタ１のフィルタ特性を示す特性図、第
３図はディジタルフィルタ１出力の折り返しスペクトル
を示すスペクトル図、第４図は第１図におけるディジタ
ルフィルタ２のフィルタ特性を示す特性図、第５図はデ
ィジタルフィルタ２出力の折り返しスペクトルを示すス
ペクトル図、第６図は本発明によるデシメーション用デ
ィジタルフィルタの具体的な構成を示すブロック図、第
７図は従来のデシメーション用ディジタルフィルタのフ
ィルタ特性を示す特性図である。 1,2……ディジタルフィルタ、10〜19……レジスタ、20
〜33……乗算器、40〜51……加算器、60,61……デシメ
ーション器。
ルタの構成を示すブロック図、第２図は第１図における
ディジタルフィルタ１のフィルタ特性を示す特性図、第
３図はディジタルフィルタ１出力の折り返しスペクトル
を示すスペクトル図、第４図は第１図におけるディジタ
ルフィルタ２のフィルタ特性を示す特性図、第５図はデ
ィジタルフィルタ２出力の折り返しスペクトルを示すス
ペクトル図、第６図は本発明によるデシメーション用デ
ィジタルフィルタの具体的な構成を示すブロック図、第
７図は従来のデシメーション用ディジタルフィルタのフ
ィルタ特性を示す特性図である。 1,2……ディジタルフィルタ、10〜19……レジスタ、20
〜33……乗算器、40〜51……加算器、60,61……デシメ
ーション器。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 哲哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松下 正寿 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 昭61−107808（ＪＰ，Ａ) 特開 昭62−274911（ＪＰ，Ａ) 特開 昭64−24621（ＪＰ，Ａ) 特開 昭61−100015（ＪＰ，Ａ) 特開 昭63−152212（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ディジタル信号を入力とし、通過帯域遮断
周波数が周波数Fsと周波数Fa（Fs＞2Fa）の間にあり、
阻止帯域遮断周波数が周波数Fsと周波数（2Fs−Fa）の
間にあり、上記通過帯域遮断周波数と阻止帯域遮断周波
数の間で一定の勾配を有する遷移周波数帯域となるフィ
ルタ特性を有し、入力されるディジタル信号の標本化周
波数の2:1デシメーションを行う有限インパルス応答型
の第１のディジタルフィルタと、 上記第１のディジタルフィルタ出力を入力とし、周波数
Fa以下を通過帯域、周波数（Fs−Fa）以上を阻止帯域、
上記周波数Faから上記周波数（Fs−Fa）の間で一定の勾
配を有する遷移周波数帯域となるフィルタ特性を有し、
入力されるディジタル信号の標本化周波数の2:1デシメ
ーションを行う有限インパルス応答型の第２のディジタ
ルフィルタより成るデシメーション用ディジタルフィル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184319A JPH0770948B2 (ja) | 1988-07-22 | 1988-07-22 | デシメーション用ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63184319A JPH0770948B2 (ja) | 1988-07-22 | 1988-07-22 | デシメーション用ディジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0233214A JPH0233214A (ja) | 1990-02-02 |
| JPH0770948B2 true JPH0770948B2 (ja) | 1995-07-31 |
Family
ID=16151253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63184319A Expired - Lifetime JPH0770948B2 (ja) | 1988-07-22 | 1988-07-22 | デシメーション用ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770948B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2733403B2 (ja) * | 1991-12-25 | 1998-03-30 | 松下電器産業株式会社 | デシメーション用ディジタルフィルタ |
| EP1758280A1 (en) * | 2005-08-24 | 2007-02-28 | Interlemo Holding S.A. | Installation for conveying a first plurality of electrical signals carried by a first triaxial cable to a second triaxial cable |
| JP2007089053A (ja) | 2005-09-26 | 2007-04-05 | Matsushita Electric Works Ltd | 無線受信装置及び無線受信方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61100015A (ja) * | 1984-10-22 | 1986-05-19 | Nippon Precision Saakitsutsu Kk | 標本化周波数変換用デイジタルフイルタ |
| JPH06103825B2 (ja) * | 1986-12-17 | 1994-12-14 | 横河電機株式会社 | ストレ−ジ回路 |
-
1988
- 1988-07-22 JP JP63184319A patent/JPH0770948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233214A (ja) | 1990-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079734A (en) | Digital decimation filter | |
| US20030025619A1 (en) | System and method for increasing sample rate converter filter coefficient derivation speed | |
| US7492848B2 (en) | Method and apparatus for efficient multi-stage FIR filters | |
| US5689449A (en) | Decimation filter | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| JP4018765B2 (ja) | 多段くし形フィルタ、デシメーションフィルタ、および補間フィルタ | |
| KR100545978B1 (ko) | 데시메이션 필터 및 인터폴레이션 필터 | |
| US5191334A (en) | Sampling frequency conversion apparatus | |
| JPH06101683B2 (ja) | デイジタルアナログ変換装置 | |
| JPH0770948B2 (ja) | デシメーション用ディジタルフィルタ | |
| Ramstad et al. | Multistage, multirate FIR filter structures for narrow transition-band filters | |
| CN115499013A (zh) | 一种适用于Sigma-delta ADC的工频抑制滤波器 | |
| Dolecek et al. | Generalized CIC-cosine decimation filter | |
| JP3322030B2 (ja) | サンプリングレート変換装置 | |
| Nussbaumer | Relative evaluation of various number theoretic transforms for digital filtering applications | |
| KR100414399B1 (ko) | 블록필터 구조를 사용하여 구현된 소비 전력이 적으며유연성이 뛰어난 필터뱅크 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JP2913648B2 (ja) | 無限インパルス応答形デジタルフィルタ | |
| JPH1051269A (ja) | ローパスフィルタ | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| JPS6336571B2 (ja) | ||
| JPS59105712A (ja) | デイジタルフイルタ | |
| Chong et al. | Low power approach for decimation filter hardware realization | |
| KR0176205B1 (ko) | 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터 | |
| JPH0738566B2 (ja) | デイジタルフイルタ |