JPS59105712A - デイジタルフイルタ - Google Patents
デイジタルフイルタInfo
- Publication number
- JPS59105712A JPS59105712A JP21597582A JP21597582A JPS59105712A JP S59105712 A JPS59105712 A JP S59105712A JP 21597582 A JP21597582 A JP 21597582A JP 21597582 A JP21597582 A JP 21597582A JP S59105712 A JPS59105712 A JP S59105712A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- coefficient
- sampling frequency
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、標本化周波数が異なる装置間におけるインタ
ーフェイスの機能を行うための標本化周波数変換用のデ
ィジタルフィルタに関するものである。
ーフェイスの機能を行うための標本化周波数変換用のデ
ィジタルフィルタに関するものである。
従来技術と問題点
音声または画像等のアナログ信号をディジクル信号に変
換したのち高度なディジタル処理を行うディジタル機器
が多く用いられるようになったが、これらのディジクル
機器の信号処理速度は、各装置の処理に最適なごとく自
由に選定されているのが現状である。将来ディジタルネ
ットワークが普及するにつれて、前述のごとき各種機器
間の接続が多く行われることになるものと思われるが、
その際各装置において動作速度がそれぞれ異なるため、
これらを直接接続することができない。このよう問題を
解決するため、簡単な回路構成からなる標本化周波数変
換回路の実現が望まれている。
換したのち高度なディジタル処理を行うディジタル機器
が多く用いられるようになったが、これらのディジクル
機器の信号処理速度は、各装置の処理に最適なごとく自
由に選定されているのが現状である。将来ディジタルネ
ットワークが普及するにつれて、前述のごとき各種機器
間の接続が多く行われることになるものと思われるが、
その際各装置において動作速度がそれぞれ異なるため、
これらを直接接続することができない。このよう問題を
解決するため、簡単な回路構成からなる標本化周波数変
換回路の実現が望まれている。
第１図は従来の標本化周波数変換回路の構成を示してい
る。同図において、１はフリツプフロツプ（ＦＦ）、２
は制ｆｆｆ１１回路（ｃｏＮＴ）、３ば乗算器、４はフ
リップフロップ（Ｆ Ｆ） 、５−１〜５−１４はフリ
ップフロップ（Ｆ Ｆ） 、６−１〜６−１５は乗算器
、７は加算器、８はフリップフロップ（ＦＦ）であって
、これらはディジタルフィルタを構成している。
る。同図において、１はフリツプフロツプ（ＦＦ）、２
は制ｆｆｆ１１回路（ｃｏＮＴ）、３ば乗算器、４はフ
リップフロップ（Ｆ Ｆ） 、５−１〜５−１４はフリ
ップフロップ（Ｆ Ｆ） 、６−１〜６−１５は乗算器
、７は加算器、８はフリップフロップ（ＦＦ）であって
、これらはディジタルフィルタを構成している。
第１図において、いま入力データの有する初期周波数を
ｆｌ’（例としてｆｌ＝ ４ ｘ ｆとする）とし、周
波数変換後の周波数をｆ２（例としてｆ２＝ ３ ｘ
ｆ ）として、ｆｌとｆ２の最小公倍数の周波数ｆ３（
上潮の場合ｆ３＝ １２ｘ ｆ ）を用いて周波数変換
を行うものとする。
ｆｌ’（例としてｆｌ＝ ４ ｘ ｆとする）とし、周
波数変換後の周波数をｆ２（例としてｆ２＝ ３ ｘ
ｆ ）として、ｆｌとｆ２の最小公倍数の周波数ｆ３（
上潮の場合ｆ３＝ １２ｘ ｆ ）を用いて周波数変換
を行うものとする。
第２図は、第１図に示された標本化周波数変換ディジタ
ルフィルタにおける動作原理を説明しζいる。同図にお
いて（ａ 、）は周波数ｆ１で標本化された信号のスペ
クトルを示し、斜線を付して示された原信号が周波数ｆ
■で標本化されることによって、周波数ｆ１ごとにその
上下に折り返されたスペク１〜ルの繰り返しを住じるこ
とが示されている。
ルフィルタにおける動作原理を説明しζいる。同図にお
いて（ａ 、）は周波数ｆ１で標本化された信号のスペ
クトルを示し、斜線を付して示された原信号が周波数ｆ
■で標本化されることによって、周波数ｆ１ごとにその
上下に折り返されたスペク１〜ルの繰り返しを住じるこ
とが示されている。
（ｂ）は（ａ）に示されたデータをＡで示す特性のフィ
ルタで処理して斜線で示されたｆｌｉ分の不要帯域を減
衰させることによって、周波数１３で標本化されたデー
タと同様に扱いｉ↓するようにすることを示している。
ルタで処理して斜線で示されたｆｌｉ分の不要帯域を減
衰させることによって、周波数１３で標本化されたデー
タと同様に扱いｉ↓するようにすることを示している。
（ｃ）はさらに（ｂ）に示された周波数ｆ３で標本化さ
れたデータから一定間隔でデータを抜き出すことによっ
て、周波数ｆ２で標本化されたデータが得られることを
示している。
れたデータから一定間隔でデータを抜き出すことによっ
て、周波数ｆ２で標本化されたデータが得られることを
示している。
第１図において、入力データは、その標本化周波数に等
しいｆｌクロックによってＴ−’ Ｆ １に読め込まれ
る。制御回路２はｆ３クロックによって制御されて、そ
の３周期ごとに１を出力し残りの２周期は０を出力する
。乗算器４はＦ Ｆ Ｊの出力と制御回路２の出力を乗
算し、従ってクロックｆ３の３周期に１回ＦＦＩの出力
データをＦＦ４に読み込め、残りの２周期は０を読み込
む。ＦＦ４の出力データはｆ３クロックによってＦＦ５
−１〜Ｆ Ｆ ５−１４を順次シフトする。ＦＦ４．Ｆ
Ｆ５−１〜Ｆ Ｆ ５−１４の出力データはそれぞれ乗
算器６−１〜６−１５において係数ａ７〜ａ、−ａ、を
乗算され、各乗算器の出力は加算器７において加算され
る。ＦＦ８ばｆ２クロックに応して加算器７の出力を読
み込んで出力データを生しることによって、所望の周波
数変換された出力を発生ずる。第３図は第２図のディジ
タルフィルタにおけるインパルスレスポンスを示し、ｆ
３クロックによって乗算される係数ａ７〜ａ６＝ａ７に
よって定められることが示されている。
しいｆｌクロックによってＴ−’ Ｆ １に読め込まれ
る。制御回路２はｆ３クロックによって制御されて、そ
の３周期ごとに１を出力し残りの２周期は０を出力する
。乗算器４はＦ Ｆ Ｊの出力と制御回路２の出力を乗
算し、従ってクロックｆ３の３周期に１回ＦＦＩの出力
データをＦＦ４に読み込め、残りの２周期は０を読み込
む。ＦＦ４の出力データはｆ３クロックによってＦＦ５
−１〜Ｆ Ｆ ５−１４を順次シフトする。ＦＦ４．Ｆ
Ｆ５−１〜Ｆ Ｆ ５−１４の出力データはそれぞれ乗
算器６−１〜６−１５において係数ａ７〜ａ、−ａ、を
乗算され、各乗算器の出力は加算器７において加算され
る。ＦＦ８ばｆ２クロックに応して加算器７の出力を読
み込んで出力データを生しることによって、所望の周波
数変換された出力を発生ずる。第３図は第２図のディジ
タルフィルタにおけるインパルスレスポンスを示し、ｆ
３クロックによって乗算される係数ａ７〜ａ６＝ａ７に
よって定められることが示されている。
第４図は第１図のディジクルフィルタにおりる出力系列
を示し、ｆ３クロックの４周期ごとに変化するデータ系
列が順次出力されることによって、周波数ｆ２で標本化
された出力が得られることが示されている。
を示し、ｆ３クロックの４周期ごとに変化するデータ系
列が順次出力されることによって、周波数ｆ２で標本化
された出力が得られることが示されている。
このようにして、第１図に示された回路によって標本化
周波数の変換を行うことができる。しかしながら第１図
の標本化周波数変換回路では、処理速度として」二側の
場合最大周波数ｆ３を用いなければならない。入力信号
が広帯域で標本化周波数ｆ１．ｆ２とし′ζ高周波を用
いる必要がある適用領域では、周波数１３が１００ Ｍ
ｌｌｚ近くにもなることがあるが、一般に使用周波数が
高くなると論理演算を行う素子の消費電力が増大するた
め、このような標本化周波数変換回路としては消費電力
が大きい大規模な回路を用いなければならないという問
題があった。
周波数の変換を行うことができる。しかしながら第１図
の標本化周波数変換回路では、処理速度として」二側の
場合最大周波数ｆ３を用いなければならない。入力信号
が広帯域で標本化周波数ｆ１．ｆ２とし′ζ高周波を用
いる必要がある適用領域では、周波数１３が１００ Ｍ
ｌｌｚ近くにもなることがあるが、一般に使用周波数が
高くなると論理演算を行う素子の消費電力が増大するた
め、このような標本化周波数変換回路としては消費電力
が大きい大規模な回路を用いなければならないという問
題があった。
発明の目的
本発明は、このような従来技術の問題点を解決しようと
するものであって、その目的は、標本化された信号をデ
ィジタルフィルタを用いて異なる標本化周波数を有する
信号に変換する際において、高速処理を必要としないデ
ィジタルフィルタの回路形式を提供することにある。
するものであって、その目的は、標本化された信号をデ
ィジタルフィルタを用いて異なる標本化周波数を有する
信号に変換する際において、高速処理を必要としないデ
ィジタルフィルタの回路形式を提供することにある。
発明の実施例
第５図は本発明のディジタルフィルタの一実施例の構成
を示している。同図において、１１はデータ系列速度変
換部１．１２は係数制御部、１３は演算部である。
を示している。同図において、１１はデータ系列速度変
換部１．１２は係数制御部、１３は演算部である。
第５図において、周波数ｆ１で標本化されたデータ（ｆ
ｌデータ）は周波数ｆ１のクロック（ｆｌクロック）に
よってデータ系列速度変換部１１に読み込まれ、周波数
ｆ２のクロック（ｆ２り１コツク）によって周波数ｆ２
で再標本化される。実施例においては、この場合のクロ
ックＮ、ｆ２の周波数関係は第１図の場合と同様とする
。周波数ｆ２で再標本化されたデータ系列は係数制御部
１２に入力され、所要のフィルタの伝達関数を実現する
係数の乗算を行われる。このフィルタは次式によってそ
の伝達関数を与えられるものであって、 −ん Ｆ （Ｚ） ＝ ａ４ Ｚ −−（１）その
係数は第２図（ｂ）に示されたフィルタ特性を実現する
ものと等しい。係数制御部１２の出力は演算部１３に入
力されて全データの加算が行われ、加算結果として周波
数ｆ２で標本化されたデータが出力される。
ｌデータ）は周波数ｆ１のクロック（ｆｌクロック）に
よってデータ系列速度変換部１１に読み込まれ、周波数
ｆ２のクロック（ｆ２り１コツク）によって周波数ｆ２
で再標本化される。実施例においては、この場合のクロ
ックＮ、ｆ２の周波数関係は第１図の場合と同様とする
。周波数ｆ２で再標本化されたデータ系列は係数制御部
１２に入力され、所要のフィルタの伝達関数を実現する
係数の乗算を行われる。このフィルタは次式によってそ
の伝達関数を与えられるものであって、 −ん Ｆ （Ｚ） ＝ ａ４ Ｚ −−（１）その
係数は第２図（ｂ）に示されたフィルタ特性を実現する
ものと等しい。係数制御部１２の出力は演算部１３に入
力されて全データの加算が行われ、加算結果として周波
数ｆ２で標本化されたデータが出力される。
第６図は本発明のディジタルフィルタの一実施例の具体
的構成例を示して必る。同図において、Ｄ−１〜Ｄ−５
およびＤ−６〜Ｄ−１０はフリップフロップ（Ｆ Ｆ
）であって、これらは第５図におけるデータ系列速度変
換部１１に対応している。２１−１〜２１−５は乗算器
であって、これらは第５図におａする係数制御部１２に
対応している。２２は加算器であって第５図にお６ノる
演算部１３に対応している。
的構成例を示して必る。同図において、Ｄ−１〜Ｄ−５
およびＤ−６〜Ｄ−１０はフリップフロップ（Ｆ Ｆ
）であって、これらは第５図におけるデータ系列速度変
換部１１に対応している。２１−１〜２１−５は乗算器
であって、これらは第５図におａする係数制御部１２に
対応している。２２は加算器であって第５図にお６ノる
演算部１３に対応している。
第６図において、入力データはｆ１クロックによってＦ
ＦＤ−１〜ＦＦＤ−５に順次読み込まれ、ＦＦ Ｄ−１
〜ＦＦＤ−５の出力データはｆ２クロックによってＦＦ
Ｄ−６〜ＦＦＤ−１，０に並列に読み込まれる。ＦＦＤ
−６〜ＦＦＤ−１０の出力データはそれぞれ乗算器２１
−１〜２１−５において制御信号に応して係数を乗算さ
れる。この係数は前述の（１）式に従って定められるも
のであり、制御信号に応して選択される。乗算器２１−
１〜２１−５の出力は加算器２２において加算され、加
算結果として所要の周波数変換された出力データを得る
。
ＦＤ−１〜ＦＦＤ−５に順次読み込まれ、ＦＦ Ｄ−１
〜ＦＦＤ−５の出力データはｆ２クロックによってＦＦ
Ｄ−６〜ＦＦＤ−１，０に並列に読み込まれる。ＦＦＤ
−６〜ＦＦＤ−１０の出力データはそれぞれ乗算器２１
−１〜２１−５において制御信号に応して係数を乗算さ
れる。この係数は前述の（１）式に従って定められるも
のであり、制御信号に応して選択される。乗算器２１−
１〜２１−５の出力は加算器２２において加算され、加
算結果として所要の周波数変換された出力データを得る
。
第７図は、第６図におけるデータ系列速度変換部の動作
を説明している。同図において、旧〜ｄ５はＦＦＤ−１
〜ＦＦＤ−５の出力データを示し、実線で示す矢印の位
相のｆ１クロックで読み込まれ゛（出力されているもの
とする。このデータがＦＦＤ−６〜ＦＦＤ−１０に読み
込まれて出力されるとき、ｆ２クロックの位相によって
次の３種類のデータ状態が生じる。（Ａ）はｆ２クロッ
クが矢印で示すようにｆ１クロツタの位相と一致したと
きであって、この場合はＦＦＤ−１〜Ｆ Ｆ Ｄ−５に
現在のデータが読み込まれる直前のデータすなわちｄ２
〜ｄ６が読み込まれる。これに対して（Ｂ）、 （Ｃ
）はｆ２クロックの位相が図示の矢印のように、ｆ１ク
ロックの位相よりそれぞれ１／３周期、２／３周期遅れ
た場合を示し、ＦＦＤ−１〜ＦＦｌｌ−５のデータがそ
のまま読み込まれて出力される。
を説明している。同図において、旧〜ｄ５はＦＦＤ−１
〜ＦＦＤ−５の出力データを示し、実線で示す矢印の位
相のｆ１クロックで読み込まれ゛（出力されているもの
とする。このデータがＦＦＤ−６〜ＦＦＤ−１０に読み
込まれて出力されるとき、ｆ２クロックの位相によって
次の３種類のデータ状態が生じる。（Ａ）はｆ２クロッ
クが矢印で示すようにｆ１クロツタの位相と一致したと
きであって、この場合はＦＦＤ−１〜Ｆ Ｆ Ｄ−５に
現在のデータが読み込まれる直前のデータすなわちｄ２
〜ｄ６が読み込まれる。これに対して（Ｂ）、 （Ｃ
）はｆ２クロックの位相が図示の矢印のように、ｆ１ク
ロックの位相よりそれぞれ１／３周期、２／３周期遅れ
た場合を示し、ＦＦＤ−１〜ＦＦｌｌ−５のデータがそ
のまま読み込まれて出力される。
第８図は第６図にお＆Ｊる系数制御部の動作を説明して
いる。同図において、Ａ、Ｂ、Ｃはそれぞれ第７図にお
ける３種類のデータ状Ｂ’＜Ａ＞ 。
いる。同図において、Ａ、Ｂ、Ｃはそれぞれ第７図にお
ける３種類のデータ状Ｂ’＜Ａ＞ 。
（Ｂ）、 （Ｃ）に対応して、係数制御部の乗算器２
１−１〜２１−５において乗算される係数を示し、例え
ばＡの場合は乗算器２１−１〜２１−５においてそれぞ
れ係数ａ。１〜８０５ が乗算される。
１−１〜２１−５において乗算される係数を示し、例え
ばＡの場合は乗算器２１−１〜２１−５においてそれぞ
れ係数ａ。１〜８０５ が乗算される。
第９図は第６図の演算部におけるインパルスレスポンス
動作例を示したものであって、（ａ）は出力データ系列
を示し、（ｂ）は等価総合特性を示している。両クロッ
クｆｌ、 ｆ２の周波数関係からＦＦＩ）−６〜ＦＦＤ
−１０の読み込み位相は順次変化し、従って係数制御部
において乗算すべき係数の状態は第８図におｌるＢ−＋
Ｃ−Ａ−Ｂ→−の順に変化する。係数制御部では第８図
に従って位相の変化に対応して順次係数を選択して乗算
することによって、第９図（ａ）に示すごとき出力デー
タ系列を発生し、従って入力データに’ｉＪ Ｌ、て乗
算される係数は時分割的に変化して、等価総合特性は同
図（ｂ）のようになる。
動作例を示したものであって、（ａ）は出力データ系列
を示し、（ｂ）は等価総合特性を示している。両クロッ
クｆｌ、 ｆ２の周波数関係からＦＦＩ）−６〜ＦＦＤ
−１０の読み込み位相は順次変化し、従って係数制御部
において乗算すべき係数の状態は第８図におｌるＢ−＋
Ｃ−Ａ−Ｂ→−の順に変化する。係数制御部では第８図
に従って位相の変化に対応して順次係数を選択して乗算
することによって、第９図（ａ）に示すごとき出力デー
タ系列を発生し、従って入力データに’ｉＪ Ｌ、て乗
算される係数は時分割的に変化して、等価総合特性は同
図（ｂ）のようになる。
第１０図は第６図のディジタルフィルタが第１図に示さ
れたフィルタと等価になるための、係数の対応を示して
いる。同図に示されるように対応させることによって、
第９図（ｂ）に示された等価総合特性は第３図に示され
たインパルスレスポンスと全く同じになり、同一の特性
が実現される。
れたフィルタと等価になるための、係数の対応を示して
いる。同図に示されるように対応させることによって、
第９図（ｂ）に示された等価総合特性は第３図に示され
たインパルスレスポンスと全く同じになり、同一の特性
が実現される。
発明の詳細
な説明したように本発明によれば、ディジタルフィルタ
を用いて標本化された信号を異なる標本化周波数を有す
る信号に変換する際におりるディジタルフィルタの動作
周波数を、入力信号の標本化周波数または出力信号の標
本化周波数のうちいずれか高い方の周波数に設定するこ
とができるので、従来のディジタルフィルタのように高
速動作を必要とせず、従って低消費電力化が可能になる
とともに、回路構成も著しく節単になるので装置が小型
化される。
を用いて標本化された信号を異なる標本化周波数を有す
る信号に変換する際におりるディジタルフィルタの動作
周波数を、入力信号の標本化周波数または出力信号の標
本化周波数のうちいずれか高い方の周波数に設定するこ
とができるので、従来のディジタルフィルタのように高
速動作を必要とせず、従って低消費電力化が可能になる
とともに、回路構成も著しく節単になるので装置が小型
化される。
第１図は従来の標本化周波数変換ディジタルフィルタの
構成を示す図、第２図は第１図の標本化周波数変換ディ
ジタルフィルタの動作原理を説明する図、第３図は第１
図のディジタルフィルタにおけるインパルスレスポンス
を示す図、第４図は第１図のディジクルフィルタにおけ
る出力データ系列を示す図、第５図は本発明のディジタ
ルフィルタの一実施例の構成を示す図、第６図は本発明
のディジタルフィルタの一実施例の具体的構成例を示す
図、第７図はデータ系列速度変換部の動作を説明する図
、第８図は係数制御部の動作を説明する図、第９図はイ
ンパルスレスポンス動作例を示す図、第１０図は係数の
対応を示す図である。 １゛°フリツプフロツプ（ＦＦ）、２−制御回路、３−
乗算器、４．５−１〜５−１４− フリップフロップ（
ＦＦ） 、６−１〜６−１５−乗算器、７−加算器、８
・−フリップフロップ（ＦＦ） 、ＩＩ データ系列
速度変換部、１２−係数制御部、１３−演算部、Ｄ−１
〜Ｄ−１０−・・フリップフロップ（ＦＦ）、２１〜１
〜２１−５−乗算器、２２−加算器 特許出願人 富士通株式会社（外１名）代理人 弁理
士 玉蟲久五部 （外３名）町 第 ２ 図 ｔ？ 第３図 αフαＧＯ５σ４０３０２ＱＩＱＯ”＋０２σ３σ４α
５０６ａ７第４図 区＝＝■［ゴ【＝コ 第５図 第７図 第６図 出力テータ
構成を示す図、第２図は第１図の標本化周波数変換ディ
ジタルフィルタの動作原理を説明する図、第３図は第１
図のディジタルフィルタにおけるインパルスレスポンス
を示す図、第４図は第１図のディジクルフィルタにおけ
る出力データ系列を示す図、第５図は本発明のディジタ
ルフィルタの一実施例の構成を示す図、第６図は本発明
のディジタルフィルタの一実施例の具体的構成例を示す
図、第７図はデータ系列速度変換部の動作を説明する図
、第８図は係数制御部の動作を説明する図、第９図はイ
ンパルスレスポンス動作例を示す図、第１０図は係数の
対応を示す図である。 １゛°フリツプフロツプ（ＦＦ）、２−制御回路、３−
乗算器、４．５−１〜５−１４− フリップフロップ（
ＦＦ） 、６−１〜６−１５−乗算器、７−加算器、８
・−フリップフロップ（ＦＦ） 、ＩＩ データ系列
速度変換部、１２−係数制御部、１３−演算部、Ｄ−１
〜Ｄ−１０−・・フリップフロップ（ＦＦ）、２１〜１
〜２１−５−乗算器、２２−加算器 特許出願人 富士通株式会社（外１名）代理人 弁理
士 玉蟲久五部 （外３名）町 第 ２ 図 ｔ？ 第３図 αフαＧＯ５σ４０３０２ＱＩＱＯ”＋０２σ３σ４α
５０６ａ７第４図 区＝＝■［ゴ【＝コ 第５図 第７図 第６図 出力テータ
Claims (1)
- 第１のサンプル周波数で標本化されたデータ系列を第２
のサンプル周波数で標本化されたデータ系列に変換する
標本化周波数変換回路において、原人力信号を第１のサ
ンプル周波数で標本化したデータ系列を第２の標本化周
波数で再標本化して出力するデータ系列速度変換手段と
、原人力信号を前記第１のサンプル周波数と第２のサン
プル周波数の最小公倍数の周波数で標本化した信号を抽
出するフィルタ特性を実現するディジタルフィルタの係
数を選択して前記データ系列速度変換手段の出力に乗算
して出力を発生する係数制御手段と、該係数制御手段に
おける乗算結果の出力を加算して出力を発生する演算手
段とを具えたことを特徴とするディジタルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21597582A JPS59105712A (ja) | 1982-12-09 | 1982-12-09 | デイジタルフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21597582A JPS59105712A (ja) | 1982-12-09 | 1982-12-09 | デイジタルフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59105712A true JPS59105712A (ja) | 1984-06-19 |
Family
ID=16681334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21597582A Pending JPS59105712A (ja) | 1982-12-09 | 1982-12-09 | デイジタルフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105712A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298213A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 内挿回路 |
| JPH0282806A (ja) * | 1988-08-30 | 1990-03-23 | Internatl Business Mach Corp <Ibm> | デイジタル・フイルタおよびフィルタ方法 |
| JPH0372711A (ja) * | 1989-07-14 | 1991-03-27 | Sony Tektronix Corp | 標本化周波数変換装置 |
| US6668013B1 (en) | 1998-07-22 | 2003-12-23 | Sharp Kabushiki Kaisha | Digital filter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355938A (en) * | 1976-10-29 | 1978-05-20 | Fujitsu Ltd | Digiral filter |
-
1982
- 1982-12-09 JP JP21597582A patent/JPS59105712A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355938A (en) * | 1976-10-29 | 1978-05-20 | Fujitsu Ltd | Digiral filter |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62298213A (ja) * | 1986-06-17 | 1987-12-25 | Nec Corp | 内挿回路 |
| JPH0282806A (ja) * | 1988-08-30 | 1990-03-23 | Internatl Business Mach Corp <Ibm> | デイジタル・フイルタおよびフィルタ方法 |
| JPH0372711A (ja) * | 1989-07-14 | 1991-03-27 | Sony Tektronix Corp | 標本化周波数変換装置 |
| US6668013B1 (en) | 1998-07-22 | 2003-12-23 | Sharp Kabushiki Kaisha | Digital filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591864B2 (ja) | ディジタルフィルタ | |
| CN107636965B (zh) | 稀疏级联积分梳滤波器 | |
| US5831879A (en) | Digital transmit filter | |
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| GB2064244A (en) | Telephone line circuit | |
| Freeny et al. | Design of digital filters for an all digital frequency division multiplex-time division multiplex translator | |
| JPH02216907A (ja) | ディジタルフィルタ | |
| CN102025377B (zh) | 一种改进型级联积分梳妆插值滤波器 | |
| JPH082032B2 (ja) | スペクトラム拡散通信用相関器 | |
| JPS59105712A (ja) | デイジタルフイルタ | |
| Miyawaki et al. | Multirate recursive digital filters--A general approach and block structures | |
| US6871207B1 (en) | Techniques for spreading zeros in a digital filter with minimal use of registers | |
| US4755961A (en) | Digital tank circuit | |
| JPH06350399A (ja) | デジタル信号をろ波する方法及びデジタル・フィルタ・アーキテクチャ | |
| JPH0884048A (ja) | サンプリングレート変換装置 | |
| Babic et al. | Decimation by non-integer factor in multistandard radio receivers | |
| JPH09326671A (ja) | ディジタル補間フィルタ回路 | |
| JPH05314656A (ja) | オーバーサンプリング・ディジタル・フィルタ | |
| JPH0770948B2 (ja) | デシメーション用ディジタルフィルタ | |
| KR100267251B1 (ko) | 유한임펄스응답필터소형화장치및방법 | |
| JP3041932B2 (ja) | サンプルレート変換回路 | |
| JPH05275972A (ja) | デジタルフィルタ | |
| Lawson | Wave digital filters boost DSP applications | |
| JPH0837444A (ja) | オーバサンプルディジタルフィルタ | |
| JPH114140A (ja) | オーバサンプルディジタルフィルタ |