JPH0282806A - デイジタル・フイルタおよびフィルタ方法 - Google Patents

デイジタル・フイルタおよびフィルタ方法

Info

Publication number
JPH0282806A
JPH0282806A JP1154806A JP15480689A JPH0282806A JP H0282806 A JPH0282806 A JP H0282806A JP 1154806 A JP1154806 A JP 1154806A JP 15480689 A JP15480689 A JP 15480689A JP H0282806 A JPH0282806 A JP H0282806A
Authority
JP
Japan
Prior art keywords
filter
rate
coefficients
samples
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1154806A
Other languages
English (en)
Other versions
JPH0787335B2 (ja
Inventor
Jacques Belloc
ジヤツク・ベロツク
Claude Galand
クロード・ギヤラン
Emmanuel Lancon
エマニユエル・ランコン
Andre Milewski
アンドレ・ミレユスキ
Michel Quintin
ミシエル・カンタン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0282806A publication Critical patent/JPH0282806A/ja
Publication of JPH0787335B2 publication Critical patent/JPH0787335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/06Non-recursive filters
    • H03H17/0621Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 本発明はディジタル信号処理に関するものである。
詳細にいえば、本発明は信号のサンプリング・レートを
ある特定のレートから、他の特定のレートヘディジタル
で変換する方法及び装置に関するものである。
B、従来技術及びその課題 従来のディジタル信号処理は信号をサンプリングし、こ
のサンプルをディジタル値に変換し、次いでこのディジ
タル値に対して演算を行なって、希望する処理を達成す
る。
多くの適用業務において、処理の途中で、あるサンプリ
ング・レートから他のレートに切り換えることが必要と
なる。これらのレートが倍数関係にあるとすると、アッ
プ・サンプリングが連続したサンプルの間に補間するこ
とによって達成されるのに対し、ダウン・サンプリング
にはサンプルを規則的に除去することだけが必要となる
。この処理は、サンプリング・レートの比率が整数値で
はない、すなわちサンプリング・レートが相対的に素数
であるシステムには直接適用できない。
比較的簡単な解決策は、サンプリングした信号をアナロ
グ形に戻し、これを再度適正なレートでサンプリングす
ることによって行なわれる。この解決策は処理負荷の観
点から効率的でないばかりか、コーディングのエラーを
引き起こすことすらある。
改善された方法が米国特許第4480890号に開示さ
れているが、これは補間手段をもたらすレート増倍手段
を使用して、第1のサンプリング・レートから第2のサ
ンプリング・レートへ、それぞれを乗じるのではなく、
直接ディジタル−ディジタル変換を行なうものである。
この解決策も依然かなり複雑なものであり、コストを最
適化するものではない。
したがって、本発明の目的は以下の通りである。
本発明の目的は、サンプリングした信号を単一の処理で
、あるサンプリング・レートから他のレートへ変換する
手段を提供することである。
本発明の他の目的は、第1のレートで入力サンプルが供
給され、所定の順序のフィルタ係数の集合の順列によっ
て出力サンプルを計算して、第2のレートで出力サンプ
ルをもたらすディジタル・フィルタを提供することであ
る。
C0課題を解決するための手段 この目的を達成するため、インパルス応答h(1)を有
し入力レートAと出力レートBとが異なる本発明のディ
ジタル・フィルタは、インパルス応答h (t)をP=
aA=bB (ただし、a及びbは整数)なるレートP
でサンプリングして89個のフィルタ係数を導出し、こ
れらのフィルタ係数を各々N′p/a (ただし、N’
pはNpに実質的に等しい)個からなるa個の集合に分
け、b個のサンプルを入力しながら上記a個の集合を用
いてa個の出力サンプルを計算するようにしたことを特
徴としている。
以下、本発明の作用を実施例と共に説明する。
D、実施例 本発明は、入力サンプルをレートAで与えながら、レー
トBで出力サンプルをもたらすディジタル・フィルタラ
提供する。フィルタ・インパルス応答h(t)はA及び
Bの最小公倍数であるP=a−A=b−Bというレート
でサンプルされ、これからNpのフィルタ係数が導かれ
る。これらの係数はNl)/a個の係数のraJ個の集
合に配列され、格納される。次いで、入力レートで入力
サンプルSnを供給して、出力サンプルを計算し、同時
に係数の集合を置換し、かつ上記の出力レートで出力サ
ンプルを発生させる。
本発明は入力及び出力サンプリング・レートの間で変換
を行なわなければならないあらゆるディジタル・システ
ムに適用されるものではあるが、本明細書では、QAM
ベースのディジタル・モデム、詳細にいえばこのモデム
で使用されるディジタル・フィルタリングについて詳細
な説明を行なう。該モデムの詳細については、下記を参
照されたい。
−A、Croisier及びJ、M、Pierretに
よる”TheDigital Echo 1(oduI
atfon”(IEEE  Trans。
Coa+munication Technology
lCOM −18spp、387−378.1970年
) D、Godard及びり、Pilostによる”A 2
40Q−Bfts/s 旧croprocessor−
Based Modem ”  (IBMジャーナル・
オブ・リサーチ・アンド・デベロプメント、Vol、2
5、NO61,1981年1月、pp、17−24) 詳細にいえば、19.2にビット/秒のモデムが、シン
ボル当たり7ビツトの送受信を行なうため、2742.
85シンボル/秒というシンボル・レート(ボー・レー
ト)で作動するものとする。
各シンボルは(X1Y)で表わされる座標系内で選択さ
れるものであり、したがって2つの直交座標成分an及
びbnによって定義される。従来のQAM変調操作は、
シンボルをキャリア変調しく回転)、次いでいわゆる信
号要素インパルス応答によって、それぞれの選択され、
変調されたシンボルを畳み込む(フィルタリング)こと
を含んでいる。このフィルタは複素フィルタであるが、
システムが完全に実数成分子 (t)によって定義され
るようにすることができる。
モデムが2472.85シンボル7秒のレートで作動し
ており、かつフィルタ・インパルス応答がボー時間当た
り6つのサンプル(係数)で定義されると想定した場合
、フィルタのクロックは6X2742.85=1645
7.IHzの速度を存するはずである。
従来の変復調方法によれば、フィルタの出力はD/A変
換器でアナログ形に変換され、次いで廉価なアナログ低
域フィルタでフィルタされてから、伝送回線に送られる
。もちろん、D/Aクロックの速度は18457.1H
zでなければならない。
しかしながら、14400HzのクロックのD/A変換
器を使用しようと考えたとすると、フィルタの出力信号
5(t)を適切に再ナンブルすることが必要となろう。
14400Hzと16457Hzまたは2742.85
Hzが倍数ではないので、サンプリング・レート変換操
作を簡単な態様で達成することはできない。
入力サンプルを補間し、レートの変換を行なうことがで
きる。しかしながら、この解決策はモデムの信号処理装
置の効率に影響を及ぼす付加的な計算負荷を意味するだ
けではなく、補間ノイズを加えることによって処理の精
度にも影響を及ぼす。
このレート変換を大幅に改善した解決策を、本発明で提
案するが、これはサンプルを中心とするのではなく、シ
ステム伝達関数を中心とするものである。これはフィル
タリング操作と補間操作の両方を、単一の操作にまとめ
たもの、すなわちマルチレート・フィルタリングないし
補間フィルタリングである。このため、フィルタのイン
パルス応答h(t)は通常よりも高いレート、すなわち
シンボル・レート(A=2742.85)にD/A変換
器のクロック・レート(B=14400)を乗じたレー
トでサンプルされる。最適解はこの倍数をこれらの最小
公倍数、すなわちP=57゜8kHzに等しくなるよう
に選ぶことによって得られる。最小公倍数は次のように
して求められる。
P=aXA=bXB であるから、al!:bが整数値の場合には、次のよう
になる。
57.6=21X2.74285 =4X14. 4 (注二本明細書においては、小数点との混同が起こらな
いと思われる場合に、乗算を表わすのに「・」という記
号を使用する。混同が生じると思われる場合には、乗算
の記号はrXJとなる。)無変更のフィルタ・インパル
ス応答具(たとえば、12シンボルの間隔)については
、フィルタ係数の総数Npは次のようになる。
Hp=12×F=12857°6 =係数252個A 
  2.74885 これらの252個の係数はa=21の集合に配列するが
、この場合、集合(j)はj=0〜20で、おのおのに
12個の係数が入ったものとなる。
集合(0)  = Co、  C21,C42,C63
,、、、、、C231集合(1)  = C1,C22
,C43,C64,、、、、、C232jljl+  
   曾           !!!!    菅 
 II       j集合(20) = C20,C
41,C62,、、、、、、、、、、C251第1図は
マルチレート送信フィルタを示している。このフィルタ
は長さがシンボル・セル12個のレジスタを含んでおり
、これにシンボルS (n)が1/T=2742.85
Hzの速度で供給される。現時間参照nにおいて、遅延
線はサンプル5n1Sn−L 5n−21,、,5n−
11を含んでいる。シンボル・セルには乗算器(図示せ
ず)に接続されたタップが設けられている。乗算器の第
2の入力にはフィルタ係数(すなわち、ディジタル・フ
ィルタリング理論によるフィルタ・インパルス応答)が
割り当てられている。これらの係数はインパルス応答全
体にわたりT/21の間隔となっており、12個の係数
からなる21の集合に分けられている。後続の集合との
間隔は4T/21で、出力レートと対応している。
係数の集合は順次使用される。これらをメモリに格納し
、必要に応じ、取り出すようにしてもかまわない。フィ
ルタ出力サンプルXが、第2図の流れ図にしたがって計
算される。
詳細にいうと、処理が開始されると、i=O及び係数の
最初の集合、すなわち集合(0)が記憶装置(図示せず
)から取り出される。最初のフィルタされたサンプルX
 (n)は次のように計算される。
x(n)=CO・Sn+C21・5n−1÷16.◆C
231・5n−11新しいlの値が計算される。すなわ
ちi=i+4=4゜このiの値が21未満であれば、フ
ィルタ出力サンプルの計算が再度開始される。
x(n+1)=C4・Sn+C25・5n−1+00.
÷C235・5n−111は再度次の値に増やされる。
i=i◆4=8 X(n+2) =C8弓n + C29・5n−1÷、
、、 + C239・5n−11i =i + 4 =
 12 X(n+3) =C12−Sn +C33・5n−1+
 、、、 + C243・5n−111=i+4=16 X(n+4)  = C16・Sn  + C37・5
n−1+ 、、、  +  C247・5n−11i 
= i + 4 = 20 ×(口◆5) = C20−3n + C41・5n−
1÷ 00. ◆ C251・5n−11i=i+4=
24は21よりも大きいので、iはi −21=24−
21=3に設定され、新しいボー時間が生じ、新しいフ
ィルタ入力信号サンプルSn+1がフィルタの遅延線に
供給される。新しいフィルタ出力サンプルX (n+6
)が次のように計算される。
x(n+6)=C3・Sn+1÷C24・Sn+06.
+C234・5n−101=i◆4=7 X(n+7)  二 C7・Sn+1  + C28・
Sn  +  e+++  +  C238・5n−1
01=i◆4=11 X(n+11) =C11・Sn+1 + C32・S
n + 、、。
+ C242・5n−10 ■=i+4=15 x(n+15)=C15・Sn+1◆C36・Sn+1
.。
十C246・5n−10 ■=i÷4=19 x(n+19)=C19・Sn+1+C40・Sn+0
.。
◆C250・5n−10 i = i + 4 =23 > 21i =i −2
1=23−21 = 2新しいサンプルXn+21が次
のように計算される。
X(n+21)  =  C2・Sn+2  +  C
23・Sn+1  +  、、。
十C233・5n−9 以下、同じように続けられる。
システムはフィルタの入力レートを1/T=2742.
85Hzというボー・レートと等しいものに維持しなが
ら、フィルタの係数の集合を14400Hzの速度(1
/T=2742.85Hzで21/4T)で切り換えて
いく。換言すると、達成すべきレート変換は、b=4の
入力サンプルごとにa=21のフィルタ出力サンプルを
計算するために、14400Hzのレートでフィルタ係
数の集合を巧みに回転させることによって、フィルタリ
ング操作と組み合わされる。上記から理解されるように
1.このことは4つの入力サンプルごとに、6+5+5
+5=21の出力サンプルとなることを意味する。
したがって、フィルタ係数の集合は次の式で定義される
順序で反復して置換される。
i <=== (i + b)  モジューロaこれは
iを当初係数の最初の集合の指標、すなわちi=0に設
定して、次のiの値を(前のi+b)モジューロraJ
に設定することを意味する。これを次のような異なる表
現とすることもできる。
!old◆b”a−k”tn。。
iは前の係数の集合の指標である。上記の演算はシフト
・レジスタの内容に印加すべきシフトrkJの数と、新
しい出力サンプルを計算するための新しい集合の指標(
inew)をもたらす。
この方法によって、フィルタ入力サンプルがそし自体の
入力レートでフィルタのシフト・レジスタに供給される
とともに、出力サンプルが必要とされる出力レートでフ
ィルタの係数の集合を切り換えることによって計算され
る。
上述のように、ディジタル・フィルタリング理論によれ
ば、希望するフィルタ・インパルス応答をサンプリング
することによって、フィルタの係数が得られる。したが
って、元のインパルス応答をP=57600Hzという
レートでサンプリングして、252個の係数を計算する
こともできる。
当初18457のレートで作動するように設計されたフ
ィルタの係数、すなわち6/Tのレートでサンプリング
されたフィルタ・インパルス応答から導かれた係数に対
して補間演算を行なうことによって、若干精度の低い結
果がもたらされることがある。
本発明の原理を拡張し、モデム受信フィルタに適用する
こともできる。受信した信号から導かれる入力サンプル
は、4T当たりサンプル21個のレートで受信(ヒルベ
ルト)フィルタの遅延線に供給される。このレートは1
4400Hzというサンプリング周波数に対応したもの
である。受信フィルタは時間Tごとに2つ(または4T
ごとに8つ)の複素シンボルを出し、これらは次いで、
T/2間隔の等化器の遅延線に供給される。フィルタ・
インパルス応答はシンボル・レー) (2/T)の2倍
とA/Dサンプリング周波数の最小公倍数に対応したレ
ートでサンプリングされる。
Ft = Kl・(2/T) = K2・(21/4T
)Klとに2は上記の式を溝だす最も小さい整数値であ
る。
Ft = 21・(2/T) = 8・(21/4T)
 = 42/T= 115.200  Hz 当初のインパルス応答がサンプリングされて、176秒
間に54個の係数をもたらしたと仮定すると、同じ長さ
の間のマルチレート受信フィルタの係数の数は、次のよ
うになる。
54・(T/6)・(42/T) =係数378個これ
らの係数は4T当たりで発生する8つのシンボルに対応
する8つの係数の集合に分割される。
係数の数は376個の係数、ないし47個の係数の集合
8つに減らされる。すなわち、次のようになる。
集合(0) co   cs C48C58 C96C104 C144C152 C192C200 C240C248 C288C296 C336C344 集合(1) CI   C9 C49C57 C97C105 C145C153 C193C201 C241C249 C289C297 C337C345 集合(2) C2Cl0 C50C58 C98C106 C146C154 C194C202 C242C250 C290C298 C338C348 集合(3) C3C11 C51C59 C99C107 C147C155 C195C203 C243C251 C291C299 C339C347 集合(4) C4Cl2 C52C60 C100C108 C148C156 C196C204 C244C252 C292C300 C340C348 集合(5) C5C13 C53Ca1 CIOI  C109 C149C157 C197C205 C245C253 C293C301 C341C349 C3? 集合(6) COC14C22C30C38C46 C54C62C70C78C86C94C102Cll
0  C118C126C134C142C150C1
58C166C174C182C190C198C20
6C214C222C230C238C246C254
C262C270C278C286C294C302C
310C318C326C334C342C350C3
58C366C374集合(7) C7C15C23C31C39C47 C55C63C71C79C87C95C103C11
l  C119C127C135C143C151C1
59C167C175C183C191C199C20
7C215C223C231C239C247C255
C263C271C279C287C295C303C
311C319C327C335C343C351C3
59C367C375第3図は受信フィルタのブロック
図である。入力サンプルは長さがサンプル47個の遅延
線に供給される。4T後、サンプルSnは21桁シフト
され、5n21に格納される。集合(0)ないし集合(
7)という番号の付いた、それぞれが47個の係数から
なる異なる集合がメモリ(図示せず)に格納される。こ
れらは次のような特定の順序で使用される。
新しい集合の番号=(前の集合の番号+21)モジュー
ロ8 さらに、各出力サンプルの計算前に、新しい指標を8で
除算した比率によって与えられるサンプルの数だけ、遅
延線の内容がシフトされる。
前の集合の番号+21=(8・シフト数)+新しい集合
の番号 換言すると、以前の集合の番号がiであると仮定すると
、i+21:8に+nとなり、新しい集合の参照番号は
nに等しく、かつシフト数はkに等しいはずである。
たとえばssnの入力サンプルをフィルタの遅延線に供
給して、処理を開始するものとする。出力サンプルが計
算され、次のように与えられる。
X(0) =集合(0) ・(Sn、 5n−1,5n
−2,、、、、5n−46)i ◆ 21  =  2
1  =  8・2 ◆ 5新しい集合の番号=5 集合(5)が選択される。
シフトの数=2゜したがって、S n + 1がフィル
タの遅延線に供給されたとき、出力サンプルは計算され
ない。次のサンプルの計算Xは、S n +2が到着す
ると行なわれる。
X(1) =集合(5) ・(Sn+2. Sn+1.
 Sn、 、、、、 5n−44)i+21=26=3
・8+2 新しい集合の番号=2 集合(2)が選択される。
シフトの数=3 X(2) =集合(2) ・(Sn+5. Sn+4.
 Sn+3. Sn+2. 、、、。
5n−41) i+21=23=2・8+7 選択される新しい集合= S (7) シフトの数=2 X(3) =集合(7) ・(Sn47. Sn+6.
 、、、、5n−39)i◆21 = 28 = 3・
8◆4 X(4) =集合(4) ・(Sn+10. Sn+9
. 、、、、5n−36)i ÷ 21  =  25
  =  3・8 ◆ 1X(5) =集合(1) ・
(Sn+13. Sn+12. 、、、、5n−33)
i+21=22=2−8+6 X(6) =集合(6) ・(Sn+15. Sn+1
4. 、、、、5n−31)i + 21 = 27 
= 3・8+3X(7) =集合(3) ・(Sn+1
8. Sn+17. 、、、、5n−28)i ÷ 2
1  =  24  =  3・8 ◆ 0処理は係数
の集合、すなわち集合(0)、集合(5)、集合(2)
、集合(7)、集合(4)、集合(1)、集合(6)、
集合(4)などを再走査することによって開始される。
要約すると、アルゴリズムは次のように表わすことがで
きる。
i0+d”21=8・k”lnew 21個の入力サンプルに対して、フィルタは、上記の式
で画定される一定の順序で、集合(0)から集合(7)
までの8つの係数の集合を使用して8つの出力サンプル
をもたらす。
E0発明の詳細 な説明したように本発明によれば、ディジタル・フィル
タにおいて効率的なレート変換が可能となる。
【図面の簡単な説明】
第1図及び第3図は、本発明に基づくフィルタの実施例
を示す図である。 第2図は、第1図のフィルタによって達成されるフィル
タリング処理の流れ図である。 出願人  インターナショナル・ビジネス・マシーンズ
・コーポレーシeン 代理人  弁理士  頓  宮  孝 (外1名) 第3図 大施例 係数の1し訃っ番451,1=OJ、、、7x=sUM
 s、c

Claims (1)

    【特許請求の範囲】
  1. インパルス応答h(t)を有し入力レートAと出力レー
    トBとが異なるディジタル・フィルタであって、上記イ
    ンパルス応答h(t)をP=aA=bB(ただし、a及
    びbは整数)なるレートPでサンプリングしてNp個の
    フィルタ係数を導出し、これらのフィルタ係数を各々N
    ′p/a(ただし、N′pはNpに実質的に等しい)個
    からなるa個の集合に分け、b個のサンプルを入力しな
    がら上記a個の集合を用いてa個の出力サンプルを計算
    するようにしたことを特徴とするディジタル・フィルタ
JP1154806A 1988-08-30 1989-06-19 デイジタル・フイルタおよびフィルタ方法 Expired - Lifetime JPH0787335B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88480021.0 1988-08-30
EP88480021A EP0356597B1 (en) 1988-08-30 1988-08-30 Improvement to digital filter sampling rate conversion method and device

Publications (2)

Publication Number Publication Date
JPH0282806A true JPH0282806A (ja) 1990-03-23
JPH0787335B2 JPH0787335B2 (ja) 1995-09-20

Family

ID=8200498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1154806A Expired - Lifetime JPH0787335B2 (ja) 1988-08-30 1989-06-19 デイジタル・フイルタおよびフィルタ方法

Country Status (4)

Country Link
US (1) US5111417A (ja)
EP (1) EP0356597B1 (ja)
JP (1) JPH0787335B2 (ja)
DE (1) DE3888830T2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3888830T2 (de) 1988-08-30 1994-11-24 Ibm Massnahmen zur Verbesserung des Verfahrens und Vorrichtung eines digitalen Frequenzumsetzungsfilters.
US5182559A (en) * 1989-07-28 1993-01-26 Alpine Electronics, Inc. Digital-analog converter with plural coefficient transversal filter
JPH10294646A (ja) * 1990-02-16 1998-11-04 Sony Corp サンプリングレート変換装置
JP3177978B2 (ja) * 1990-07-18 2001-06-18 カシオ計算機株式会社 デジタルフィルタの係数設定方法
US5268750A (en) * 1992-03-31 1993-12-07 Panasonic Technologies, Inc. Apparatus for adjusting the timing of sampled data signals in a resampling system
GB9301704D0 (en) * 1993-01-28 1993-03-17 Signal Processors Ltd New digital modem design techniques
US5619202A (en) * 1994-11-22 1997-04-08 Analog Devices, Inc. Variable sample rate ADC
US5892468A (en) * 1993-09-13 1999-04-06 Analog Devices, Inc. Digital-to-digital conversion using nonuniform sample rates
EP0719477A1 (en) * 1993-09-13 1996-07-03 Analog Devices, Inc. Analog to digital conversion using nonuniform sample rates
US5574454A (en) * 1993-09-13 1996-11-12 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
US5963160A (en) * 1993-09-13 1999-10-05 Analog Devices, Inc. Analog to digital conversion using nonuniform sample rates
WO1995008221A1 (en) * 1993-09-13 1995-03-23 Analog Devices, Inc. Digital to analog conversion using nonuniform sample rates
US5625358A (en) * 1993-09-13 1997-04-29 Analog Devices, Inc. Digital phase-locked loop utilizing a high order sigma-delta modulator
US5712635A (en) * 1993-09-13 1998-01-27 Analog Devices Inc Digital to analog conversion using nonuniform sample rates
DE69428987T2 (de) * 1994-07-25 2002-04-04 Matsushita Electric Ind Co Ltd Digital/Digital-Abtastratenumsetzer
US5613084A (en) * 1994-10-04 1997-03-18 Panasonic Technologies, Inc. Interpolation filter selection circuit for sample rate conversion using phase quantization
US5512897A (en) * 1995-03-15 1996-04-30 Analog Devices, Inc. Variable sample rate DAC
US5732002A (en) * 1995-05-23 1998-03-24 Analog Devices, Inc. Multi-rate IIR decimation and interpolation filters
US5638010A (en) * 1995-06-07 1997-06-10 Analog Devices, Inc. Digitally controlled oscillator for a phase-locked loop providing a residue signal for use in continuously variable interpolation and decimation filters
KR0178742B1 (ko) * 1995-10-21 1999-05-01 김광호 데이타압신을 위한 메모리제어신호 및 어드레스발생장치
US5814750A (en) * 1995-11-09 1998-09-29 Chromatic Research, Inc. Method for varying the pitch of a musical tone produced through playback of a stored waveform
US6313765B1 (en) 1997-10-10 2001-11-06 L-3 Communications Corporation Method for sample rate conversion of digital data
WO1999050828A1 (en) * 1998-03-30 1999-10-07 Voxware, Inc. Low-complexity, low-delay, scalable and embedded speech and audio coding with adaptive frame loss concealment
WO2000043993A1 (en) 1999-01-25 2000-07-27 Seagate Technology Llc Method and apparatus for servo data synchronization in a disc drive
US6785080B1 (en) * 2000-10-10 2004-08-31 Maxtor Corporation Method and apparatus for providing a variable rate oversampling digital filter for resonance compensation in disk drive servo control systems
US6766339B2 (en) * 2001-01-11 2004-07-20 Asml Holding N.V. Method and system for efficient and accurate filtering and interpolation
JP5274014B2 (ja) * 2004-10-13 2013-08-28 メディアテック インコーポレーテッド 通信システム用フィルタ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5428520A (en) * 1977-08-08 1979-03-03 Hitachi Ltd Method and apparatus for sampling frequency conversion
JPS58219841A (ja) * 1982-06-15 1983-12-21 Kokusai Denshin Denwa Co Ltd <Kdd> 標本化周波数の高速変換回路
JPS59105712A (ja) * 1982-12-09 1984-06-19 Fujitsu Ltd デイジタルフイルタ
JPS6367913A (ja) * 1986-09-10 1988-03-26 Fujitsu Ltd 時系列数値デ−タ変換方法
JPS6461114A (en) * 1987-08-31 1989-03-08 Sanyo Electric Co Sampling frequency conversion circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020332A (en) * 1975-09-24 1977-04-26 Bell Telephone Laboratories, Incorporated Interpolation-decimation circuit for increasing or decreasing digital sampling frequency
ATE14358T1 (de) * 1980-11-26 1985-08-15 Studer Willi Ag Verfahren und schaltungsanordnung zur umsetzung der abtastfrequenz einer abtastfolge unter umgehung der konversion in ein kontinuierliches signal.
NL8202687A (nl) * 1982-07-05 1984-02-01 Philips Nv Decimerende filterinrichting.
EP0131641B1 (de) * 1983-07-14 1988-10-12 ANT Nachrichtentechnik GmbH Verfahren zur Anpassung von zwei Systemen mit unterschiedlicher Abtastrate
NL8400073A (nl) * 1984-01-10 1985-08-01 Philips Nv Interpolerende filterinrichting met niet-rationale verhouding tussen de ingangs- en uitgangsbemonsterfrequentie.
JPS61100015A (ja) * 1984-10-22 1986-05-19 Nippon Precision Saakitsutsu Kk 標本化周波数変換用デイジタルフイルタ
GB2180114A (en) * 1985-04-13 1987-03-18 Plessey Co Plc Digital filters
JPH0744425B2 (ja) * 1986-12-29 1995-05-15 日本電気ホームエレクトロニクス株式会社 デイジタル濾波回路
DE3888830T2 (de) 1988-08-30 1994-11-24 Ibm Massnahmen zur Verbesserung des Verfahrens und Vorrichtung eines digitalen Frequenzumsetzungsfilters.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5428520A (en) * 1977-08-08 1979-03-03 Hitachi Ltd Method and apparatus for sampling frequency conversion
JPS58219841A (ja) * 1982-06-15 1983-12-21 Kokusai Denshin Denwa Co Ltd <Kdd> 標本化周波数の高速変換回路
JPS59105712A (ja) * 1982-12-09 1984-06-19 Fujitsu Ltd デイジタルフイルタ
JPS6367913A (ja) * 1986-09-10 1988-03-26 Fujitsu Ltd 時系列数値デ−タ変換方法
JPS6461114A (en) * 1987-08-31 1989-03-08 Sanyo Electric Co Sampling frequency conversion circuit

Also Published As

Publication number Publication date
DE3888830T2 (de) 1994-11-24
US5111417A (en) 1992-05-05
EP0356597A1 (en) 1990-03-07
EP0356597B1 (en) 1994-03-30
JPH0787335B2 (ja) 1995-09-20
DE3888830D1 (de) 1994-05-05

Similar Documents

Publication Publication Date Title
JPH0282806A (ja) デイジタル・フイルタおよびフィルタ方法
JP2724188B2 (ja) デイジタル補間装置
US6512468B1 (en) System and method for increasing sample rate converter filter coefficient derivation speed
EP0977360A2 (en) Improved FIR filter structure with time-varying coefficients and filtering method for digital data scaling
JP2003069388A (ja) ディジタル・フィルタ
JP3858160B2 (ja) ディジタル復調器におけるタイミング補間器
US7324025B1 (en) Non-integer interpolation using cascaded integrator-comb filter
JP3160675B2 (ja) サンプル・データ補間装置
US7248189B2 (en) Programmable sample rate conversion engine for wideband systems
JPH0722970A (ja) 最尤系列推定器
US7245237B2 (en) Digital sampling rate conversion using a poly-phase filter and a polynomial interpolator
JPH05235699A (ja) サンプリング周波数変換装置
JP3131055B2 (ja) データ通信用モデムのタイミング位相判定装置及び方法
JPS58219841A (ja) 標本化周波数の高速変換回路
Van Gerwen et al. Microprocessor implementation of high-speed data modems
JPH05260100A (ja) 送信信号処理方法
JP3245618B2 (ja) アナログ装置とディジタル装置との間の通信を行なうために、アナログ―ディジタル―アナログ変換装置とともに使用するのに適応できる装置
US7098836B2 (en) Signal-processing device with real-time and reprocessing operating modes
JPH01258502A (ja) デジタル計算装置
US6778600B1 (en) Method of filtering and apparatus therefore
US7065145B2 (en) Digital carrierless amplitude and phase modulation (CAP) transmitter using vector arithmetic structure (VAS)
JP2000032070A (ja) テ―ブル駆動型変調信号発生
JPH0590897A (ja) オーバーサンプリングフイルタ回路
JP3097599B2 (ja) ディジタルフィルタ
JP2635361B2 (ja) 変調装置