JPH0744425B2 - デイジタル濾波回路 - Google Patents
デイジタル濾波回路Info
- Publication number
- JPH0744425B2 JPH0744425B2 JP30958786A JP30958786A JPH0744425B2 JP H0744425 B2 JPH0744425 B2 JP H0744425B2 JP 30958786 A JP30958786 A JP 30958786A JP 30958786 A JP30958786 A JP 30958786A JP H0744425 B2 JPH0744425 B2 JP H0744425B2
- Authority
- JP
- Japan
- Prior art keywords
- pass
- digital
- low
- frequency
- filtering circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
- H03H17/0286—Combinations of filter structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、各種の信号処理回路などで利用されるディジ
タル濾波回路に関するものである。
タル濾波回路に関するものである。
従来の技術 オーディオ回路、ビデオ回路、制御回路など種々の信号
処理回路でディジタル濾波回路が使用されている。
処理回路でディジタル濾波回路が使用されている。
オーデオ回路などに設置される典型的なディジタル低域
通過濾波回路では、第４図に例示するように、アナログ
低域通過濾波器41、サンプル・ホールド回路42及びA/D
変換器43が前段に配置され、その後段にディジタル低域
通過濾波器40が配置される構成となっている。サンプル
・ホールド回路42の前段に設置されるアナログ低域通過
濾波器41は、サンプリング周波数の半分よりも高い周波
数の信号成分を除去することによりエリアシングを防止
する。
通過濾波回路では、第４図に例示するように、アナログ
低域通過濾波器41、サンプル・ホールド回路42及びA/D
変換器43が前段に配置され、その後段にディジタル低域
通過濾波器40が配置される構成となっている。サンプル
・ホールド回路42の前段に設置されるアナログ低域通過
濾波器41は、サンプリング周波数の半分よりも高い周波
数の信号成分を除去することによりエリアシングを防止
する。
一般にディジタル低域通過濾波回路では、第５図の
（Ａ）に例示するように、信号の通過帯域がサンプリン
グ周波数fsの整数倍の周波数領域に繰り返し出現する。
ただし、第５図中横軸は周波数（ｆ）、縦軸は減衰量
（Ｌ）である。
（Ａ）に例示するように、信号の通過帯域がサンプリン
グ周波数fsの整数倍の周波数領域に繰り返し出現する。
ただし、第５図中横軸は周波数（ｆ）、縦軸は減衰量
（Ｌ）である。
従って、本来はディジタル低域通過濾波器だけでは所望
の低域通過濾特性を実現することができない。しかしな
がら、第４図の構成では、エリアシング防止用としてサ
ンプル・ホールド回路42の前段にたまたま配置されてい
るアナログ低域通過濾波器41によって、第５図（Ｂ）に
例示するような低域通過の濾波特性が重畳される。この
結果、総合の濾波特性として、第５図（Ｃ）に例示する
ような所望のものが得られる。
の低域通過濾特性を実現することができない。しかしな
がら、第４図の構成では、エリアシング防止用としてサ
ンプル・ホールド回路42の前段にたまたま配置されてい
るアナログ低域通過濾波器41によって、第５図（Ｂ）に
例示するような低域通過の濾波特性が重畳される。この
結果、総合の濾波特性として、第５図（Ｃ）に例示する
ような所望のものが得られる。
発明が解決しようとする問題点 上述したオーデオ回路などに設置されるディジタル低域
通過濾波回路では、サンプル・ホールド回路の前段に設
置されるエリアシング防止用のアナログ低域通過濾波回
路との組合せによって所望の特性が実現される。
通過濾波回路では、サンプル・ホールド回路の前段に設
置されるエリアシング防止用のアナログ低域通過濾波回
路との組合せによって所望の特性が実現される。
しかしながら、濾波対象の信号がロータリーエンコーダ
などから供給される間歇的な信号である場合には、これ
がサンプリング済みの疑似的なディジタル信号に相当す
るため、アナログ低域通過濾波回路を通す機会がない。
このため、第５図の（Ａ）に示すように、高域側に通過
帯域が周期的に出現し、所望の低域通過濾波特性が実現
できなくなる。
などから供給される間歇的な信号である場合には、これ
がサンプリング済みの疑似的なディジタル信号に相当す
るため、アナログ低域通過濾波回路を通す機会がない。
このため、第５図の（Ａ）に示すように、高域側に通過
帯域が周期的に出現し、所望の低域通過濾波特性が実現
できなくなる。
問題点を解決するための手段 本発明のディジタル濾波回路は、それぞれが異なるクロ
ック周波数で動作すると共に相互に縦列接続される複数
個のディジタル濾波器を備えている。
ック周波数で動作すると共に相互に縦列接続される複数
個のディジタル濾波器を備えている。
さらに、上記ディジタル濾波器の各クロック周波数は、
濾波対象の信号に含まれる高域成分がほぼ存在しなくな
る高域に相互の最小公倍数を存在させるように設定され
ている。
濾波対象の信号に含まれる高域成分がほぼ存在しなくな
る高域に相互の最小公倍数を存在させるように設定され
ている。
作用 すなわち、上記縦列接続による総合の濾波特性において
は、直流分を含む第１の通過帯域に次いで低い周波数の
第２の通過帯域が各クロック周波数の最小公倍数の位置
に出現することになる。そして、各クロック周波数の関
係を調整することによって上記第２の通過帯域を信号の
高域成分がほぼ存在しなくなる高域まで必要なだけ押上
げることができる。従って、所望の低域通過などの濾波
特性が実現される。
は、直流分を含む第１の通過帯域に次いで低い周波数の
第２の通過帯域が各クロック周波数の最小公倍数の位置
に出現することになる。そして、各クロック周波数の関
係を調整することによって上記第２の通過帯域を信号の
高域成分がほぼ存在しなくなる高域まで必要なだけ押上
げることができる。従って、所望の低域通過などの濾波
特性が実現される。
実施例 第１図は、本発明の一実施例のディジタル低域通過濾波
回路の構成を示すブロック図であり、入力端子Ｉと出力
端子Ｏとの間に縦列接続された第１のディジタル低域通
過濾波器11と、第２のディジタル低域通過濾波器12とか
ら構成されている。第1,第２のディジタル低域通過濾波
器11と12は、それぞれ異なる第1,第２のクロック周波数
fc1とfc2で動作する。
回路の構成を示すブロック図であり、入力端子Ｉと出力
端子Ｏとの間に縦列接続された第１のディジタル低域通
過濾波器11と、第２のディジタル低域通過濾波器12とか
ら構成されている。第1,第２のディジタル低域通過濾波
器11と12は、それぞれ異なる第1,第２のクロック周波数
fc1とfc2で動作する。
第１のディジタル低域通過濾波器11は、第２図のブロッ
ク図に例示するように、バッファメモリ21、１クロック
遅延回路22〜26、加算器27〜31及び係数器32〜34で構成
されている。
ク図に例示するように、バッファメモリ21、１クロック
遅延回路22〜26、加算器27〜31及び係数器32〜34で構成
されている。
第２図の入力端子I1上に間歇的に出現する低域通過濾波
対象のディジタル信号は、バッファメモリ21内に保持中
の直前のディジタル信号に代えて新たに保持される。こ
のバッファメモリ21に保持中のディジタル信号は、第１
のクロック周波数fc1の周期で繰り返し読出され、縦列
接続された５個の１クロック遅延回路22〜26、各遅延信
号を加算する加算器27〜29、これらの加算出力に係数を
乗ずる係数器32〜34及びこれら係数器の出力を加算する
加算器30,31で構成されるディジタル低域通過濾波部を
経て、低域成分となり出力端子O1から出力される。
対象のディジタル信号は、バッファメモリ21内に保持中
の直前のディジタル信号に代えて新たに保持される。こ
のバッファメモリ21に保持中のディジタル信号は、第１
のクロック周波数fc1の周期で繰り返し読出され、縦列
接続された５個の１クロック遅延回路22〜26、各遅延信
号を加算する加算器27〜29、これらの加算出力に係数を
乗ずる係数器32〜34及びこれら係数器の出力を加算する
加算器30,31で構成されるディジタル低域通過濾波部を
経て、低域成分となり出力端子O1から出力される。
第２のディジタル低域通過濾波器12も、バッファメモリ
からの信号読出し周期を決めるクロック周波数がfc1で
はなくて第２のクロック周波数fc2である点や、遅延回
路の段数や係数器の値などが相違し得る点を除くと、第
２図に示した第１のディジタル低域通過濾波器11と同様
の構成となっている。
からの信号読出し周期を決めるクロック周波数がfc1で
はなくて第２のクロック周波数fc2である点や、遅延回
路の段数や係数器の値などが相違し得る点を除くと、第
２図に示した第１のディジタル低域通過濾波器11と同様
の構成となっている。
第１のディジタル低域通過濾波器11による濾波特性は、
第３図の（Ａ）に例示するように、通過帯域が第１のク
ロック周波数fc1の整数倍の周波数領域に繰り返し出現
する。ただし、第３図において、横軸は周波数（ｆ）、
縦軸は減衰量（Ｌ）である。
第３図の（Ａ）に例示するように、通過帯域が第１のク
ロック周波数fc1の整数倍の周波数領域に繰り返し出現
する。ただし、第３図において、横軸は周波数（ｆ）、
縦軸は減衰量（Ｌ）である。
ここで、第２図のディジタル低域通過濾波器12のクロッ
ク周波数fc2を第１のディジタル低域通過濾波器11のク
ロック周波数fc1の1.5倍の値に設定したものとすれば、
第２のディジタル低域通過濾波器12による濾波特性は、
第３図の（Ｂ）に例示するように、通過帯域が第２のク
ロック周波数fc2の整数倍の周波数領域に繰り返し出現
する。
ク周波数fc2を第１のディジタル低域通過濾波器11のク
ロック周波数fc1の1.5倍の値に設定したものとすれば、
第２のディジタル低域通過濾波器12による濾波特性は、
第３図の（Ｂ）に例示するように、通過帯域が第２のク
ロック周波数fc2の整数倍の周波数領域に繰り返し出現
する。
そして、第1,第２のディジタル低域通過濾波器11と12を
縦列接続した第１図のディジタル低域通過濾波回路の総
合の濾波特性は、第３図の（Ｃ）に示すように、両濾波
器11と12の特性を重合せたものとなる。
縦列接続した第１図のディジタル低域通過濾波回路の総
合の濾波特性は、第３図の（Ｃ）に示すように、両濾波
器11と12の特性を重合せたものとなる。
すなわち、総合の濾波特性においては、直流分を含む第
１の通過帯域に次いで低い周波数の第２の通過帯域が各
クロック周波数の最小公倍数Fc（＝3fc1＝2fc2）の位置
に出現することになる。従って、第1,第２のクロック周
波数の関係を調整することによって上記第２の通過帯域
を濾波対象の信号の高域成分がほぼ存在しくなる高域ま
で必要なだけ押し上げることができる。すなわち、総合
の濾波特性を所望の低域通過濾波特性に必要なだけ近付
けることができる。
１の通過帯域に次いで低い周波数の第２の通過帯域が各
クロック周波数の最小公倍数Fc（＝3fc1＝2fc2）の位置
に出現することになる。従って、第1,第２のクロック周
波数の関係を調整することによって上記第２の通過帯域
を濾波対象の信号の高域成分がほぼ存在しくなる高域ま
で必要なだけ押し上げることができる。すなわち、総合
の濾波特性を所望の低域通過濾波特性に必要なだけ近付
けることができる。
例えば、第1,第２のクロック周波数をそれぞれ1KHzと1.
3KHzに設定すれば、第２の通過帯域を13KHzの高域にま
で押し上げることができ、所望の低域通過濾波特性に必
要なだけ近付けることができる。
3KHzに設定すれば、第２の通過帯域を13KHzの高域にま
で押し上げることができ、所望の低域通過濾波特性に必
要なだけ近付けることができる。
以上、ディジタル低域通過濾波器を２個縦列接続する構
成を例示したが、必要に応じて３個以上の適宜な個数を
縦列接続してもよい。
成を例示したが、必要に応じて３個以上の適宜な個数を
縦列接続してもよい。
また、ディジタル低域通過濾波回路の場合を例示した
が、ディジタルの帯域通過濾波回路、帯域阻止濾波回路
などを本発明のディジタル濾波回路で構成できる。
が、ディジタルの帯域通過濾波回路、帯域阻止濾波回路
などを本発明のディジタル濾波回路で構成できる。
さらには、高域通過濾波回路でも実際には無限の高周波
領域までの通過帯域を有さないため実質的な帯域通過濾
波特性を示す。従って、そのような実質的には帯域通過
濾波特性を示す高域通過濾波回路に本発明のディジタル
濾波回路を適用することもできる。
領域までの通過帯域を有さないため実質的な帯域通過濾
波特性を示す。従って、そのような実質的には帯域通過
濾波特性を示す高域通過濾波回路に本発明のディジタル
濾波回路を適用することもできる。
発明の効果 以上詳細に説明したように、本発明のディジタル濾波回
路は、複数個のディジタル濾波器をクロック周波数を異
ならせつつ縦列接続し、濾波対象の信号の高域成分がほ
ぼ存在しなくなる高域に最小公倍数を存在させるように
各クロック周波数を設定する構成であるから、不要な第
２の通過帯域を必要なだけ高域に押上げることが可能と
なり、所望の低域通過濾波特性などに必要なだけ近付け
ることができる。
路は、複数個のディジタル濾波器をクロック周波数を異
ならせつつ縦列接続し、濾波対象の信号の高域成分がほ
ぼ存在しなくなる高域に最小公倍数を存在させるように
各クロック周波数を設定する構成であるから、不要な第
２の通過帯域を必要なだけ高域に押上げることが可能と
なり、所望の低域通過濾波特性などに必要なだけ近付け
ることができる。
第１図は本発明の一実施例のディジタル低域通過濾波回
路の構成を示すブロック図、第２図は第１図のディジタ
ル低域通過濾波器11の構成を例示するブロック図、第３
図は第１図の機能を説明するための濾波特性図、第４図
は従来の典型的をディジタル低域通過濾波回路を前段の
アナログ低域通過濾波回路などとの関連において示すブ
ロック図、第５図は第４図の回路の機能を説明するため
の濾波特性図である。 11……第１のディジタル低域通過濾波器、12……第２の
ディジタル低域通過濾波器、fc1……第１のクロック周
波数、fc2……第２のクロック周波数。
路の構成を示すブロック図、第２図は第１図のディジタ
ル低域通過濾波器11の構成を例示するブロック図、第３
図は第１図の機能を説明するための濾波特性図、第４図
は従来の典型的をディジタル低域通過濾波回路を前段の
アナログ低域通過濾波回路などとの関連において示すブ
ロック図、第５図は第４図の回路の機能を説明するため
の濾波特性図である。 11……第１のディジタル低域通過濾波器、12……第２の
ディジタル低域通過濾波器、fc1……第１のクロック周
波数、fc2……第２のクロック周波数。
Claims (1)
- 【請求項１】それぞれが異なるクロック周波数で動作す
ると共に相互に縦列接続される複数個のディジタル濾波
器を備え、 これらディジタル濾波器の各クロック周波数は，濾波対
象の信号に含まれる高域成分がほぼ存在しなくなる高域
に相互の最小公倍数を存在させるように設定されること
を特徴とするディジタル濾波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958786A JPH0744425B2 (ja) | 1986-12-29 | 1986-12-29 | デイジタル濾波回路 |
| EP87110771A EP0273100A3 (en) | 1986-12-29 | 1987-07-24 | Digital filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958786A JPH0744425B2 (ja) | 1986-12-29 | 1986-12-29 | デイジタル濾波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63167516A JPS63167516A (ja) | 1988-07-11 |
| JPH0744425B2 true JPH0744425B2 (ja) | 1995-05-15 |
Family
ID=17994828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30958786A Expired - Lifetime JPH0744425B2 (ja) | 1986-12-29 | 1986-12-29 | デイジタル濾波回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0273100A3 (ja) |
| JP (1) | JPH0744425B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0356597B1 (en) * | 1988-08-30 | 1994-03-30 | International Business Machines Corporation | Improvement to digital filter sampling rate conversion method and device |
| GB2249680B (en) * | 1990-10-30 | 1994-09-07 | Secr Defence | Filters for digital information |
| US5867695A (en) * | 1992-10-16 | 1999-02-02 | International Business Machines Corp. | Method and system for reduced metastability between devices which communicate and operate at different clock frequencies |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2273419B1 (ja) * | 1973-01-25 | 1976-09-10 | Trt Telecom Radio Electr | |
| US3979701A (en) * | 1975-06-17 | 1976-09-07 | Communications Satellite Corporation (Comsat) | Non-recursive digital filter employing simple coefficients |
-
1986
- 1986-12-29 JP JP30958786A patent/JPH0744425B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-24 EP EP87110771A patent/EP0273100A3/en not_active Withdrawn
Non-Patent Citations (2)
| Title |
|---|
| 電子通信学会論文誌’８０／９Ｖｏｌ．Ｅ６３Ｎｏ．９Ｐ．６７８ |
| 電子通信学会論文誌’８０／９Ｖｏｌ．Ｊ６３−ＡＮｏ．９Ｐ．５７６−５８３ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0273100A3 (en) | 1989-11-23 |
| EP0273100A2 (en) | 1988-07-06 |
| JPS63167516A (ja) | 1988-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4472785A (en) | Sampling frequency converter | |
| US4137510A (en) | Frequency band dividing filter | |
| JP3223188B2 (ja) | 積の数を減らすことによりディジタルフィルタバンクの電力消費を減らす方法 | |
| WO1994023492A1 (en) | Decimation filter | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| GB2180114A (en) | Digital filters | |
| JPS639683B2 (ja) | ||
| JPH0744426B2 (ja) | デイジタル濾波回路 | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| JPS63211912A (ja) | デイジタル・ロ−カツト・フイルタ | |
| JPH1051269A (ja) | ローパスフィルタ | |
| JPS6290017A (ja) | デイジタルロ−ルオフフイルタ | |
| JPH0770950B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0770952B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH01177708A (ja) | プログラマブルアナログフィルタ | |
| JPH0374047B2 (ja) | ||
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JPS58111424A (ja) | ノツチフイルタ | |
| JPH083065Y2 (ja) | デジタルフィルタシステム | |
| JPS62109421A (ja) | デイジタル・チヤンネル・デバイダ | |
| JPH0348716B2 (ja) | ||
| JPH044676B2 (ja) | ||
| JPS5944116A (ja) | 遅延回路 | |
| JPH08116237A (ja) | 最小位相推移フイルタの設計方法 |