JPS63167516A - デイジタル濾波回路 - Google Patents
デイジタル濾波回路Info
- Publication number
- JPS63167516A JPS63167516A JP30958786A JP30958786A JPS63167516A JP S63167516 A JPS63167516 A JP S63167516A JP 30958786 A JP30958786 A JP 30958786A JP 30958786 A JP30958786 A JP 30958786A JP S63167516 A JPS63167516 A JP S63167516A
- Authority
- JP
- Japan
- Prior art keywords
- pass
- digital
- pass filter
- low
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001914 filtration Methods 0.000 claims abstract description 22
- 239000000306 component Substances 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0283—Filters characterised by the filter structure
- H03H17/0286—Combinations of filter structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Analogue/Digital Conversion (AREA)
- Filters And Equalizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、各種の信号処理回路などで利用されるディジ
タル濾波回路に関するものである。
タル濾波回路に関するものである。
従来の技術
オーディオ回路、ビデオ回路、制御回路など種々の信号
処理回路でディジタル濾波回路が使用されている。
処理回路でディジタル濾波回路が使用されている。
オーデオ回路などに設置される典型的なディジタル低域
通過濾波回路では、第４図に例示するように、アナログ
低域通過濾波器４１、サンプル・ホールド回路４２及び
Ａ／Ｄ変換器４３が前段に配置され、その後段にディジ
タル低域通過濾波器４０が配置される構成となっている
。サンプル・ホールド回路４２の前段に設置されるアナ
ログ低域通過濾波器４１は、サンプリング周波数の半分
よりも高い周波数の信号成分を除去することによりエリ
アシングを防止する。
通過濾波回路では、第４図に例示するように、アナログ
低域通過濾波器４１、サンプル・ホールド回路４２及び
Ａ／Ｄ変換器４３が前段に配置され、その後段にディジ
タル低域通過濾波器４０が配置される構成となっている
。サンプル・ホールド回路４２の前段に設置されるアナ
ログ低域通過濾波器４１は、サンプリング周波数の半分
よりも高い周波数の信号成分を除去することによりエリ
アシングを防止する。
一般にディジタル低域通過濾波回路では、第５図の（Ａ
）に例示するように、信号の通過帯域がサンプリング周
波数ｆｓの整数倍の周波数領域に繰り返し出現する。た
だし、第５図中横軸は周波数（ｆ）、縦軸は減衰量（Ｌ
）である。
）に例示するように、信号の通過帯域がサンプリング周
波数ｆｓの整数倍の周波数領域に繰り返し出現する。た
だし、第５図中横軸は周波数（ｆ）、縦軸は減衰量（Ｌ
）である。
従って、本来はディジタル低域通過濾波器だけでは所望
の低域通過濾特性を実現することができない。しかしな
がら、第４図の構成では、エリアシング防止用としてサ
ンプル・ホールド回路４２の前段にたまたま配置されて
いるアナログ低域通過濾波器４１によって、第５図（Ｂ
）に例示するような低域通過の濾波特性が重畳される。
の低域通過濾特性を実現することができない。しかしな
がら、第４図の構成では、エリアシング防止用としてサ
ンプル・ホールド回路４２の前段にたまたま配置されて
いるアナログ低域通過濾波器４１によって、第５図（Ｂ
）に例示するような低域通過の濾波特性が重畳される。
この結果、総合の濾波特性として、第５図（Ｃ）に例示
するような所望のものが得られる。
するような所望のものが得られる。
発明が解決しようとする問題点
上述したオーデオ回路などに設置されるディジタル低域
通過濾波回路では、サンプル・ホールド回路の前段に設
置されるエリアシング防止用のアナログ低域通過濾波対
象との組合せによって所望の特性が実現される。
通過濾波回路では、サンプル・ホールド回路の前段に設
置されるエリアシング防止用のアナログ低域通過濾波対
象との組合せによって所望の特性が実現される。
しかしながら、濾波対象の信号がロータリーエンコーダ
などから供給される間歇的な信号である場合には、これ
がサンプリング済みの擬似的なディジタル信号に相当す
るため、アナログ低域ｉ１過濾波回路を通す機会がない
。このため、第５図の（Ａ）に示すように、高域側に通
過帯域が周期的に出現し、所望の低域通過濾波特性が実
現できなくなる。
などから供給される間歇的な信号である場合には、これ
がサンプリング済みの擬似的なディジタル信号に相当す
るため、アナログ低域ｉ１過濾波回路を通す機会がない
。このため、第５図の（Ａ）に示すように、高域側に通
過帯域が周期的に出現し、所望の低域通過濾波特性が実
現できなくなる。
問題点を解決するための手段
本発明のディジタル濾波回路は、それぞれが異なるクロ
ック周波数で動作すると共に相互に縦列接続される複数
個のディジタル濾波器を備えている。
ック周波数で動作すると共に相互に縦列接続される複数
個のディジタル濾波器を備えている。
さらに、上記ディジタル濾波器の各クロック周波数は、
濾波対象の信号に含まれる高域成分がほぼ存在しなくな
る高域に相互の最小公倍数を存在させるように設定され
ている。
濾波対象の信号に含まれる高域成分がほぼ存在しなくな
る高域に相互の最小公倍数を存在させるように設定され
ている。
作用
すなわち、上記縦列接続による総合の濾波特性において
は、直流分を含む第１の通過帯域に次いで低い周波数の
第２の通過帯域が各クロック周波数の最小公倍数の位置
に出現することになる。そして、各クロック周波数の関
係を調整することによって上記第２の通過帯域を信号の
高域成分がほぼ存在しなくなる高域まで必要なだけ押上
げることができる。従って、所望の低域通過などの濾波
特性が実現される。
は、直流分を含む第１の通過帯域に次いで低い周波数の
第２の通過帯域が各クロック周波数の最小公倍数の位置
に出現することになる。そして、各クロック周波数の関
係を調整することによって上記第２の通過帯域を信号の
高域成分がほぼ存在しなくなる高域まで必要なだけ押上
げることができる。従って、所望の低域通過などの濾波
特性が実現される。
実施例
第１図は、本発明の一実施例のディジタル低域通過濾波
回路の構成を示すブロック図であり、入力端子■と出力
端子Ｏとの間に縦列接続された第１のディジタル低域通
過濾波器１１と、第２のディジタル低域通過濾波器１２
とから構成されている。第１．第２のディジタル低域通
過濾波器１１と１２は、それぞれ異なる第１．第２のク
ロック周波数ｒｃ、とｒｃ、で動作する。
回路の構成を示すブロック図であり、入力端子■と出力
端子Ｏとの間に縦列接続された第１のディジタル低域通
過濾波器１１と、第２のディジタル低域通過濾波器１２
とから構成されている。第１．第２のディジタル低域通
過濾波器１１と１２は、それぞれ異なる第１．第２のク
ロック周波数ｒｃ、とｒｃ、で動作する。
第１のディジタル低域通過濾波器１１は、第２図のブロ
ック図に例示するように、バッファメモリ２１．１クロ
ツタ遅延回路２２〜２６、加算器２７〜３１及び係数器
３２〜３４で構成されている。
ック図に例示するように、バッファメモリ２１．１クロ
ツタ遅延回路２２〜２６、加算器２７〜３１及び係数器
３２〜３４で構成されている。
第２図の入力端子■１上に間歇的に出現する低域通過濾
波対象のディジタル信号は、バッファメモリ２１内に保
持中の直前のディジタル信号に代えて新たに保持される
。このバッファメモリ２１に保持中のディジタル信号は
、第１のクロック周波数ｆＣ，の周期で繰り返し読出さ
れ、縦列接続された５個の１クロック遅延回路セ２〜２
６二各遅延信号を加算する加算器２７〜２９、これらの
加算出力に係数を乗する係数器３２〜３４及びこれら係
数器の出力を加算する加算器３０．３１で第２のディジ
タル低域通過濾波器１２も、バッファメモリからの信号
読出し周期を決めるクロック周波数がｆｃ、ではなくて
第２のクロック周波数ｆＣ，である点や、遅延回路の段
数や係数器の値などが相違し得る点を除くと、第２図に
示した第１のディジタル低域通過濾波器１１と同様の構
成となっている。
波対象のディジタル信号は、バッファメモリ２１内に保
持中の直前のディジタル信号に代えて新たに保持される
。このバッファメモリ２１に保持中のディジタル信号は
、第１のクロック周波数ｆＣ，の周期で繰り返し読出さ
れ、縦列接続された５個の１クロック遅延回路セ２〜２
６二各遅延信号を加算する加算器２７〜２９、これらの
加算出力に係数を乗する係数器３２〜３４及びこれら係
数器の出力を加算する加算器３０．３１で第２のディジ
タル低域通過濾波器１２も、バッファメモリからの信号
読出し周期を決めるクロック周波数がｆｃ、ではなくて
第２のクロック周波数ｆＣ，である点や、遅延回路の段
数や係数器の値などが相違し得る点を除くと、第２図に
示した第１のディジタル低域通過濾波器１１と同様の構
成となっている。
第１のディジタル低域通過濾波器１１による濾波特性は
、第３図の（Ａ）に例示するように、通過帯域が第１の
クロック周波数ｆＣ，の整数倍の周波数領域に繰り返し
出現する。ただし、第３図において、横軸は周波数（ｆ
）、縦軸は減衰ｉｔ （Ｌ）である。
、第３図の（Ａ）に例示するように、通過帯域が第１の
クロック周波数ｆＣ，の整数倍の周波数領域に繰り返し
出現する。ただし、第３図において、横軸は周波数（ｆ
）、縦軸は減衰ｉｔ （Ｌ）である。
ここで、第２のディジタル低域通過濾波器１２のクロッ
ク周波数ｆｃｌを第１のディジタル低域通過濾波器１１
のクロック周波数ｆｃｌの１．５倍の値に設定したもの
とすれば、第２のディジタル低域通過濾波器１２による
濾波特性は、第３図の（Ｂ）に例示するように、通過帯
域が第２のクロック周波数ｆｃ２の整数倍の周波数領域
に繰り返し出現する。
ク周波数ｆｃｌを第１のディジタル低域通過濾波器１１
のクロック周波数ｆｃｌの１．５倍の値に設定したもの
とすれば、第２のディジタル低域通過濾波器１２による
濾波特性は、第３図の（Ｂ）に例示するように、通過帯
域が第２のクロック周波数ｆｃ２の整数倍の周波数領域
に繰り返し出現する。
そして、第１．第２のディジタル低域通過濾波器１１と
１２を縦列接続した第１図のディジタル低域通過濾波回
路の総合の濾波特性は、第３図の（Ｃ）に示すように、
両濾波器１１と１２の特性を重合せたものとなる。
１２を縦列接続した第１図のディジタル低域通過濾波回
路の総合の濾波特性は、第３図の（Ｃ）に示すように、
両濾波器１１と１２の特性を重合せたものとなる。
すなわち、総合の濾波特性においては、直流分を含む第
１の通過帯域に次いで低い周波数の第２の通過帯域が各
クロック周波数の最小公倍数Ｆｃ（＝３ ｆｃ＋＝２
ｆｃｚ ）の位置に出現することになる。従って、第
１．第２のクロック周波数の関係を調整することによっ
て上記第２の通過帯域を濾波対象の信号の高域成分がほ
ぼ存在しなくなる高域まで必要なだけ押し上げることが
できる。すなわち、総合の濾波特性を所望の低域通過濾
波特性に必要なだけ近付けることができる。
１の通過帯域に次いで低い周波数の第２の通過帯域が各
クロック周波数の最小公倍数Ｆｃ（＝３ ｆｃ＋＝２
ｆｃｚ ）の位置に出現することになる。従って、第
１．第２のクロック周波数の関係を調整することによっ
て上記第２の通過帯域を濾波対象の信号の高域成分がほ
ぼ存在しなくなる高域まで必要なだけ押し上げることが
できる。すなわち、総合の濾波特性を所望の低域通過濾
波特性に必要なだけ近付けることができる。
例えば、第１．第２のクロック周波数をそれぞれＩＫＨ
ｚと１．３ ＫＨｚに設定すれば、第２の通過帯域を１
３ＫＨｚの高域にまで押し上げることができ、所望の低
域通過濾波特性に必要なだけ近付けることができる。
ｚと１．３ ＫＨｚに設定すれば、第２の通過帯域を１
３ＫＨｚの高域にまで押し上げることができ、所望の低
域通過濾波特性に必要なだけ近付けることができる。
以上、ディジタル低域通過濾波器を２個縦列接続する構
成を例示したが、必要に応じて３個以上の適宜な個数を
縦列接続してもよい。
成を例示したが、必要に応じて３個以上の適宜な個数を
縦列接続してもよい。
また、ディジタル低域通過濾波回路の場合を例示したが
、ディジタルの帯域通過濾波回路、帯域阻止濾波回路な
どを本発明のディジタル濾波回路で構成できる。
、ディジタルの帯域通過濾波回路、帯域阻止濾波回路な
どを本発明のディジタル濾波回路で構成できる。
さらには、高域通過濾波回路でも実際には無限の高周波
領域までの通過帯域を有さないため実質的な帯域通過濾
波特性を示す。従って、そのような実質的には帯域通過
濾波特性を示す高域通過濾波回路に本発明のディジタル
濾波回路を適用することもできる。
領域までの通過帯域を有さないため実質的な帯域通過濾
波特性を示す。従って、そのような実質的には帯域通過
濾波特性を示す高域通過濾波回路に本発明のディジタル
濾波回路を適用することもできる。
発明の効果
以上詳細に説明したように、本発明のディジタル濾波回
路は、複数個のディジタル濾波器をクロック周波数を異
ならせつつ縦列接続し、濾波対象の信号の高域成分がほ
ぼ存在争なくなる高域に最小公倍数を存在させるように
各クロック周波数を設定する構成であるから、不要な第
２の通過帯域を必要なだけ高域に押上げることが可能と
なり、所望の低域通過濾波特性などに必要なだけ近付け
ることができる。
路は、複数個のディジタル濾波器をクロック周波数を異
ならせつつ縦列接続し、濾波対象の信号の高域成分がほ
ぼ存在争なくなる高域に最小公倍数を存在させるように
各クロック周波数を設定する構成であるから、不要な第
２の通過帯域を必要なだけ高域に押上げることが可能と
なり、所望の低域通過濾波特性などに必要なだけ近付け
ることができる。
第１図は本発明の一実施例のディジタル低域通過濾波回
路の構成を示すブロック図、第２図は第１図の第１のデ
ィジタル低域通過濾波器１１の構成を例示するブロック
図、第３図は第１図の機能を説明するための濾波特性図
、第４図は従来の典型的をディジタル低域通過濾波回路
を前段のアナログ低域通過濾波回路などとの関連におい
て示すブロック図、第５図は第４図の回路の機能を説明
するための濾波特性図である。 １１・・・第１のディジタル低域通過濾波器、１２・・
・第２のディジタル低域通過濾波器、ｆＣｌ・・・第１
のクロック周波数、ｆｃ４・・・第２のクロック周波数
。 特許出願人 日本電気ホームエレクトロニクス株式会社
路の構成を示すブロック図、第２図は第１図の第１のデ
ィジタル低域通過濾波器１１の構成を例示するブロック
図、第３図は第１図の機能を説明するための濾波特性図
、第４図は従来の典型的をディジタル低域通過濾波回路
を前段のアナログ低域通過濾波回路などとの関連におい
て示すブロック図、第５図は第４図の回路の機能を説明
するための濾波特性図である。 １１・・・第１のディジタル低域通過濾波器、１２・・
・第２のディジタル低域通過濾波器、ｆＣｌ・・・第１
のクロック周波数、ｆｃ４・・・第２のクロック周波数
。 特許出願人 日本電気ホームエレクトロニクス株式会社
Claims (1)
- 【特許請求の範囲】 それぞれが異なるクロック周波数で動作すると共に相互
に縦列接続される複数個のディジタル濾波器を備え、 これらディジタル濾波器の各クロック周波数は、濾波対
象の信号に含まれる高域成分がほぼ存在しなくなる高域
に相互の最小公倍数を存在させるように設定されること
を特徴とするディジタル濾波回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958786A JPH0744425B2 (ja) | 1986-12-29 | 1986-12-29 | デイジタル濾波回路 |
| EP87110771A EP0273100A3 (en) | 1986-12-29 | 1987-07-24 | Digital filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30958786A JPH0744425B2 (ja) | 1986-12-29 | 1986-12-29 | デイジタル濾波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63167516A true JPS63167516A (ja) | 1988-07-11 |
| JPH0744425B2 JPH0744425B2 (ja) | 1995-05-15 |
Family
ID=17994828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30958786A Expired - Lifetime JPH0744425B2 (ja) | 1986-12-29 | 1986-12-29 | デイジタル濾波回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0273100A3 (ja) |
| JP (1) | JPH0744425B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3888830T2 (de) * | 1988-08-30 | 1994-11-24 | Ibm | Massnahmen zur Verbesserung des Verfahrens und Vorrichtung eines digitalen Frequenzumsetzungsfilters. |
| GB2249680B (en) * | 1990-10-30 | 1994-09-07 | Secr Defence | Filters for digital information |
| US5867695A (en) * | 1992-10-16 | 1999-02-02 | International Business Machines Corp. | Method and system for reduced metastability between devices which communicate and operate at different clock frequencies |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2273419B1 (ja) * | 1973-01-25 | 1976-09-10 | Trt Telecom Radio Electr | |
| US3979701A (en) * | 1975-06-17 | 1976-09-07 | Communications Satellite Corporation (Comsat) | Non-recursive digital filter employing simple coefficients |
-
1986
- 1986-12-29 JP JP30958786A patent/JPH0744425B2/ja not_active Expired - Lifetime
-
1987
- 1987-07-24 EP EP87110771A patent/EP0273100A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0273100A3 (en) | 1989-11-23 |
| EP0273100A2 (en) | 1988-07-06 |
| JPH0744425B2 (ja) | 1995-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2192509A (en) | Sampled data band-pass filter device | |
| JP3089630B2 (ja) | サンプリングレート変換装置 | |
| JP3223188B2 (ja) | 積の数を減らすことによりディジタルフィルタバンクの電力消費を減らす方法 | |
| EP0693235A1 (en) | Decimation filter | |
| CA1273411A (en) | Digital circuit for sampling rate variation and signal filtering and method for constructing the circuit | |
| US20040172434A1 (en) | Digital filter and its designing method | |
| JPH04245807A (ja) | フィルタ装置 | |
| JPS60501486A (ja) | フィルタ及びそれを用いるデータ伝送システム | |
| US5440270A (en) | Linear-phase filter having high gain selectivity | |
| JPS63167516A (ja) | デイジタル濾波回路 | |
| JP4265119B2 (ja) | デジタルフィルタ | |
| Martins et al. | Cascade switched-capacitor IIR decimating filters | |
| JPH0744426B2 (ja) | デイジタル濾波回路 | |
| JPS63211912A (ja) | デイジタル・ロ−カツト・フイルタ | |
| JPH1051269A (ja) | ローパスフィルタ | |
| JP2007504705A (ja) | カスケーディングフィルタにおける通過域リップルを打ち消すための方法及びシステム | |
| JP3106918B2 (ja) | 低域通過フィルタ回路 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| GB2159014A (en) | Switched capacitor filter | |
| JPS63126309A (ja) | オクタ−ブ多重フイルタ | |
| Hamalainen | Optimization of multirate crossover filters | |
| JPS62209910A (ja) | 帯域消去ろ波器 | |
| JPS62274911A (ja) | オ−バサンプリングデイジタルフイルタ | |
| JPS62109421A (ja) | デイジタル・チヤンネル・デバイダ | |
| JPH02159808A (ja) | フィルタ回路 |