JPS63211912A

JPS63211912A - デイジタル・ロ−カツト・フイルタ

Info

Publication number: JPS63211912A
Application number: JP4419387A
Authority: JP
Inventors: Takahiko Hattori; 崇彦服部
Original assignee: NEC Home Electronics Ltd; Nippon Electric Co Ltd
Current assignee: NEC Home Electronics Ltd; NEC Corp
Priority date: 1987-02-27
Filing date: 1987-02-27
Publication date: 1988-09-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、オーディオの技術分野で利用されるディジタ
ル・ローカット・フィルタに関するものである。

従来の技術オーディオの技術分野では、レコードの回転ムラなどに
伴って発生する低周波成分に起因して音質が劣化するの
を防ぐために、ロー・フィルタやローカット・フィルタ
などと称せられる遮断周波数数十Ｈｚ程度の高域通過濾
波回路を挿入して低域遮断を行っている。このようなロ
ーカット・フィルタのうち、特に２０Ｈｚ以下の遮断周
波数ををするものはサブソニック・フィルタとも称され
る。

発明が解決しようとする問題点このようなローカット・フィルタを実現する場合、アナ
ログ回路では遮断周波数近傍での位相回転を抑圧するこ
とが難しく、これに伴う位相歪みが問題になる。ディジ
タル・フィルタでは、上述のような位相歪みの問題を全
く伴わず、ディジタル本来の極めて安定な特性をものを
実現できる。

しかしながら、わずか数１０Ｈｚの遮断周波数に対し２
０ＫＨｚもの広い帯域幅（極めて大きな比帯域の高域通
過濾波特性）をディジタル回路で実現しようとすれば、
回路の規模が大きくなり、高価になるという問題がある
。

問題点を解決するための手段本発明のディジタル・ローカット・フィルタは、ディジ
タル・オーディオ信号の低域成分をｉｌｌ遇させるディ
ジタル低域通過濾波器が複数段縦列接続されて成る低域
通過濾波回路と、上記ディジタル低域通過濾波器の各段
で生ずる遅延時間と同一の延時間を前記ディジタル・オ
ーディオ信号に生じさせるディジタル遅延器が複数段縦
列接続されて成る遅延回路と、この遅延回路内の任意の
段の出力から上記低域通過濾波回路の対応の段の出力を
減算したものを選択的に出力する減算・選択出力手段と
を備えている。

作用すなわち、本発明によれば、比帯域の極めて大きな高域
通過濾波特性が、比帯域の小さな低域通過濾波回路、遅
延回路及び減算回路の組合せによって実現されることに
より、簡易・安価なディジタル・ローカット・フィルタ
が構成される。

また、本発明によれば、上記低域通過濾波回路と遅延回
路とはそれぞれ低域通過濾波器と遅延器−の多段縦列接
続で構成され、これらの縦列接続段数が用途や機種など
に基づ（異なる要求性能に応じて適宜選択され得ること
により、汎用性を備えるように構成されている。

以下、本発明の更に詳細を実施例と共に説明する。

実施例第１図は、本発明の−、実施例のディジタル・ローカッ
ト・フィルタの構成を示すブロック図であり、ＩＮは入
力端子、１０はディジタル低域ｉｊｎ過濾波回路、２０
はディジタル遅延回路、３１，３２は連動スイッチ、３
３は減算回路、ＯＵＴは出力端子である。

ディジタル低域通過濾波回路１０は、複数のディジタル
低域通過濾波器１１，１２．１３・・・・ｉｎの縦列接
続によって構成されている。同様に、ディジタル遅延回
路２０も複数のディジタル遅延器２１，２２．２３・・
・・２ｎの縦列接続によって構成されている。このディ
ジタル遅延回路２０を構成するディジタル遅延器２１〜
２ｎには、それぞれディジタル低域通過濾波回路１０を
構成する対応のディジタル低域通過濾波器１１〜Ｉｎで
生ずる遅延時間と同一の遅延時間が設定されている。

スイッチ３１の各入力端子には、ディジタル低域通過濾
波回路ｌＯ内の各ディジタル低域通過濾波器１ｌ−Ｉｎ
の出力端子が接続されている。同様に、スイッチ３２の
各入力端子にはディジタル遅延回路２０内の各ディジタ
ル遅延器２１〜２ｎの出力端子が接続されている。また
、連動スイッチ３１と３２の出力端子は、それぞれ減算
回路３３の減算入力端子と加算入力端子に接続されてい
る。

濾波対象のアナログ・オーディオ信号は、図示しない前
段のＡ／Ｄ変換器で一旦対応のディジタル・オーディオ
信号に変換されたのら、入力端子ＩＮに供給される。入
力端子ＩＮ上のディジタル・オーディオ信号は、ディジ
タル低域通過濾波回路１０内の縦列接続されたディジタ
ル低域通過濾波器１ｌ−Ｉｎと、ディジタル遅延回路２
０内の縦列接続されたディジタル遅延器２１〜２ｎを通
過してゆく。

スイッチ３１と３２は、連動して切り替えられることに
より、ディジタル低域ｉｌｌ過濾波回路１０内の任意の
段の出力を減算回路３３の減算入力端子に供給すると共
に、ディジタル遅延回路２０内の対応の段の出力を減算
回路の加算入力端子に供給する。この結果、ディジタル
・オーディオ信号中から低域成分が除去された高域成分
が減算回路３３の出力端子から出力端子ＯＵＴに供給さ
れる。

この出力端子ＯＵＴのディジタル・オーディオ信号は、
図示しない後段のＤ／Ａ変換器でアナログ・オーディオ
信号に変換される。

第２図は、第１図のディジタル低域ｉ［１１過濾波器１
１の構成の一例を示す回路図であり、４個の遅延器４１
〜４４．５個の係数器４５〜４９及び加算器５０による
５次のトランスバーサル・フィルタで構成されている。

入力端子Ｉに供給されるディジタル・オーディオ信号は
、縦列接続された４個の遅延器４１〜４４のそれぞれに
おいてサンプリング周期Ｔずつ遅延されてゆく。各遅延
器の前後の信号は、５個の係数器４５〜４９のそれぞれ
において所定の係数が乗じられつつ加算器５０の５個の
入力端子に供給され、加算結果が出力端子０に供給され
る。

ディジタル低域通過濾波回路ｌＯ内の２段目以降のディ
ジタル低域通過濾波器１２〜１ｎも、第２図に例示した
ディジタル低域通過濾波器１１と同様、比較的低次のト
ランスバーサル・フィルタで構成され、典型例としては
低域通過濾波器１１とほぼ同一の低域通過濾波特性を有
している。ただし、第２段目以降の低域通過濾波器１２
．１３・・・の動作周期は必ずしも第１段目の低域通過
濾波器１１における動作周期（サンプリング周期Ｔ）に
等しくなくてもよく、デシメーションに基づきそれぞれ
２Ｔ、４Ｔ・・・・の周期であってもよい。

第３図は、第１図の遅延器２１の構成の一例を示す回路
図であり、入力端子■と出力端子Ｏとの間に縦列接続さ
れた２個の遅延器５１と５２とで構成されている。遅延
器５１と５２のそれぞれは、入力端子■から供給される
ディジタル・オーディオ信号にサンプリング周期Ｔずつ
の遅延時間を与える。

発明の効果以上詳細に説明したように、本発明のディジタル・ロー
カット・フィルタは、比帯域の小さな低域通過濾波回路
、遅延回路及び減算回路を組合せる構成であるから、簡
易で安価なディジタル回路によって比帯域の極めて大き
な所望の高域通過濾波特性を実現できるという効果があ
る。

また、上記低域通過濾波回路と遅延回路はそれぞれ選択
可能な多段接続で構成されているので、用途や機種など
によって異なる特性を容易に実現でき、汎用性に冨むと
いう利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例のディジタル・ローカット・
フィルタの構成を示すブロック図、第２図と第３図はそ
れぞれ第１図のディジタル低域通過濾波器１１とディジ
タル遅延器２１の構成の一例を示す回路図。ｌＯ・・・ディジタル低域通過濾波回路、１１〜Ｉｎ・
・・ディジタル低域通過濾波器、２０・・・ディジタル
遅延回路、２１〜２ｎ・・・ディジタル遅延器、３１．
３２・・・連動スイッチ、３３・・・減算器、４１〜４
４．５１．５２・・・遅延器、４５〜４９・・・係数器
、５０・・・加算器。

Claims

【特許請求の範囲】ディジタル・オーディオ信号の低域成分を通過させるデ
ィジタル低域通過濾波器が複数段縦列接続されて成る低
域通過濾波回路と、前記ディジタル低域通過濾波器の各段で生ずる遅延時間
と同一の延時間を前記ディジタル・オーディオ信号に生
じさせるディジタル遅延器が複数段縦列接続されて成る
遅延回路と、この遅延回路内の任意の段の出力から前記低域通過濾波
回路の対応の段の出力を減算したものを選択的に出力す
る減算・選択出力手段とを備えたことを特徴とするディ
ジタル・ローカット・フィルタ。