JPS62109421A - デイジタル・チヤンネル・デバイダ - Google Patents
デイジタル・チヤンネル・デバイダInfo
- Publication number
- JPS62109421A JPS62109421A JP60249226A JP24922685A JPS62109421A JP S62109421 A JPS62109421 A JP S62109421A JP 60249226 A JP60249226 A JP 60249226A JP 24922685 A JP24922685 A JP 24922685A JP S62109421 A JPS62109421 A JP S62109421A
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- digital
- output
- converter
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、オーディオ信号をアナログ・ディジタル変換
したディジタル・チャンネル・デバイダに関するもので
ある。
したディジタル・チャンネル・デバイダに関するもので
ある。
従来の技術
近年、チャンネル・デバイダは、高音質で、低価格なも
のが求められている。以下に従来のチャンネル・デバイ
ダについて説明する。
のが求められている。以下に従来のチャンネル・デバイ
ダについて説明する。
第７図は従来のチャンネル・デバイダのブロック図を示
すものである。第７図において、１７はオーディオ信号
が入力される入力端子である。１８はオーディオ信号を
増幅する増幅器である。１９はオーディオ信号のうち低
域の信号を通過させる低域通過フィルタ部である。低域
通過フィルタ部１９は低域通過フィルタ２３，２４，２
６、スイッチ２２、出力レベル可変回路２７より構成さ
れる。低域通過フィルタ２３は増幅器２５、抵抗２３ａ
１コンデンサ２３ｂより構成される。低域通過フィルタ
２４は増幅器２６、抵抗２４ａ１コンデンサ２４ｂより
構成される。低域通過フィルタ２６は増幅器２６、抵抗
２６ａ１コンデンサ２６ｂで構成される。２２は低域通
過フィルタ２３゜２４．２６の入力および出力を切り替
えるスイッチである。出力レベル可変回路２７は増幅器
２５、抵抗２７ａ〜２７ｄ１スイツチ２８より構成され
る。２８は抵抗２７ａ〜２７ｃ金切り替えるスイッチで
ある。２ｏは音楽信号のうち中域の信号を通過させる帯
域通過フィルタ部である。２１は音楽信号のうち高域の
信号を通過させる高域通過フィルタ部である。帯域通過
フィルタ部２ｏと高域通過フィルタ部２１の内部回路は
、低域通過フィルタ部１９と同じであるため説明を略す
、２９は低域通過フィルタ部１９の出力を外部スピーカ
等に出力する出力端子である。３０は帯域通過フィルタ
部２０の出力を外部スピーカ等に出力する出力端子であ
る。３１は高域通過フィルタ部２１の出力を外部スピー
カ等に出力する出力端子である。
すものである。第７図において、１７はオーディオ信号
が入力される入力端子である。１８はオーディオ信号を
増幅する増幅器である。１９はオーディオ信号のうち低
域の信号を通過させる低域通過フィルタ部である。低域
通過フィルタ部１９は低域通過フィルタ２３，２４，２
６、スイッチ２２、出力レベル可変回路２７より構成さ
れる。低域通過フィルタ２３は増幅器２５、抵抗２３ａ
１コンデンサ２３ｂより構成される。低域通過フィルタ
２４は増幅器２６、抵抗２４ａ１コンデンサ２４ｂより
構成される。低域通過フィルタ２６は増幅器２６、抵抗
２６ａ１コンデンサ２６ｂで構成される。２２は低域通
過フィルタ２３゜２４．２６の入力および出力を切り替
えるスイッチである。出力レベル可変回路２７は増幅器
２５、抵抗２７ａ〜２７ｄ１スイツチ２８より構成され
る。２８は抵抗２７ａ〜２７ｃ金切り替えるスイッチで
ある。２ｏは音楽信号のうち中域の信号を通過させる帯
域通過フィルタ部である。２１は音楽信号のうち高域の
信号を通過させる高域通過フィルタ部である。帯域通過
フィルタ部２ｏと高域通過フィルタ部２１の内部回路は
、低域通過フィルタ部１９と同じであるため説明を略す
、２９は低域通過フィルタ部１９の出力を外部スピーカ
等に出力する出力端子である。３０は帯域通過フィルタ
部２０の出力を外部スピーカ等に出力する出力端子であ
る。３１は高域通過フィルタ部２１の出力を外部スピー
カ等に出力する出力端子である。
以上のように構成されたチャンネル・デバイダについて
、以下その動作について説明する。
、以下その動作について説明する。
１ず、低域通過フィルタ部２３、帯域通過フィルタ部２
４、高域通過フィルタ部２６の周波数特性を第３図に示
す。低域通過フィルタ部１９の遮断周波数はｆ。１であ
る。帯域通過フィルタ２０の遮断周波数はｆ ｃｌ 、
ｆ Ｃ２である。高域通過フィルタ部２１の遮断周波数
はｆｃ２である。入力端子１７に入力されたオーディオ
信号は増幅器１８により増幅され低域通過フィルタ部１
９、帯域通過フィルタ部２０、高域通過フィルタ部２１
に出力される。それぞれのフィルタでは遮断周波数ｆＣ
１，ｆｃ２および出力レベルは可変となっている。その
動作の一例として、低域通過フィルタ部１９の内部回路
を用いて説明する。低域通過フィルタ２３，２４゜２６
の周波数特性を第８図に示す。低域通過フィルタ２３の
遮断周波数はｆｏｌであり、低域通過フィルタ２４の遮
断周波数はｆ。３であり、低域通過フィルタ２６の遮断
周波数はｆＣ４である。スイッチ２４ｆ、切り替える事
により低域通過フィルタ部１９の遮断周波数は可変とな
る。
４、高域通過フィルタ部２６の周波数特性を第３図に示
す。低域通過フィルタ部１９の遮断周波数はｆ。１であ
る。帯域通過フィルタ２０の遮断周波数はｆ ｃｌ 、
ｆ Ｃ２である。高域通過フィルタ部２１の遮断周波数
はｆｃ２である。入力端子１７に入力されたオーディオ
信号は増幅器１８により増幅され低域通過フィルタ部１
９、帯域通過フィルタ部２０、高域通過フィルタ部２１
に出力される。それぞれのフィルタでは遮断周波数ｆＣ
１，ｆｃ２および出力レベルは可変となっている。その
動作の一例として、低域通過フィルタ部１９の内部回路
を用いて説明する。低域通過フィルタ２３，２４゜２６
の周波数特性を第８図に示す。低域通過フィルタ２３の
遮断周波数はｆｏｌであり、低域通過フィルタ２４の遮
断周波数はｆ。３であり、低域通過フィルタ２６の遮断
周波数はｆＣ４である。スイッチ２４ｆ、切り替える事
により低域通過フィルタ部１９の遮断周波数は可変とな
る。
又、出力レベル可変回路２７のスイッチ２８を切り替え
る事により低域通過フィルタ部１９の出力レベルは可変
となる。低域通過フィルタ部１９の遮断周波数がｆ。１
である時の位相特性、群遅延特性を第９図、第１０図に
示す。
る事により低域通過フィルタ部１９の出力レベルは可変
となる。低域通過フィルタ部１９の遮断周波数がｆ。１
である時の位相特性、群遅延特性を第９図、第１０図に
示す。
発明が解決しようとする問題点
しかしながら上記のような構成では、低域通過フィルタ
部１９、帯域通過フィルタ部２０．高域通過フィルタ部
２１のそれぞれの遮断周波数及び出力レベルの変化点を
多くしようとした時、多くの抵抗、コンデンサ、増幅器
が必要であり回路が大規模なものとなる事、抵抗、コン
デンサの値の経年変化に対応するため十分な補償が必要
である事、又、第８図に示すような位相特性となるため
、第９図に示すように群遅延特性が一定にならない。
部１９、帯域通過フィルタ部２０．高域通過フィルタ部
２１のそれぞれの遮断周波数及び出力レベルの変化点を
多くしようとした時、多くの抵抗、コンデンサ、増幅器
が必要であり回路が大規模なものとなる事、抵抗、コン
デンサの値の経年変化に対応するため十分な補償が必要
である事、又、第８図に示すような位相特性となるため
、第９図に示すように群遅延特性が一定にならない。
その結果遮断周波数周辺の信号の歪みが発生するという
問題点を有していた。
問題点を有していた。
本発明は上記問題点に鑑み、回路規模を縮小化できＩＣ
化に適し、経年変化のない特性を持ち、アナログフィル
タで実現できなかった遮断周波数周辺の信号の歪みのな
いディジタル・チャンネル・デバイダを提供するもので
ある。
化に適し、経年変化のない特性を持ち、アナログフィル
タで実現できなかった遮断周波数周辺の信号の歪みのな
いディジタル・チャンネル・デバイダを提供するもので
ある。
問題点を解決するための手段
上記問題点を解決するだめのディジタル・チャンイ・ル
・デバイダはオーディオ信号をアナログ・ディジタル変
換するアナログ・ディジタル変換器と、そのアナログ・
ディジタル変換器の出力が入力される第１の入力端子と
、メモリの出力が入力される第２の入力端子を有する複
数の非巡回型ディジタルフィルタと、その非巡回型ディ
ジタルフィルタの出力が入力され、その信号をディジタ
ル・アナログ変換する複数のディジタル・アナログ変換
器と、制御信号を前記非巡回型ディジタルフィルタの第
２の入力端子に出力するメモリという構成を備えたもの
である。
・デバイダはオーディオ信号をアナログ・ディジタル変
換するアナログ・ディジタル変換器と、そのアナログ・
ディジタル変換器の出力が入力される第１の入力端子と
、メモリの出力が入力される第２の入力端子を有する複
数の非巡回型ディジタルフィルタと、その非巡回型ディ
ジタルフィルタの出力が入力され、その信号をディジタ
ル・アナログ変換する複数のディジタル・アナログ変換
器と、制御信号を前記非巡回型ディジタルフィルタの第
２の入力端子に出力するメモリという構成を備えたもの
である。
作 用
本発明は上記した構成によって、低域通過フィルタ部、
帯域通過フィルタ部、高域通過フィルタ部を巡回型ディ
ジタルフィルタに置き換えた事により、回路規模を縮小
し、ＩＣ化に適し、特性の経年変化がなく、又遮断周波
数の周辺での信号の歪みをなくすことができる。
帯域通過フィルタ部、高域通過フィルタ部を巡回型ディ
ジタルフィルタに置き換えた事により、回路規模を縮小
し、ＩＣ化に適し、特性の経年変化がなく、又遮断周波
数の周辺での信号の歪みをなくすことができる。
実施例
以下本発明の一実施例のディジタル・チャンネル・デバ
イダについて、図面を参照しながら説明する。
イダについて、図面を参照しながら説明する。
第１図は本発明の一実施例におけるディジタル・チャン
ネル・デバイダのブロック図を示すものである。第１図
において、４０はオーディオ信号が入力される入力端子
、４１はオーディオ信号をアナログ・ディジタル変換す
るアナログ・ディジタル変換器（以下Ａ／Ｄ変換器とい
う）、４２はＡ／Ｄ変換器４１の出力信号のうち低域の
みを通過させる低域通過フィルタ用の非巡回型ディジタ
ルフィルタ、４３はＡ／Ｄ変換器４１の出力信号のうち
中域のみを通過させる帯域通過フィルタ用の非巡回型フ
ィルタ、４４はＡ／Ｄ 変換器４１の出力信号のうち高
域のみを通過させる高域通過フィルタ用の非巡回型フィ
ルタ、４６は非巡回型ディジタルフィルタ４２の出力信
号をディジタル・アナログ変換するディジタル・アナロ
グ変換器（以下Ｄ／Ａ変換器と略す）、４６は非巡回型
ディジタルフィルタ４３の出力信号をディジタル・アナ
ログ変換するＤ／Ａ変換器、４アは非巡回型ディジタル
フィルタ４４の出力信号をディジタル・アナログ変換す
るＤ／Ａ変換器、４８はＤ／Ａ変換器４６の出力信号を
スピーカ等に出力する出力端子、４９はＤ／Ａ変換器４
６の出力信号をスピーカ等に出力する出力端子、５０は
Ｄ／Ａ変換器４７の出力信号をスピーカ等に出力する出
力端子である。
ネル・デバイダのブロック図を示すものである。第１図
において、４０はオーディオ信号が入力される入力端子
、４１はオーディオ信号をアナログ・ディジタル変換す
るアナログ・ディジタル変換器（以下Ａ／Ｄ変換器とい
う）、４２はＡ／Ｄ変換器４１の出力信号のうち低域の
みを通過させる低域通過フィルタ用の非巡回型ディジタ
ルフィルタ、４３はＡ／Ｄ変換器４１の出力信号のうち
中域のみを通過させる帯域通過フィルタ用の非巡回型フ
ィルタ、４４はＡ／Ｄ 変換器４１の出力信号のうち高
域のみを通過させる高域通過フィルタ用の非巡回型フィ
ルタ、４６は非巡回型ディジタルフィルタ４２の出力信
号をディジタル・アナログ変換するディジタル・アナロ
グ変換器（以下Ｄ／Ａ変換器と略す）、４６は非巡回型
ディジタルフィルタ４３の出力信号をディジタル・アナ
ログ変換するＤ／Ａ変換器、４アは非巡回型ディジタル
フィルタ４４の出力信号をディジタル・アナログ変換す
るＤ／Ａ変換器、４８はＤ／Ａ変換器４６の出力信号を
スピーカ等に出力する出力端子、４９はＤ／Ａ変換器４
６の出力信号をスピーカ等に出力する出力端子、５０は
Ｄ／Ａ変換器４７の出力信号をスピーカ等に出力する出
力端子である。
第２図は非巡回型ディジタルフィルタ４２の回路図であ
る。１はＡ／Ｄ変換器４１の出力信号が入力される入力
端子、３ａ〜３ｎは遅延器、２は遅延器３ａ〜３ｎがＮ
個縦続接続された遅延回路、５ａ〜６ｎは遅延回路２の
それぞれの遅延器３ａ〜３ｎの出力とメモリ８より出力
される係数とを乗算する乗算器、４はＮ個の乗算器６ａ
〜６ｎにより構成される乗算回路、６は乗算回路４のＮ
個の乗算器６ａ〜６ｎの出力を加算する加算器、６ｐは
加算器６の出力にメモリ８の係数と乗算され出力レベル
を可変にする乗算器、７は乗算器５ｐＱ出力信号をＤ／
Ａ変換器４６に出力する出力端子である。非巡回型ディ
ジタルフィルタ４３．４４の内部回路は非巡回型ディジ
タルフィルタ４２と同じであるため説明を略す。
る。１はＡ／Ｄ変換器４１の出力信号が入力される入力
端子、３ａ〜３ｎは遅延器、２は遅延器３ａ〜３ｎがＮ
個縦続接続された遅延回路、５ａ〜６ｎは遅延回路２の
それぞれの遅延器３ａ〜３ｎの出力とメモリ８より出力
される係数とを乗算する乗算器、４はＮ個の乗算器６ａ
〜６ｎにより構成される乗算回路、６は乗算回路４のＮ
個の乗算器６ａ〜６ｎの出力を加算する加算器、６ｐは
加算器６の出力にメモリ８の係数と乗算され出力レベル
を可変にする乗算器、７は乗算器５ｐＱ出力信号をＤ／
Ａ変換器４６に出力する出力端子である。非巡回型ディ
ジタルフィルタ４３．４４の内部回路は非巡回型ディジ
タルフィルタ４２と同じであるため説明を略す。
以上のように構成されたディジタル・チャンネル・デバ
イダについて、以下第１図及び第２図を用いて、その動
作を説明する。まず第１図は全体のブロック図を示すも
のであって、入力端子４０に入力されたオーディオ信号
はＡ／Ｄ変換器４１でアナログ・ディジタル変換されて
非巡回型ディジタルフィルタ４２，４３．４４に出力さ
れる。
イダについて、以下第１図及び第２図を用いて、その動
作を説明する。まず第１図は全体のブロック図を示すも
のであって、入力端子４０に入力されたオーディオ信号
はＡ／Ｄ変換器４１でアナログ・ディジタル変換されて
非巡回型ディジタルフィルタ４２，４３．４４に出力さ
れる。
非巡回型ディジタルフィルタ４２は低域通過フィルタで
ありその遮断周波数はｆｃｌである。非巡回型ディジタ
ルフィルタ４３は帯域通過フィルタでありその遮断周波
数はｆｃｌとｆｃ２である。非巡回型ディジタルフィル
タ４４は高域通過フィルタでありその遮断周波数はＪｃ
２である。その周波数特性を第４図に示す。非巡回型デ
ィジタルフィルタ４２．４３．４４は従来例の低域通過
フィルタ部１９、帯域通過フィルタ部２０、高域通過フ
ィルタ部２１の周波数特性及び出力レベル特性と全く同
じである。非巡回型ディジタルフィルタ４２゜４３．４
４の出力はＤ／Ａ変換器４５ 、４６．４了によりディ
ジタル・アナログ変換されて出力端子４Ｂ 、４９．５
０より出力される。
ありその遮断周波数はｆｃｌである。非巡回型ディジタ
ルフィルタ４３は帯域通過フィルタでありその遮断周波
数はｆｃｌとｆｃ２である。非巡回型ディジタルフィル
タ４４は高域通過フィルタでありその遮断周波数はＪｃ
２である。その周波数特性を第４図に示す。非巡回型デ
ィジタルフィルタ４２．４３．４４は従来例の低域通過
フィルタ部１９、帯域通過フィルタ部２０、高域通過フ
ィルタ部２１の周波数特性及び出力レベル特性と全く同
じである。非巡回型ディジタルフィルタ４２゜４３．４
４の出力はＤ／Ａ変換器４５ 、４６．４了によりディ
ジタル・アナログ変換されて出力端子４Ｂ 、４９．５
０より出力される。
非巡回型ディジタルフィルタ４２ 、４３ 、４４の動
作を説明するため非巡回型ディジタルフィルタ４２の内
部回路を第２図に示しその説明をする。
作を説明するため非巡回型ディジタルフィルタ４２の内
部回路を第２図に示しその説明をする。
入力端子１に入力されたＡ／Ｄ 変換器４１の出力は遅
延回路２の遅延器３ａ〜３ｎにより遅延される。乗算器
６ａ〜５ｎは遅延器３ａ〜３ｎのそれぞれの出力とメモ
リ８から送られてぐる係数を乗算し、加算器６に出力す
る。加算器６の出力は乗算器５ｐに入力されメモリ８の
出力と乗算され、出力端子子よりＤ／Ａ変換器４Ｓに出
力される。
延回路２の遅延器３ａ〜３ｎにより遅延される。乗算器
６ａ〜５ｎは遅延器３ａ〜３ｎのそれぞれの出力とメモ
リ８から送られてぐる係数を乗算し、加算器６に出力す
る。加算器６の出力は乗算器５ｐに入力されメモリ８の
出力と乗算され、出力端子子よりＤ／Ａ変換器４Ｓに出
力される。
乗算器５ａ〜６ｎに送られるメモリ８の係数により非巡
回型ディジタルフィルタ４２の周波数特性は第６図のよ
うに遮断周波数が変化し、出力レベル特性は乗算器６ｐ
に送られてくるメモリ８の係数により決定される。非巡
回型ディジタルフィルタの位相特性は直線であるため群
遅延特性は一定である。非巡回型ディジタルフィルタ４
２の遮断周波数が第８図に示すようにｆ。１である時、
第９図に位相特性が直線で変化する様子を示す。従って
群遅延特性は第１０図に示すように一定となる。
回型ディジタルフィルタ４２の周波数特性は第６図のよ
うに遮断周波数が変化し、出力レベル特性は乗算器６ｐ
に送られてくるメモリ８の係数により決定される。非巡
回型ディジタルフィルタの位相特性は直線であるため群
遅延特性は一定である。非巡回型ディジタルフィルタ４
２の遮断周波数が第８図に示すようにｆ。１である時、
第９図に位相特性が直線で変化する様子を示す。従って
群遅延特性は第１０図に示すように一定となる。
このため遮断周波数周辺の信号の歪みがなくなる。
発明の効果
以上のように本発明は、アナログ・ディジタル変換器と
複数の非巡回型ディジタルフィルタと複数のディジタル
・アナログ変換器を設けることにより、回路規模を縮小
し、ＩＣ化に適し、特性の経年変化がなく又遮断周波数
の周辺での信号の歪みをなくすことができる。
複数の非巡回型ディジタルフィルタと複数のディジタル
・アナログ変換器を設けることにより、回路規模を縮小
し、ＩＣ化に適し、特性の経年変化がなく又遮断周波数
の周辺での信号の歪みをなくすことができる。
第１図は本発明の一実施例におけるディジタル・チャン
ネル・デバイダのブロック図、第２図は第１図の非巡回
型ディジタルフィルタの回路図、第３図は本発明の一実
施例の周波数特性図、第４図は同本実施例の非巡回型フ
ィルタの周波数特性図、第５図は第４図の位相特性図、
第６図は第４図の群遅延特性図、第７図は従来のチャン
ネル・デバイダのブロック図、第８図は同低域通過フィ
ルタの周波数特性図、第９図は第８図の位相特性図、第
１０図は第８図の群遅延特性図である。 １・・・・入力端子、２・・・・・・遅延回路、３ａ〜
３ｎ・・・・・・遅延器、４・・・・・・乗算回路、５
ａ〜５ｎ、５ｐ・・・・・・乗算器、６・・・・・・加
算器、７・・・・・出力端子、８・・・・・メモリ、４
０・・・入力端子、４１・・・・・Ａ／Ｄ変換器、４２
〜４４・・・・・非巡回型ディジタルフィルタ、４６〜
４７・・・・・Ｄ／Ａ変換器、４８〜６０・・・・・・
出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名菓
１ メ 第３図 第４図 第５図 第６図 周よ１又 第７図
ネル・デバイダのブロック図、第２図は第１図の非巡回
型ディジタルフィルタの回路図、第３図は本発明の一実
施例の周波数特性図、第４図は同本実施例の非巡回型フ
ィルタの周波数特性図、第５図は第４図の位相特性図、
第６図は第４図の群遅延特性図、第７図は従来のチャン
ネル・デバイダのブロック図、第８図は同低域通過フィ
ルタの周波数特性図、第９図は第８図の位相特性図、第
１０図は第８図の群遅延特性図である。 １・・・・入力端子、２・・・・・・遅延回路、３ａ〜
３ｎ・・・・・・遅延器、４・・・・・・乗算回路、５
ａ〜５ｎ、５ｐ・・・・・・乗算器、６・・・・・・加
算器、７・・・・・出力端子、８・・・・・メモリ、４
０・・・入力端子、４１・・・・・Ａ／Ｄ変換器、４２
〜４４・・・・・非巡回型ディジタルフィルタ、４６〜
４７・・・・・Ｄ／Ａ変換器、４８〜６０・・・・・・
出力端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名菓
１ メ 第３図 第４図 第５図 第６図 周よ１又 第７図
Claims (1)
- オーディオ信号をアナログ・ディジタル変換するアナロ
グ・ディジタル変換器と、そのアナログ・ディジタル変
換器の出力が入力される複数の非巡回型ディジタルフィ
ルタと、その非巡回型ディジタルフィルタの出力が入力
され、その信号をディジタル・アナログ変換する複数の
ディジタル・アナログ変換器とを備えたディジタル・チ
ャンネル・デバイダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249226A JPS62109421A (ja) | 1985-11-07 | 1985-11-07 | デイジタル・チヤンネル・デバイダ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249226A JPS62109421A (ja) | 1985-11-07 | 1985-11-07 | デイジタル・チヤンネル・デバイダ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62109421A true JPS62109421A (ja) | 1987-05-20 |
Family
ID=17189794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249226A Pending JPS62109421A (ja) | 1985-11-07 | 1985-11-07 | デイジタル・チヤンネル・デバイダ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62109421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175883A (ja) * | 2013-03-11 | 2014-09-22 | Onkyo Corp | チャンネルデバイダおよびこれを含む音声再生システム |
-
1985
- 1985-11-07 JP JP60249226A patent/JPS62109421A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014175883A (ja) * | 2013-03-11 | 2014-09-22 | Onkyo Corp | チャンネルデバイダおよびこれを含む音声再生システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436859A (en) | Method to reduce the power consumation of a digital filter bank analyzer reducing the number of multiplications | |
| JPS62109421A (ja) | デイジタル・チヤンネル・デバイダ | |
| JPS63211912A (ja) | デイジタル・ロ−カツト・フイルタ | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0557767B2 (ja) | ||
| JPH0738566B2 (ja) | デイジタルフイルタ | |
| JPH0770952B2 (ja) | オクタ−ブ多重フイルタ | |
| JP2629705B2 (ja) | 音質調整装置 | |
| JPS6229219A (ja) | アナログ信号の標本化回路 | |
| JPH0770950B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0744425B2 (ja) | デイジタル濾波回路 | |
| JPH02117204A (ja) | ディジタルチャンネルデバイダ | |
| JPS63256009A (ja) | ト−ン制御回路 | |
| JPH0728197B2 (ja) | オクタ−ブ多重フイルタ | |
| JP2932761B2 (ja) | ディジタル信号等化器 | |
| JPS63126310A (ja) | 音質調整装置 | |
| JPS63126311A (ja) | 音質調整装置 | |
| JPH08139606A (ja) | 信号処理回路 | |
| JPS59101527U (ja) | デイジタルチヤンネルデイバイダ | |
| JP2563277B2 (ja) | 映像信号処理装置 | |
| JPH0728198B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH0728475B2 (ja) | マルチウェイスピ−カ装置用ネットワ−ク | |
| JPS6354011A (ja) | デジタルチヤンネルデバイダ | |
| JPH04102395U (ja) | スピーカー用デイジタルチヤンネルデバイダ | |
| JPS63260314A (ja) | オクタ−ブ多重フイルタ |