JPH08139606A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH08139606A JPH08139606A JP23598294A JP23598294A JPH08139606A JP H08139606 A JPH08139606 A JP H08139606A JP 23598294 A JP23598294 A JP 23598294A JP 23598294 A JP23598294 A JP 23598294A JP H08139606 A JPH08139606 A JP H08139606A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- converter
- group delay
- analog
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換前あるいはＤ／Ａ変換後に通過さ
れるローパスフィルタの群遅延特性が平坦でないことに
よる不具合を解消する。 【構成】 アナログ信号はＬＰＦ１を通過した後、Ａ／
Ｄ変換器２によりデジタル信号に変換されＤＳＰ３によ
り信号処理される。処理後のデジタル信号はＤＡＰＦ６
を通過し、Ｄ／Ａ変換器４によりＤ／Ａされた後、ＬＰ
Ｆ５を通過する。このとき、ＬＰＦ１、５の群遅延特性
が平坦でないことにより出力アナログ信号の波形が乱れ
ることが、両ＬＰＦの遅延特性と逆の群遅延特性を有す
るＤＡＰＦ６により補正される。
れるローパスフィルタの群遅延特性が平坦でないことに
よる不具合を解消する。 【構成】 アナログ信号はＬＰＦ１を通過した後、Ａ／
Ｄ変換器２によりデジタル信号に変換されＤＳＰ３によ
り信号処理される。処理後のデジタル信号はＤＡＰＦ６
を通過し、Ｄ／Ａ変換器４によりＤ／Ａされた後、ＬＰ
Ｆ５を通過する。このとき、ＬＰＦ１、５の群遅延特性
が平坦でないことにより出力アナログ信号の波形が乱れ
ることが、両ＬＰＦの遅延特性と逆の群遅延特性を有す
るＤＡＰＦ６により補正される。
Description
【発明の詳細な説明】
【０００１】
【０００１】
【０００２】
【産業上の利用分野】本発明は、デジタル信号を信号処
理する信号処理回路に関するものである。 【０００３】 【０００２】 【０００４】 【従来の技術】デジタル信号処理の分野では、デジタル
信号を信号処理した後、処理した結果のデジタル信号を
Ｄ／Ａ変換してアナログ信号を出力したり、アナログ信
号をＡ／Ｄ変換してデジタル信号を得、これを信号処理
した後、処理した結果のデジタル信号をＤ／Ａ変換して
アナログ信号を出力したりすることが必要になることが
ある。 【０００５】 【０００３】上述の両方を行うこの種の回路として図７
に示すものがあった。図において、１は入力端ＩＮに入
力されるアナログ信号中のサンプリング周波数ｆｓの２
分の１の周波数以上の高域成分をカットするアナログロ
ーパスフィルタ（ＬＰＦ）、２はＬＰＦ１を通過したア
ナログ信号をデジタル信号に変換するアナログ／デジタ
ル（Ａ／Ｄ）変換器、３はＡ／Ｄ変換器２からのデジタ
ル信号を信号処理するデジタル信号処理回路（ＤＳ
Ｐ）、４はＤＳＰ３で処理された後のデジタル信号をア
ナログ信号に変換するＤ／Ａ変換器、５はＤ／Ａ変換器
４からのアナログ信号中の基本周波数成分のみを取り出
すアナログローパスフィルタ（ＬＰＦ）であり、ＬＰＦ
５の出力に得られる信号処理後の信号が出力端ＯＵＴか
ら出力される。 【０００６】 【０００４】以上の構成において、入力端ＩＮに入力さ
れるアナログ信号は折り返し歪を除くためＬＰＦ１によ
って高域成分がカットされた後、Ａ／Ｄ変換器２によっ
てデジタル信号に変換される。デジタル信号処理回路３
はＡ／Ｄ変換器２からのデジタル信号を入力し、各種の
デジタル処理を行う。デジタル信号処理後のデジタル信
号はＤ／Ａ変換器４によりアナログ信号に戻される。そ
して、ＬＰＦ５がＤ／Ａ変換器４の出力信号中から基本
周波数成分のみを取り出し、出力端ＯＵＴからアナログ
信号として出力する。 【０００７】 【０００５】 【０００８】 【発明が解決しようとする課題】ところで、上記ＬＰＦ
１及び５の遮断周波数をナイキスト周波数すなわちサン
プリング周波数ｆｓの２分の１の周波数に近づけた場
合、ＬＰＦ１、５の高域減衰特性は急峻なものが必要と
なり、遮断周波数付近で位相が回り、群遅延特性が平坦
でなくなる。群遅延特性が平坦でないと、ＬＰＦ１、５
を通過する信号中の或る周波数成分のみが他の成分より
遅延して入力信号波形と異なる波形の信号が出力される
ようになる。 【０００９】 【０００６】このようにデジタル信号をデジタル信号処
理した結果得られる信号をＤ／Ａ変換してアナログ信号
出力を得る場合に、Ｄ／Ａ変換後に通すＬＰＦ５の群遅
延特性が平坦でないことにより波形変形がもたらされる
が、原入力信号に忠実なデジタル信号処理されたアナロ
グ信号が得られないという問題がある。 【００１０】 【０００７】また、ＬＰＦ１が原入力信号と異なる波形
の信号を出力すると、これをＡ／Ｄ変換するＡ／Ｄ変換
器２の出力には原入力信号を忠実にＡ／Ｄ変換したデジ
タル信号が得られなくなり、結局デジタル信号処理回路
３によるデジタル信号処理の結果得られるデジタル信号
は原信号を忠実に信号処理したものとならなくなる。 【００１１】 【０００８】以上のように、デジタル信号処理する前段
で原入力信号が変質されることにより、このデジタル信
号処理の結果得られるデジタル信号をそのまま利用する
場合は勿論のこと、このデジタル信号をさらにＤ／Ａ変
換して得たアナログ信号を利用する場合にも、原入力信
号に忠実なデジタル信号処理された信号が得られないと
いう問題がある。 【００１２】 【０００９】本発明は上述した従来の回路の欠点を除去
するためになされたもので、デジタル入力信号を信号処
理した結果得られるデジタル信号をＤ／Ａ変換し、この
Ｄ／Ａ変換後のアナログ信号が通されるアナログローパ
スフィルタの群遅延特性が平坦でないことにより、アナ
ログローパスフィルタの出力信号が原信号の波形と異な
ったものとなって生じる、原デジタル入力信号に忠実な
デジタル信号処理されたアナログ信号が得られないとい
う不具合を解消した信号処理回路を提供することを主た
る目的としている。 【００１３】 【００１０】 【００１４】 【課題を解決するための手段】上述した課題を解決する
ための成された本発明は、デジタル信号をデジタル信号
処理するデジタル信号処理回路と、該デジタル信号処理
回路により処理した後のデジタル信号をＤ／Ａ変換する
Ｄ／Ａ変換器と、該Ｄ／Ａ変換器の出力に得られるアナ
ログ信号の基本周波数成分のみを通すアナログローパス
フィルタとを備え、該アナログローパスフィルタを通過
したアナログ信号を出力する信号処理回路であって、前
記デジタル信号処理回路と前記Ｄ／Ａ変換器との間に、
前記アナログローパスフィルタの群遅延特性を前もって
補正する前記アナログローパスフィルタにより生じる群
遅延特性と逆の群遅延特性を有するデジタルフィルタを
備えることを特徴とする。また、 【００１５】 【００１１】アナログ信号中の高域成分をカットする第
１のアナログローパスフィルタと、該第１のアナログロ
ーパスフィルタの出力をＡ／Ｄ変換するＡ／Ｄ変換器
と、該Ａ／Ｄ変換器の出力に得られるデジタル信号をデ
ジタル信号処理するデジタル信号処理回路と、該デジタ
ル信号処理回路により処理したデジタル信号をＤ／Ａ変
換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力に得られ
るアナログ信号の基本周波数成分のみを通す第２のアナ
ログローパスフィルタとを備える信号処理回路であっ
て、前記デジタル信号処理回路と前記Ｄ／Ａ変換器との
間に、前記第１のアナログローパスフィルタの群遅延特
性を補正するとともに、前記第２のアナログローパスフ
ィルタの群遅延特性を前もって補正する前記第１及び第
２のアナログローパスフィルタにより生じる群遅延特性
と逆の群遅延特性を有するデジタルフィルタを備えるこ
とを特徴とする。 【００１６】 【００１２】 【００１７】 【作用】デジタル信号はデジタル信号処理回路によりデ
ジタル信号処理され、該デジタル信号はデジタルフィル
タを通過し、さらにＤ／Ａ変換器によりＤ／Ａされた
後、アナログローパスフィルタを通過する。 【００１８】このとき、Ｄ／Ａ変換後にアナログ信号が
通されるアナログローパスフィルタの群遅延特性が平坦
でないことにより生じる波形変形が、アナログローパス
フィルタの群遅延特性をこれと逆の群遅延特性を有する
デジタルフィルタによってデジタル信号の状態で処理し
て補正することにより解消される。 【００１９】 【００１３】また、アナログ信号は第１のアナログロー
パスフィルタを通過してその高域成分がカットされた
後、Ａ／Ｄ変換器によりデジタル信号に変換され、デジ
タル信号処理回路により信号処理される。処理後のデジ
タル信号はデジタルフィルタを通過し、さらにＤ／Ａ変
換器によりＤ／Ａされた後、第２のアナログローパスフ
ィルタを通過する。 【００２０】このとき、Ａ／Ｄ変換前及びＤ／Ａ変換後
にアナログ信号がそれぞれ通されるアナログローパスフ
ィルタの群遅延特性が平坦でないことにより原入力信号
に対し出力信号の波形が乱れることが、両アナログロー
パスフィルタの群遅延特性をこれと逆の群遅延特性を有
するデジタルフィルタによってデジタル信号の状態で処
理して補正することにより解消される。 【００２１】 【００１４】 【００２２】 【実施例】以下、本発明の実施例を図に基づいて説明す
る。 【００２３】図１は本発明によるアナログ入力−アナロ
グ出力の信号処理回路の一実施例を示すブロック図であ
り、図において、図７について上述したものと同様のも
のには同一符号を付してある。 【００２４】６はＡ／Ｄ変換器２の前に設けられている
アナログローパスフィルタ（ＬＰＦ）１、及びＤ／Ａ変
換器４の後に設けられているＬＰＦ５の両群遅延特性を
補正するために、Ｄ／Ａ変換器４の前に設けられたデジ
タルオールパスフィルタ（ＤＡＰＦ）で、該フィルタの
群遅延は任意に設定することができる。 【００２５】 【００１５】今、ＬＰＦ１、５の各々が図２に示すよう
な周波数特性及び群遅延特性を有し、群遅延特性が遮断
周波数ｆｃ（＝ｆｓ／２）付近で平坦でないとすると、
ＤＡＰＦ６としては、図３に示すようにレベルが周波数
に対して一定で、群遅延時間がＬＰＦ１及び５とは逆に
周波数ｆｃ付近で小さくなるようになしたものを使用す
ればよく、ＤＡＰＦ６はＬＰＦ１を通った後の信号の群
遅延と、ＬＰＦ５を通る信号の群遅延を補正する。 【００２６】 【００１６】デジタルフィルタはＩＩＲ（巡回）型のも
のについて示すと、一般に図４に示 【００２７】すような構成となっている。図において、
Ａ、Ｂは乗算器、 【外１】 は１サンプル遅延回路、＋は加算器である。 【００２８】図示構成のフィルタの伝達関数Ｈ（Ｚ）
は、 【００２９】 【数１】 で表わされ、式中の係数Ａ0 、Ａ1 、Ａ2 、Ｂ1 、Ｂ2
を変えることにより、ローパス、バンドパス等の種々の
フィルタ特性を得ることができる。 【００３０】このようなフィルタを全帯域通過フィルタ
（ＡＰＦ）にするためには、例えば下式の伝達関数のよ
うに係数を定めればよい。 【００３１】 【数２】 式中、γ、θはフィルタのＺ平面（図５）上の極の位置
で示される実数値、Ｃは定数である。 【００３２】上式のフィルタの振幅特性は、 【００３３】 【数３】 となり、周波数−振幅特性は平坦になる。また、位相特
性は、 【００３４】 【数４】 は表わされ、群遅延特性は、 【００３５】 【数５】 となる。 【００３６】 【００１７】以上のような理論のもとでアナログＬＰＦ
の群遅延特性を補正するＤＡＰＦを設計するには、計算
機を用いた反復的な計算等を行う。 【００３７】 【００１８】図６は本発明によるデジタル入力−アナロ
グ出力の信号処理回路の実施例を示し、図１について上
述したものと同様のものには同一符号を付してある。 【００３８】ＤＳＰ３には所定のデジタル信号が入力さ
れ、その出力がＤＡＰＦ６−Ｄ／Ａ変換器４−ＬＰＦ５
の経路で通過し、出力端ＯＵＴに出力される。 【００３９】なお、ＤＡＰＦ６の群遅延特性はＬＰＦ５
の群遅延特性と逆の特性を有している。 【００４０】 【００１９】図６の実施例においては、デジタル信号は
ＤＳＰ６によって信号処理され、その処理結果がＤＡＰ
Ｆ６に入力され、該ＤＡＰＦ６によりＬＰＦ５の群遅延
特性を前もって補正する。 【００４１】 【００２０】なお、上述の各実施例において、ＬＰＦの
群遅延補正のためにＤＡＰＦを用いているが、これはア
ナログＬＰＦの通過帯域についてフラットな周波数特性
を有していればよく、必ずしもオールパスである必要は
ない。 【００４２】 【００２１】 【００４３】 【発明の効果】以上のように、本発明によれば、デジタ
ル信号処理後にＤ／Ａ変換するものにおいて、Ｄ／Ａ変
換後にアナログ信号が通過されるアナログローパスフィ
ルタの群遅延特性が平坦でないことにより生じる波形変
形が、アナログローパスフィルタをこれと逆の群遅延特
性を有する信号処理回路とＤ／Ａ変換器との間に設けた
デジタルフィルタによってデジタル信号の状態で処理し
て補正することにより解消されるので、原デジタル入力
信号に忠実なデジタル信号処理されたアナログ信号が得
られる。 【００４４】 【００２２】また、本発明によれば、デジタル信号処理
の前段で入力アナログ信号をＡ／Ｄ変換するとともに、
デジタル信号処理の後段でＤ／Ａ変換するものにおい
て、Ａ／Ｄ変換前及びＤ／Ａ変換後にアナログ信号がそ
れぞれ通されるアナログローパスフィルタの群遅延特性
が平坦でないことにより原入力信号に対する出力信号の
波形が乱れることが、両アナログローパスフィルタの群
遅延特性をこれと逆の群遅延特性を有する信号処理回路
とＤ／Ａ変換器との間に設けたデジタルフィルタによっ
てデジタル信号の状態で処理して補正することにより解
消されるので、原入力信号に対し出力信号の波形が変形
されることがない。 【００４５】 【００２３】しかも、アナログローパスフィルタの群遅
延特性を補正するためのデジタルフィルタの群遅延特性
が精度良く設定することができるので、特性補正がより
完全な形で行われるようになるという効果も得られる。
理する信号処理回路に関するものである。 【０００３】 【０００２】 【０００４】 【従来の技術】デジタル信号処理の分野では、デジタル
信号を信号処理した後、処理した結果のデジタル信号を
Ｄ／Ａ変換してアナログ信号を出力したり、アナログ信
号をＡ／Ｄ変換してデジタル信号を得、これを信号処理
した後、処理した結果のデジタル信号をＤ／Ａ変換して
アナログ信号を出力したりすることが必要になることが
ある。 【０００５】 【０００３】上述の両方を行うこの種の回路として図７
に示すものがあった。図において、１は入力端ＩＮに入
力されるアナログ信号中のサンプリング周波数ｆｓの２
分の１の周波数以上の高域成分をカットするアナログロ
ーパスフィルタ（ＬＰＦ）、２はＬＰＦ１を通過したア
ナログ信号をデジタル信号に変換するアナログ／デジタ
ル（Ａ／Ｄ）変換器、３はＡ／Ｄ変換器２からのデジタ
ル信号を信号処理するデジタル信号処理回路（ＤＳ
Ｐ）、４はＤＳＰ３で処理された後のデジタル信号をア
ナログ信号に変換するＤ／Ａ変換器、５はＤ／Ａ変換器
４からのアナログ信号中の基本周波数成分のみを取り出
すアナログローパスフィルタ（ＬＰＦ）であり、ＬＰＦ
５の出力に得られる信号処理後の信号が出力端ＯＵＴか
ら出力される。 【０００６】 【０００４】以上の構成において、入力端ＩＮに入力さ
れるアナログ信号は折り返し歪を除くためＬＰＦ１によ
って高域成分がカットされた後、Ａ／Ｄ変換器２によっ
てデジタル信号に変換される。デジタル信号処理回路３
はＡ／Ｄ変換器２からのデジタル信号を入力し、各種の
デジタル処理を行う。デジタル信号処理後のデジタル信
号はＤ／Ａ変換器４によりアナログ信号に戻される。そ
して、ＬＰＦ５がＤ／Ａ変換器４の出力信号中から基本
周波数成分のみを取り出し、出力端ＯＵＴからアナログ
信号として出力する。 【０００７】 【０００５】 【０００８】 【発明が解決しようとする課題】ところで、上記ＬＰＦ
１及び５の遮断周波数をナイキスト周波数すなわちサン
プリング周波数ｆｓの２分の１の周波数に近づけた場
合、ＬＰＦ１、５の高域減衰特性は急峻なものが必要と
なり、遮断周波数付近で位相が回り、群遅延特性が平坦
でなくなる。群遅延特性が平坦でないと、ＬＰＦ１、５
を通過する信号中の或る周波数成分のみが他の成分より
遅延して入力信号波形と異なる波形の信号が出力される
ようになる。 【０００９】 【０００６】このようにデジタル信号をデジタル信号処
理した結果得られる信号をＤ／Ａ変換してアナログ信号
出力を得る場合に、Ｄ／Ａ変換後に通すＬＰＦ５の群遅
延特性が平坦でないことにより波形変形がもたらされる
が、原入力信号に忠実なデジタル信号処理されたアナロ
グ信号が得られないという問題がある。 【００１０】 【０００７】また、ＬＰＦ１が原入力信号と異なる波形
の信号を出力すると、これをＡ／Ｄ変換するＡ／Ｄ変換
器２の出力には原入力信号を忠実にＡ／Ｄ変換したデジ
タル信号が得られなくなり、結局デジタル信号処理回路
３によるデジタル信号処理の結果得られるデジタル信号
は原信号を忠実に信号処理したものとならなくなる。 【００１１】 【０００８】以上のように、デジタル信号処理する前段
で原入力信号が変質されることにより、このデジタル信
号処理の結果得られるデジタル信号をそのまま利用する
場合は勿論のこと、このデジタル信号をさらにＤ／Ａ変
換して得たアナログ信号を利用する場合にも、原入力信
号に忠実なデジタル信号処理された信号が得られないと
いう問題がある。 【００１２】 【０００９】本発明は上述した従来の回路の欠点を除去
するためになされたもので、デジタル入力信号を信号処
理した結果得られるデジタル信号をＤ／Ａ変換し、この
Ｄ／Ａ変換後のアナログ信号が通されるアナログローパ
スフィルタの群遅延特性が平坦でないことにより、アナ
ログローパスフィルタの出力信号が原信号の波形と異な
ったものとなって生じる、原デジタル入力信号に忠実な
デジタル信号処理されたアナログ信号が得られないとい
う不具合を解消した信号処理回路を提供することを主た
る目的としている。 【００１３】 【００１０】 【００１４】 【課題を解決するための手段】上述した課題を解決する
ための成された本発明は、デジタル信号をデジタル信号
処理するデジタル信号処理回路と、該デジタル信号処理
回路により処理した後のデジタル信号をＤ／Ａ変換する
Ｄ／Ａ変換器と、該Ｄ／Ａ変換器の出力に得られるアナ
ログ信号の基本周波数成分のみを通すアナログローパス
フィルタとを備え、該アナログローパスフィルタを通過
したアナログ信号を出力する信号処理回路であって、前
記デジタル信号処理回路と前記Ｄ／Ａ変換器との間に、
前記アナログローパスフィルタの群遅延特性を前もって
補正する前記アナログローパスフィルタにより生じる群
遅延特性と逆の群遅延特性を有するデジタルフィルタを
備えることを特徴とする。また、 【００１５】 【００１１】アナログ信号中の高域成分をカットする第
１のアナログローパスフィルタと、該第１のアナログロ
ーパスフィルタの出力をＡ／Ｄ変換するＡ／Ｄ変換器
と、該Ａ／Ｄ変換器の出力に得られるデジタル信号をデ
ジタル信号処理するデジタル信号処理回路と、該デジタ
ル信号処理回路により処理したデジタル信号をＤ／Ａ変
換するＤ／Ａ変換器と、該Ｄ／Ａ変換器の出力に得られ
るアナログ信号の基本周波数成分のみを通す第２のアナ
ログローパスフィルタとを備える信号処理回路であっ
て、前記デジタル信号処理回路と前記Ｄ／Ａ変換器との
間に、前記第１のアナログローパスフィルタの群遅延特
性を補正するとともに、前記第２のアナログローパスフ
ィルタの群遅延特性を前もって補正する前記第１及び第
２のアナログローパスフィルタにより生じる群遅延特性
と逆の群遅延特性を有するデジタルフィルタを備えるこ
とを特徴とする。 【００１６】 【００１２】 【００１７】 【作用】デジタル信号はデジタル信号処理回路によりデ
ジタル信号処理され、該デジタル信号はデジタルフィル
タを通過し、さらにＤ／Ａ変換器によりＤ／Ａされた
後、アナログローパスフィルタを通過する。 【００１８】このとき、Ｄ／Ａ変換後にアナログ信号が
通されるアナログローパスフィルタの群遅延特性が平坦
でないことにより生じる波形変形が、アナログローパス
フィルタの群遅延特性をこれと逆の群遅延特性を有する
デジタルフィルタによってデジタル信号の状態で処理し
て補正することにより解消される。 【００１９】 【００１３】また、アナログ信号は第１のアナログロー
パスフィルタを通過してその高域成分がカットされた
後、Ａ／Ｄ変換器によりデジタル信号に変換され、デジ
タル信号処理回路により信号処理される。処理後のデジ
タル信号はデジタルフィルタを通過し、さらにＤ／Ａ変
換器によりＤ／Ａされた後、第２のアナログローパスフ
ィルタを通過する。 【００２０】このとき、Ａ／Ｄ変換前及びＤ／Ａ変換後
にアナログ信号がそれぞれ通されるアナログローパスフ
ィルタの群遅延特性が平坦でないことにより原入力信号
に対し出力信号の波形が乱れることが、両アナログロー
パスフィルタの群遅延特性をこれと逆の群遅延特性を有
するデジタルフィルタによってデジタル信号の状態で処
理して補正することにより解消される。 【００２１】 【００１４】 【００２２】 【実施例】以下、本発明の実施例を図に基づいて説明す
る。 【００２３】図１は本発明によるアナログ入力−アナロ
グ出力の信号処理回路の一実施例を示すブロック図であ
り、図において、図７について上述したものと同様のも
のには同一符号を付してある。 【００２４】６はＡ／Ｄ変換器２の前に設けられている
アナログローパスフィルタ（ＬＰＦ）１、及びＤ／Ａ変
換器４の後に設けられているＬＰＦ５の両群遅延特性を
補正するために、Ｄ／Ａ変換器４の前に設けられたデジ
タルオールパスフィルタ（ＤＡＰＦ）で、該フィルタの
群遅延は任意に設定することができる。 【００２５】 【００１５】今、ＬＰＦ１、５の各々が図２に示すよう
な周波数特性及び群遅延特性を有し、群遅延特性が遮断
周波数ｆｃ（＝ｆｓ／２）付近で平坦でないとすると、
ＤＡＰＦ６としては、図３に示すようにレベルが周波数
に対して一定で、群遅延時間がＬＰＦ１及び５とは逆に
周波数ｆｃ付近で小さくなるようになしたものを使用す
ればよく、ＤＡＰＦ６はＬＰＦ１を通った後の信号の群
遅延と、ＬＰＦ５を通る信号の群遅延を補正する。 【００２６】 【００１６】デジタルフィルタはＩＩＲ（巡回）型のも
のについて示すと、一般に図４に示 【００２７】すような構成となっている。図において、
Ａ、Ｂは乗算器、 【外１】 は１サンプル遅延回路、＋は加算器である。 【００２８】図示構成のフィルタの伝達関数Ｈ（Ｚ）
は、 【００２９】 【数１】 で表わされ、式中の係数Ａ0 、Ａ1 、Ａ2 、Ｂ1 、Ｂ2
を変えることにより、ローパス、バンドパス等の種々の
フィルタ特性を得ることができる。 【００３０】このようなフィルタを全帯域通過フィルタ
（ＡＰＦ）にするためには、例えば下式の伝達関数のよ
うに係数を定めればよい。 【００３１】 【数２】 式中、γ、θはフィルタのＺ平面（図５）上の極の位置
で示される実数値、Ｃは定数である。 【００３２】上式のフィルタの振幅特性は、 【００３３】 【数３】 となり、周波数−振幅特性は平坦になる。また、位相特
性は、 【００３４】 【数４】 は表わされ、群遅延特性は、 【００３５】 【数５】 となる。 【００３６】 【００１７】以上のような理論のもとでアナログＬＰＦ
の群遅延特性を補正するＤＡＰＦを設計するには、計算
機を用いた反復的な計算等を行う。 【００３７】 【００１８】図６は本発明によるデジタル入力−アナロ
グ出力の信号処理回路の実施例を示し、図１について上
述したものと同様のものには同一符号を付してある。 【００３８】ＤＳＰ３には所定のデジタル信号が入力さ
れ、その出力がＤＡＰＦ６−Ｄ／Ａ変換器４−ＬＰＦ５
の経路で通過し、出力端ＯＵＴに出力される。 【００３９】なお、ＤＡＰＦ６の群遅延特性はＬＰＦ５
の群遅延特性と逆の特性を有している。 【００４０】 【００１９】図６の実施例においては、デジタル信号は
ＤＳＰ６によって信号処理され、その処理結果がＤＡＰ
Ｆ６に入力され、該ＤＡＰＦ６によりＬＰＦ５の群遅延
特性を前もって補正する。 【００４１】 【００２０】なお、上述の各実施例において、ＬＰＦの
群遅延補正のためにＤＡＰＦを用いているが、これはア
ナログＬＰＦの通過帯域についてフラットな周波数特性
を有していればよく、必ずしもオールパスである必要は
ない。 【００４２】 【００２１】 【００４３】 【発明の効果】以上のように、本発明によれば、デジタ
ル信号処理後にＤ／Ａ変換するものにおいて、Ｄ／Ａ変
換後にアナログ信号が通過されるアナログローパスフィ
ルタの群遅延特性が平坦でないことにより生じる波形変
形が、アナログローパスフィルタをこれと逆の群遅延特
性を有する信号処理回路とＤ／Ａ変換器との間に設けた
デジタルフィルタによってデジタル信号の状態で処理し
て補正することにより解消されるので、原デジタル入力
信号に忠実なデジタル信号処理されたアナログ信号が得
られる。 【００４４】 【００２２】また、本発明によれば、デジタル信号処理
の前段で入力アナログ信号をＡ／Ｄ変換するとともに、
デジタル信号処理の後段でＤ／Ａ変換するものにおい
て、Ａ／Ｄ変換前及びＤ／Ａ変換後にアナログ信号がそ
れぞれ通されるアナログローパスフィルタの群遅延特性
が平坦でないことにより原入力信号に対する出力信号の
波形が乱れることが、両アナログローパスフィルタの群
遅延特性をこれと逆の群遅延特性を有する信号処理回路
とＤ／Ａ変換器との間に設けたデジタルフィルタによっ
てデジタル信号の状態で処理して補正することにより解
消されるので、原入力信号に対し出力信号の波形が変形
されることがない。 【００４５】 【００２３】しかも、アナログローパスフィルタの群遅
延特性を補正するためのデジタルフィルタの群遅延特性
が精度良く設定することができるので、特性補正がより
完全な形で行われるようになるという効果も得られる。
【図面の簡単な説明】
【図１】本発明による信号処理回路の一実施例を示すブ
ロック図である。 【図２】図１中のＬＰＦの周波数特性及び群遅延特性を
示す特性グラフである。 【図３】図１中のＤＡＰＦの周波数特性及び群遅延特性
を示す特性グラフである。 【図４】デジタルフィルタの一般的な構成を示すブロッ
ク図である。 【図５】全帯域通過フィルタの伝達関数を説明するため
の説明図である。 【図６】本発明による信号処理回路の他の実施例を示す
ブロック図である。 【図７】従来の信号処理回路の一例を示すブロック図で
ある。 【符号の説明】 １、５ ＬＰＦ ２ Ａ／Ｄ変換器 ３ ＤＳＰ ４ Ｄ／Ａ変換器 ６ ＤＡＰＦ
ロック図である。 【図２】図１中のＬＰＦの周波数特性及び群遅延特性を
示す特性グラフである。 【図３】図１中のＤＡＰＦの周波数特性及び群遅延特性
を示す特性グラフである。 【図４】デジタルフィルタの一般的な構成を示すブロッ
ク図である。 【図５】全帯域通過フィルタの伝達関数を説明するため
の説明図である。 【図６】本発明による信号処理回路の他の実施例を示す
ブロック図である。 【図７】従来の信号処理回路の一例を示すブロック図で
ある。 【符号の説明】 １、５ ＬＰＦ ２ Ａ／Ｄ変換器 ３ ＤＳＰ ４ Ｄ／Ａ変換器 ６ ＤＡＰＦ
Claims (1)
- 【特許請求の範囲】 （１） デジタル信号をデジタル信号処理するデジタル
信号処理回路と、 該デジタル信号処理回路により処理した後のデジタル信
号をＤ／Ａ変換するＤ／Ａ変換器と、 該Ｄ／Ａ変換器の出力に得られるアナログ信号の基本周
波数成分のみを通すアナログローパスフィルタとを備
え、 該アナログローパスフィルタを通過したアナログ信号を
出力する信号処理回路であって、 前記デジタル信号処理回路と前記Ｄ／Ａ変換器との間
に、前記アナログローパスフィルタの群遅延特性を前も
って補正する前記アナログローパスフィルタにより生じ
る群遅延特性と逆の群遅延特性を有するデジタルフィル
タを備えることを特徴とする信号処理回路。 （２） アナログ信号中の高域成分をカットする第１の
アナログローパスフィルタと、 該第１のアナログローパスフィルタの出力をＡ／Ｄ変換
するＡ／Ｄ変換器と、 該Ａ／Ｄ変換器の出力に得られるデジタル信号をデジタ
ル信号処理するデジタル信号処理回路と、 該デジタル信号処理回路により処理したデジタル信号を
Ｄ／Ａ変換するＤ／Ａ変換器と、 該Ｄ／Ａ変換器の出力に得られるアナログ信号の基本周
波数成分のみを通す第２のアナログローパスフィルタと
を備える信号処理回路であって、 前記デジタル信号処理回路と前記Ｄ／Ａ変換器との間
に、前記第１のアナログローパスフィルタの群遅延特性
を補正するとともに、前記第２のアナログローパスフィ
ルタの群遅延特性を前もって補正する前記第１及び第２
のアナログローパスフィルタにより生じる群遅延特性と
逆の群遅延特性を有するデジタルフィルタを備えること
を特徴とする信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23598294A JPH08139606A (ja) | 1994-09-05 | 1994-09-05 | 信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23598294A JPH08139606A (ja) | 1994-09-05 | 1994-09-05 | 信号処理回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60082183A Division JPH0728216B2 (ja) | 1985-04-19 | 1985-04-19 | 信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139606A true JPH08139606A (ja) | 1996-05-31 |
Family
ID=16994068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23598294A Pending JPH08139606A (ja) | 1994-09-05 | 1994-09-05 | 信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139606A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068319A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | 群遅延特性補償装置及び群遅延特性補償方法 |
| JP2013513342A (ja) * | 2009-12-07 | 2013-04-18 | クゥアルコム・インコーポレイテッド | アナログ積分のためのデジタル補償を有するフェイズロックループ |
| US8884672B2 (en) | 2009-12-07 | 2014-11-11 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140822A (en) * | 1978-04-25 | 1979-11-01 | Nippon Hoso Kyokai <Nhk> | Processing system for digital signal |
| JPS6010463A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | デイジタルオ−デイオ再生装置 |
| JPS6032167A (ja) * | 1983-07-31 | 1985-02-19 | Nec Home Electronics Ltd | アナログデイジタル変換装置 |
| JPS60117926A (ja) * | 1983-11-30 | 1985-06-25 | Nec Home Electronics Ltd | Ｆｍチユ−ナ |
-
1994
- 1994-09-05 JP JP23598294A patent/JPH08139606A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54140822A (en) * | 1978-04-25 | 1979-11-01 | Nippon Hoso Kyokai <Nhk> | Processing system for digital signal |
| JPS6010463A (ja) * | 1983-06-30 | 1985-01-19 | Nec Home Electronics Ltd | デイジタルオ−デイオ再生装置 |
| JPS6032167A (ja) * | 1983-07-31 | 1985-02-19 | Nec Home Electronics Ltd | アナログデイジタル変換装置 |
| JPS60117926A (ja) * | 1983-11-30 | 1985-06-25 | Nec Home Electronics Ltd | Ｆｍチユ−ナ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010068319A (ja) * | 2008-09-11 | 2010-03-25 | Fujitsu Ltd | 群遅延特性補償装置及び群遅延特性補償方法 |
| US7916049B2 (en) * | 2008-09-11 | 2011-03-29 | Fujitsu Limited | Group delay characteristic correcting device and group delay characteristic correcting method |
| JP2013513342A (ja) * | 2009-12-07 | 2013-04-18 | クゥアルコム・インコーポレイテッド | アナログ積分のためのデジタル補償を有するフェイズロックループ |
| US8884672B2 (en) | 2009-12-07 | 2014-11-11 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3089630B2 (ja) | サンプリングレート変換装置 | |
| US6337999B1 (en) | Oversampled differential clipper | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| JPH08139606A (ja) | 信号処理回路 | |
| JP2918857B2 (ja) | デジタルセンターラインフィルタ | |
| JP2653775B2 (ja) | サンプリングレート変換装置 | |
| US8379740B2 (en) | Wide-band signal processor | |
| JPH08139601A (ja) | 信号処理回路 | |
| JPH04297112A (ja) | デジタル型ｖｓｂ変調装置 | |
| JPH0728216B2 (ja) | 信号処理回路 | |
| JP2002043965A (ja) | 受信機 | |
| EP1160978A1 (en) | Digital filter | |
| US6332151B1 (en) | Time discrete filter | |
| JPH1051269A (ja) | ローパスフィルタ | |
| JPH0515087B2 (ja) | ||
| JP2979712B2 (ja) | フィルタ装置 | |
| JP2919475B2 (ja) | Ｆｍ復調器における適応制御型ヒルベルト変換器 | |
| JP3983364B2 (ja) | ディジタル変調装置 | |
| JP2563277B2 (ja) | 映像信号処理装置 | |
| JPS63126310A (ja) | 音質調整装置 | |
| JP3236440B2 (ja) | フィルタ回路装置 | |
| JPS63126311A (ja) | 音質調整装置 | |
| JPS6114689B2 (ja) | ||
| JPH08116237A (ja) | 最小位相推移フイルタの設計方法 | |
| JPH03112276A (ja) | リンギング補償回路 |