JP3236440B2 - フィルタ回路装置 - Google Patents
フィルタ回路装置Info
- Publication number
- JP3236440B2 JP3236440B2 JP03340194A JP3340194A JP3236440B2 JP 3236440 B2 JP3236440 B2 JP 3236440B2 JP 03340194 A JP03340194 A JP 03340194A JP 3340194 A JP3340194 A JP 3340194A JP 3236440 B2 JP3236440 B2 JP 3236440B2
- Authority
- JP
- Japan
- Prior art keywords
- histogram
- conversion
- output
- signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、映像信号などの信号に
含まれるノイズを除去するフィルタ回路装置に関するも
のである。
含まれるノイズを除去するフィルタ回路装置に関するも
のである。
【０００２】
【従来の技術】図７は、映像信号に重畳されたノイズ信
号を除去する従来のフィルタ回路装置を示している。図
７において、１は映像信号源、２は伝搬ノイズ源であ
り、映像信号源１から出力される映像信号に伝搬ノイズ
源２のノイズが加算回路３で加算される。図７は、映像
信号源１と伝搬ノイズ源２とを模擬的に分けて示してい
るが、車載用テレビジョン受信機などでは、受信映像信
号にマルチパスノイズやフェージングによるノイズなど
が重畳されるものである。図７において、４は映像信号
の周波数帯域を通過させるローパスフィルタであり、ノ
イズが重畳された映像信号をローパスフィルタ４を通過
させることにより、映像信号の周波数帯域より低い周波
数のノイズが除去されるものである。
号を除去する従来のフィルタ回路装置を示している。図
７において、１は映像信号源、２は伝搬ノイズ源であ
り、映像信号源１から出力される映像信号に伝搬ノイズ
源２のノイズが加算回路３で加算される。図７は、映像
信号源１と伝搬ノイズ源２とを模擬的に分けて示してい
るが、車載用テレビジョン受信機などでは、受信映像信
号にマルチパスノイズやフェージングによるノイズなど
が重畳されるものである。図７において、４は映像信号
の周波数帯域を通過させるローパスフィルタであり、ノ
イズが重畳された映像信号をローパスフィルタ４を通過
させることにより、映像信号の周波数帯域より低い周波
数のノイズが除去されるものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例のように信号に重畳されたノイズを除去するため
に、ローパスフィルタを使用する場合、信号の周波数帯
域内のノイズを除去することができない問題があるとと
もに、ローパスフィルタを使用することにより、信号の
位相遅れや信号の立ち上がり特性に歪みが発生する問題
があった。
来例のように信号に重畳されたノイズを除去するため
に、ローパスフィルタを使用する場合、信号の周波数帯
域内のノイズを除去することができない問題があるとと
もに、ローパスフィルタを使用することにより、信号の
位相遅れや信号の立ち上がり特性に歪みが発生する問題
があった。
【０００４】本発明は、上記従来の問題点を解消するも
のであり、信号の周波数帯域内のノイズを除去すること
ができ、また信号の位相遅れ、信号の立ち上がり特性に
おける歪みが発生しないフィルタ回路装置を提供するこ
とを目的とするものである。
のであり、信号の周波数帯域内のノイズを除去すること
ができ、また信号の位相遅れ、信号の立ち上がり特性に
おける歪みが発生しないフィルタ回路装置を提供するこ
とを目的とするものである。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ディジタル信号をヒストグラフデータに
変換するヒストグラフ変換手段と、上記ヒストグラフ変
換手段で変換された上記ヒストグラフデータを遅延手段
で遅延させたデータと遅延させる前のデータとをビット
毎に比較し、比較結果が同一ならばそのまま出力し、比
較結果が同一でないなら前回の結果を出力するフィルタ
手段と、上記フィルタ手段の出力を逆ヒストグラフ変換
する逆ヒストグラフ変換手段とを具備したことを特徴と
するものである。
成するために、ディジタル信号をヒストグラフデータに
変換するヒストグラフ変換手段と、上記ヒストグラフ変
換手段で変換された上記ヒストグラフデータを遅延手段
で遅延させたデータと遅延させる前のデータとをビット
毎に比較し、比較結果が同一ならばそのまま出力し、比
較結果が同一でないなら前回の結果を出力するフィルタ
手段と、上記フィルタ手段の出力を逆ヒストグラフ変換
する逆ヒストグラフ変換手段とを具備したことを特徴と
するものである。
【０００６】
【作用】本発明は上記のような構成であり、ノイズが重
畳された信号が入力されると、ヒストグラフ変換手段に
よりヒストグラフデータに変換され、フィルタ手段で
は、ヒストグラフデータを任意ビット遅延したデータと
遅延させる前のデータとを各ビット毎比較し、比較結果
が同一（０と０、または１と１）であれば、そのまま
（０または１）を出力し、比較結果が同一でない（０と
１、または１と０）ならば、前回の比較結果を出力す
る。次にフィルタ手段の出力が逆ヒストグラフ変換手段
で逆変換されて出力されるものであり、ノイズが重畳さ
れたディジタル信号を上記各手段で処理することによ
り、ノイズが除去されるものである。
畳された信号が入力されると、ヒストグラフ変換手段に
よりヒストグラフデータに変換され、フィルタ手段で
は、ヒストグラフデータを任意ビット遅延したデータと
遅延させる前のデータとを各ビット毎比較し、比較結果
が同一（０と０、または１と１）であれば、そのまま
（０または１）を出力し、比較結果が同一でない（０と
１、または１と０）ならば、前回の比較結果を出力す
る。次にフィルタ手段の出力が逆ヒストグラフ変換手段
で逆変換されて出力されるものであり、ノイズが重畳さ
れたディジタル信号を上記各手段で処理することによ
り、ノイズが除去されるものである。
【０００７】
【実施例】以下に本発明の一実施例について図１ととも
に説明する。図１において、１は映像信号源、２は伝搬
ノイズ源、３は加算回路であり、図１では模擬的に映像
信号源１と伝搬ノイズ源２とを分け、加算回路３で映像
信号にノイズが重畳されるように図示している。５はノ
イズが重畳されたアナログ映像信号をディジタル信号に
変換するアナログ・ディジタル変換回路（Ａ／Ｄ変換回
路）、６はＡ／Ｄ変換回路５から出力される２進数のデ
ィジタル信号をヒストグラフデータに変換するヒストグ
ラフ変換回路であり、このヒストグラフ変換回路６は表
１に示す２進数−ヒストグラフデータ変換テーブルに従
って２進数を棒グラフデータ（ヒストグラフデータ）に
変換するものである。
に説明する。図１において、１は映像信号源、２は伝搬
ノイズ源、３は加算回路であり、図１では模擬的に映像
信号源１と伝搬ノイズ源２とを分け、加算回路３で映像
信号にノイズが重畳されるように図示している。５はノ
イズが重畳されたアナログ映像信号をディジタル信号に
変換するアナログ・ディジタル変換回路（Ａ／Ｄ変換回
路）、６はＡ／Ｄ変換回路５から出力される２進数のデ
ィジタル信号をヒストグラフデータに変換するヒストグ
ラフ変換回路であり、このヒストグラフ変換回路６は表
１に示す２進数−ヒストグラフデータ変換テーブルに従
って２進数を棒グラフデータ（ヒストグラフデータ）に
変換するものである。
【０００８】
【表１】
【０００９】図１において、７はフィルタ回路であり、
このフィルタ回路７は表２に示す変換をヒストグラフデ
ータの各横並びのビットについて行うものである。表２
においてｔiは時刻を示し、またｔi-1は、アナログ信号
をサンプリングする周期をＴとしたときｔi−ｔi-1＝Ｔ
となる時刻を示すものである。
このフィルタ回路７は表２に示す変換をヒストグラフデ
ータの各横並びのビットについて行うものである。表２
においてｔiは時刻を示し、またｔi-1は、アナログ信号
をサンプリングする周期をＴとしたときｔi−ｔi-1＝Ｔ
となる時刻を示すものである。
【００１０】また、表２のＱjiは、時刻ｔiにサンプリ
ングされたディジタル信号Ｄiをヒストグラフ変換した
結果を示している。よって引数ｉはサンプリング時刻を
示し、引数ｊはヒストグラフのレベルを示すものであ
る。
ングされたディジタル信号Ｄiをヒストグラフ変換した
結果を示している。よって引数ｉはサンプリング時刻を
示し、引数ｊはヒストグラフのレベルを示すものであ
る。
【００１１】
【表２】
【００１２】図１において、８は逆ヒストグラフ変換回
路であり、前記フィルタ回路７でフィルタリングしたデ
ータを表３に示す逆ヒストグラフ変換テーブルに従って
２進数に変換するものである。なお、表３に示すテーブ
ルは、表１に示すヒストグラフ変換テーブルに対して逆
のテーブルである。
路であり、前記フィルタ回路７でフィルタリングしたデ
ータを表３に示す逆ヒストグラフ変換テーブルに従って
２進数に変換するものである。なお、表３に示すテーブ
ルは、表１に示すヒストグラフ変換テーブルに対して逆
のテーブルである。
【００１３】
【表３】
【００１４】図１において、９は逆ヒストグラフ変換回
路８で変換された逆ヒストグラフデータをアナログ信号
に変換するディジタル・アナログ変換回路である。
路８で変換された逆ヒストグラフデータをアナログ信号
に変換するディジタル・アナログ変換回路である。
【００１５】次に上記実施例の動作について説明する。
図２（Ａ）はノイズが重畳された結果急峻に変化する部
分を有するアナログ信号であり、このアナログ信号がア
ナログ・ディジタル変換回路５に入力されディジタル信
号に変換される。このアナログ信号を、時刻ｔ1、ｔ2、
ｔ3、ｔ4、ｔ5、ｔ6、ｔ7、ｔ8、ｔ9、ｔ10でＡ／Ｄ変
換した結果を表４に（Ａ／Ｄ変換値）として示す。
図２（Ａ）はノイズが重畳された結果急峻に変化する部
分を有するアナログ信号であり、このアナログ信号がア
ナログ・ディジタル変換回路５に入力されディジタル信
号に変換される。このアナログ信号を、時刻ｔ1、ｔ2、
ｔ3、ｔ4、ｔ5、ｔ6、ｔ7、ｔ8、ｔ9、ｔ10でＡ／Ｄ変
換した結果を表４に（Ａ／Ｄ変換値）として示す。
【００１６】表４の（ヒストグラフ変換値）は、表４に
示す（Ａ／Ｄ変換値）をヒストグラフ変換回路６でヒス
トグラフ変換した結果を示している。例えば、表４にお
ける時刻ｔ4の（Ａ／Ｄ変換値）（0 0 1 1)は、表１の
テーブルに従って変換され、ヒストグラフ変換値(0 0 0
0 0 0 0 0 0 0 0 0 0 1 1 1)になる。なお、表
４においてヒストグラフ変換値は下位８ビットのみを示
し、上位８ビットは省略している。
示す（Ａ／Ｄ変換値）をヒストグラフ変換回路６でヒス
トグラフ変換した結果を示している。例えば、表４にお
ける時刻ｔ4の（Ａ／Ｄ変換値）（0 0 1 1)は、表１の
テーブルに従って変換され、ヒストグラフ変換値(0 0 0
0 0 0 0 0 0 0 0 0 0 1 1 1)になる。なお、表
４においてヒストグラフ変換値は下位８ビットのみを示
し、上位８ビットは省略している。
【００１７】
【表４】
【００１８】表５は、表４における（ヒストグラフ変換
値）をフィルタ回路７でフィルタリングした結果を（フ
ィルタリング結果）として示している。フィルタ回路７
での変換は表２に従って行われるものであり、例えば表
５における（ヒストグラフ変換値）の最下位ビットの時
刻ｔ4における変換は、時刻ｔ4の値は「１」、時刻ｔ 3
の値は「１」であるため、時刻ｔ4における（フィルタ
リング結果）は「１」となるものであり、表５における
（ヒストグラフ変換値）の各時刻においてビット毎に同
様のフィルタリング変換を行った結果は、表５に（フィ
ルタリング結果）として示す通りである。
値）をフィルタ回路７でフィルタリングした結果を（フ
ィルタリング結果）として示している。フィルタ回路７
での変換は表２に従って行われるものであり、例えば表
５における（ヒストグラフ変換値）の最下位ビットの時
刻ｔ4における変換は、時刻ｔ4の値は「１」、時刻ｔ 3
の値は「１」であるため、時刻ｔ4における（フィルタ
リング結果）は「１」となるものであり、表５における
（ヒストグラフ変換値）の各時刻においてビット毎に同
様のフィルタリング変換を行った結果は、表５に（フィ
ルタリング結果）として示す通りである。
【００１９】
【表５】
【００２０】フィルタ回路７の出力は逆ヒストグラフ変
換回路８に入力され、表３に示すテーブルに従って変換
される。表６は、表５に示す（フィルタリング結果）を
逆ヒストグラフ変換した結果を示している。なお、表６
に示すテーブルは、表１に示すヒストグラフ変換テーブ
ルに対して逆のテーブルである。
換回路８に入力され、表３に示すテーブルに従って変換
される。表６は、表５に示す（フィルタリング結果）を
逆ヒストグラフ変換した結果を示している。なお、表６
に示すテーブルは、表１に示すヒストグラフ変換テーブ
ルに対して逆のテーブルである。
【００２１】
【表６】
【００２２】逆ヒストグラフ変換回路８で変換されて出
力されたディジタル信号は、図１のディジタル・アナロ
グ変換回路９でアナログ信号に変換されて出力されるも
のである。図２（Ｂ）はディジタル・アナログ変換回路
９の出力を示している。本実施例によれば、図２（Ａ）
に示すノイズが重畳されたアナログ信号が、図２（Ｂ）
に示すように、ノイズが除去された信号が得られるもの
である。
力されたディジタル信号は、図１のディジタル・アナロ
グ変換回路９でアナログ信号に変換されて出力されるも
のである。図２（Ｂ）はディジタル・アナログ変換回路
９の出力を示している。本実施例によれば、図２（Ａ）
に示すノイズが重畳されたアナログ信号が、図２（Ｂ）
に示すように、ノイズが除去された信号が得られるもの
である。
【００２３】図３（Ａ）は、破線で示す矩形の信号にノ
イズが重畳された信号を示し、また図３（Ｂ）は、上記
実施例のフィルタ回路装置で処理して出力された信号を
示している。図３からも明らかなように、上記実施例に
よれば、矩形波信号に重畳されている急峻に変化するノ
イズが除去され、本来の矩形波信号に近い波形が得られ
るものである。
イズが重畳された信号を示し、また図３（Ｂ）は、上記
実施例のフィルタ回路装置で処理して出力された信号を
示している。図３からも明らかなように、上記実施例に
よれば、矩形波信号に重畳されている急峻に変化するノ
イズが除去され、本来の矩形波信号に近い波形が得られ
るものである。
【００２４】図４は、図１におけるフィルタ回路７の１
ビット分の回路を示している。図４において、１０、１
３は１サンプリング遅延回路、１１、１５は論理積回
路、１２、１４は論理和回路である。信号線１６より入
力された信号は、１サンプリング遅延回路１０により遅
延された信号と論理積回路１１により論理積が計算され
るとともに、論理和回路１２により論理和が計算され
る。論理積回路１１の出力と１サンプリング遅延手段１
３の出力は、論理和回路１４で論理和が計算され、また
論理和回路３６の出力と論理和回路１４の出力は論理積
回路１５で論理積が計算され、出力線１７を介して出力
されるものである。図４に示すフィルタ回路７の入出力
の関係は表２に示す通りであり、１サンプリング前のデ
ータ（時刻ｔ i-1のデータ）と時刻ｔiにおける入力デー
タが（０，０）の場合の出力は（０）、（０，１）また
は（１，０）の場合には前回の値が出力され、また
（１，１）の場合の出力は（１）となるものである。
ビット分の回路を示している。図４において、１０、１
３は１サンプリング遅延回路、１１、１５は論理積回
路、１２、１４は論理和回路である。信号線１６より入
力された信号は、１サンプリング遅延回路１０により遅
延された信号と論理積回路１１により論理積が計算され
るとともに、論理和回路１２により論理和が計算され
る。論理積回路１１の出力と１サンプリング遅延手段１
３の出力は、論理和回路１４で論理和が計算され、また
論理和回路３６の出力と論理和回路１４の出力は論理積
回路１５で論理積が計算され、出力線１７を介して出力
されるものである。図４に示すフィルタ回路７の入出力
の関係は表２に示す通りであり、１サンプリング前のデ
ータ（時刻ｔ i-1のデータ）と時刻ｔiにおける入力デー
タが（０，０）の場合の出力は（０）、（０，１）また
は（１，０）の場合には前回の値が出力され、また
（１，１）の場合の出力は（１）となるものである。
【００２５】図５は前記ヒストグラフ変換回路６の一例
を示している。このヒストグラフ変換回路６は、Ａ／Ｄ
変換回路５から出力され入力端１８に入力される４ビッ
ト（Ｄ0，Ｄ1，Ｄ2，Ｄ3）の２進数を表１に示すヒスト
グラフデータに変換して出力端１９（ＤＨ0，ＤＨ1，Ｄ
Ｈ2，・・・・・ＤＨE，ＤＨF）に出力するものであ
り、ＮＯＲ回路２０とＯＲ回路２１とで構成される。
を示している。このヒストグラフ変換回路６は、Ａ／Ｄ
変換回路５から出力され入力端１８に入力される４ビッ
ト（Ｄ0，Ｄ1，Ｄ2，Ｄ3）の２進数を表１に示すヒスト
グラフデータに変換して出力端１９（ＤＨ0，ＤＨ1，Ｄ
Ｈ2，・・・・・ＤＨE，ＤＨF）に出力するものであ
り、ＮＯＲ回路２０とＯＲ回路２１とで構成される。
【００２６】図６は前記逆ヒストグラフ変換回路８の一
例を示している。この逆ヒストグラフ変換回路８は、フ
ィルタ回路７から出力され入力端２２に入力されるヒス
トグラフデータを４ビットの２進数に変換して出力端
（Ｄ0，Ｄ1，Ｄ2，Ｄ3）２３に出力するものであり、Ａ
ＮＤ回路２４とＯＲ回路２５とで構成されている。
例を示している。この逆ヒストグラフ変換回路８は、フ
ィルタ回路７から出力され入力端２２に入力されるヒス
トグラフデータを４ビットの２進数に変換して出力端
（Ｄ0，Ｄ1，Ｄ2，Ｄ3）２３に出力するものであり、Ａ
ＮＤ回路２４とＯＲ回路２５とで構成されている。
【００２７】上記実施例によれば、信号の周波数帯域内
のノイズを除去することができ、また信号の位相遅れ、
信号の立ち上がり特性における歪みが発生しない利点を
有するものである。また、上記実施例のアナログ・ディ
ジタル変換回路５、ヒストグラフ変換回路６、フィルタ
回路７、逆ヒストグラフ変換回路８、ディジタル・アナ
ログ変換回路９は、すべてディジタル回路で構成できる
ため、ディスクリート部品を用いることなく、集積回路
化できるものである。
のノイズを除去することができ、また信号の位相遅れ、
信号の立ち上がり特性における歪みが発生しない利点を
有するものである。また、上記実施例のアナログ・ディ
ジタル変換回路５、ヒストグラフ変換回路６、フィルタ
回路７、逆ヒストグラフ変換回路８、ディジタル・アナ
ログ変換回路９は、すべてディジタル回路で構成できる
ため、ディスクリート部品を用いることなく、集積回路
化できるものである。
【００２８】
【発明の効果】本発明は、上記のような構成であり、本
発明によれば、信号の周波数帯域内のノイズを除去する
ことができるとともに、信号の位相遅れが無く、信号の
立ち上がり特性に歪みが発生しないフィルタリングを行
うことができる利点を有するものである。
発明によれば、信号の周波数帯域内のノイズを除去する
ことができるとともに、信号の位相遅れが無く、信号の
立ち上がり特性に歪みが発生しないフィルタリングを行
うことができる利点を有するものである。
【図１】本発明の一実施例におけるフィルタ回路装置の
ブロック図
ブロック図
【図２】同実施例のフィルタ回路装置における入力波形
および出力波形を示す図
および出力波形を示す図
【図３】同実施例のフィルタ回路装置における他の入力
波形及び出力波形を示す図
波形及び出力波形を示す図
【図４】同実施例のフィルタ回路装置のフィルタ回路の
ブロック図
ブロック図
【図５】同実施例のフィルタ回路装置のヒストグラフ変
換回路の電気回路図
換回路の電気回路図
【図６】同実施例のフィルタ回路装置の逆ヒストグラフ
変換回路の電気回路図
変換回路の電気回路図
【図７】従来のフィルタ回路装置のブロック図
５ アナログ・ディジタル変換回路 ６ ヒストグラフ変換回路 ７ フィルタ回路 ８ 逆ヒストグラフ変換回路 ９ ディジタル・アナログ変換回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/21 H03H 17/00 H03H 17/02
Claims (2)
- 【請求項１】 ディジタル信号をヒストグラフデータに
変換するヒストグラフ変換手段と、上記ヒストグラフ変
換手段で変換された上記ヒストグラフデータを遅延手段
で遅延させたデータと遅延させる前のデータとをビット
毎に比較し、比較結果が同一ならばそのまま出力し、比
較結果が同一でないなら前回の結果を出力するフィルタ
手段と、上記フィルタ手段の出力を逆ヒストグラフ変換
する逆ヒストグラフ変換手段とを具備してなるフィルタ
回路装置。 - 【請求項２】 アナログ信号をディジタル信号に変換す
るアナログ・ディジタル変換手段と、上記アナログ・デ
ィジタル変換手段から出力されるディジタル信号をヒス
トグラフデータに変換するヒストグラフ変換手段と、上
記ヒストグラフ変換手段で変換された上記ヒストグラフ
データを遅延手段で遅延させたデータと遅延させる前の
データとをビット毎に比較し、比較結果が同一ならばそ
のまま出力し、比較結果が同一でないなら前回の結果を
出力するフィルタ手段と、上記フィルタ手段の出力を逆
ヒストグラフ変換する逆ヒストグラフ変換手段と、上記
逆ヒストグラフ変換手段の出力をアナログ信号に変換す
るディジタル・アナログ変換手段とを具備してなるフィ
ルタ回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03340194A JP3236440B2 (ja) | 1994-03-03 | 1994-03-03 | フィルタ回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03340194A JP3236440B2 (ja) | 1994-03-03 | 1994-03-03 | フィルタ回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07245720A JPH07245720A (ja) | 1995-09-19 |
| JP3236440B2 true JP3236440B2 (ja) | 2001-12-10 |
Family
ID=12385581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03340194A Expired - Fee Related JP3236440B2 (ja) | 1994-03-03 | 1994-03-03 | フィルタ回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236440B2 (ja) |
-
1994
- 1994-03-03 JP JP03340194A patent/JP3236440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07245720A (ja) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512946A (en) | Digital video signal processing device and TV camera device arranged to use it | |
| JP3089630B2 (ja) | サンプリングレート変換装置 | |
| JPS61288604A (ja) | Ｓｓｂ信号復調方法及び復調器 | |
| JPH0342527B2 (ja) | ||
| US6275836B1 (en) | Interpolation filter and method for switching between integer and fractional interpolation rates | |
| US6437827B1 (en) | Filtering video signals containing chrominance information | |
| JP3236440B2 (ja) | フィルタ回路装置 | |
| CA1219360A (en) | Digital luminance processing circuit | |
| JPH07322146A (ja) | ノイズ低減装置及び撮像装置 | |
| JP2000307384A (ja) | デジタルフィルタおよび該デジタルフィルタを用いたオーバーサンプリングアナログデジタル変換装置またはデジタルアナログ変換装置 | |
| US6587011B2 (en) | Low cost digital FM modulator | |
| JPH0683439B2 (ja) | ディジタル・サンプル周波数の低減装置 | |
| JPH0515087B2 (ja) | ||
| JPH03297277A (ja) | 信号処理装置 | |
| JPH05292133A (ja) | ディジタル復調回路 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| JP2576120B2 (ja) | Ｄ／ａ変換装置 | |
| JPH03249847A (ja) | 変復調装置 | |
| JPS6010925A (ja) | デイジタル信号処理装置 | |
| JP2899001B2 (ja) | デジタル信号処理方法 | |
| JP3193499B2 (ja) | 信号処理装置 | |
| JP2563277B2 (ja) | 映像信号処理装置 | |
| JPH06291659A (ja) | Ａ／ｄ変換器 | |
| JP2757370B2 (ja) | 非線形信号処理装置 | |
| JPS5916490A (ja) | デイジタルクロマフイルタ−回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080928 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090928 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |