JPS6114689B2 - - Google Patents
Info
- Publication number
- JPS6114689B2 JPS6114689B2 JP10719677A JP10719677A JPS6114689B2 JP S6114689 B2 JPS6114689 B2 JP S6114689B2 JP 10719677 A JP10719677 A JP 10719677A JP 10719677 A JP10719677 A JP 10719677A JP S6114689 B2 JPS6114689 B2 JP S6114689B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- delay circuit
- filter
- circuit
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000284 extract Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000010363 phase shift Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 125000002015 acyclic group Chemical group 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/34—Networks for connecting several sources or loads working on different frequencies or frequency bands, to a common load or source
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は周波数帯域分割フイルタに係り、遅延
線フイルタと遅延回路とを組合わせて接続する構
成とすることにより、合成後に平坦な周波数振幅
特性及び周波数遅延特性で鋭い遮断特性をもつ複
数周波数帯域の信号を得ることができる周波数帯
域分割フイルタを提供することを目的とする。
線フイルタと遅延回路とを組合わせて接続する構
成とすることにより、合成後に平坦な周波数振幅
特性及び周波数遅延特性で鋭い遮断特性をもつ複
数周波数帯域の信号を得ることができる周波数帯
域分割フイルタを提供することを目的とする。
本出願人は先に特願昭52−60089号「周波数帯
域分割フイルタ」において、分割フイルタとして
の遮断特性及び合成後の振幅特性及び遅延特性共
に良好な周波数帯域分割フイルタを提案した。こ
の分割フイルタは、所定周波数波帯域を有する
低域フイルタと移相回路とを縦続接続したものと
遅延回路とを入力端子に並列に接続し、更に、該
縦続接続回路の出力と該遅延回路の出力とを演算
してとり出す手段を接続してなり、該手段より高
域周波数信号をとり出し、該縦続接続回路より低
域周波数信号をとり出し、該縦続接続回路の周波
数振幅特性及び周波数位相特性のうち少なくとも
周波数位相特性を該低域フイルタの所定周波数通
過帯域及びそのカツトオフ周波数近傍における上
記遅延回路の上記特性と略等しく構成してある。
域分割フイルタ」において、分割フイルタとして
の遮断特性及び合成後の振幅特性及び遅延特性共
に良好な周波数帯域分割フイルタを提案した。こ
の分割フイルタは、所定周波数波帯域を有する
低域フイルタと移相回路とを縦続接続したものと
遅延回路とを入力端子に並列に接続し、更に、該
縦続接続回路の出力と該遅延回路の出力とを演算
してとり出す手段を接続してなり、該手段より高
域周波数信号をとり出し、該縦続接続回路より低
域周波数信号をとり出し、該縦続接続回路の周波
数振幅特性及び周波数位相特性のうち少なくとも
周波数位相特性を該低域フイルタの所定周波数通
過帯域及びそのカツトオフ周波数近傍における上
記遅延回路の上記特性と略等しく構成してある。
この分割フイルタは特に高域側出力信号に対す
る遮断特性を改善し得るが、周波数の全帯域にお
いて遅延特性が一定でない（即ち、位相特性が遅
延回路と異なる）ため、その分だけ縦続接続回路
の出力と遅延回路の出力とを確実に演算し得ない
等の問題点があつた。
る遮断特性を改善し得るが、周波数の全帯域にお
いて遅延特性が一定でない（即ち、位相特性が遅
延回路と異なる）ため、その分だけ縦続接続回路
の出力と遅延回路の出力とを確実に演算し得ない
等の問題点があつた。
本発明は上記問題点を解決したものであり、以
下図面と共にその各実施例について説明する。
下図面と共にその各実施例について説明する。
第１図は本発明になる周波数帯域分割フイルタ
の第１実施例（２チヤンネル）のブロツク系統図
を示す。同図において、入力端子１より入来した
音声信号は後述の遅延線フイルタ（トランスバー
サルフイルタ）２及び遅延回路３に供給され、遅
延線フイルタ２において所定周波数帯域を波さ
れた信号は出力端子４より低域側出力信号Ｌとし
てそのままとり出されると共に、係数K1，K2を
もつ係数付演算回路５に供給されて係数K2をか
けられる。一方、遅延回路３にて所定時間遅延さ
れた信号は係数付演算回路５に供給されて係数
K1をかけられ、遅延線フイルタ２よりの係数K2
をかけられた信号に加算された後、出力端子６よ
り高域側出力信号Ｈとしてとり出される。この
際、演算回路５では、遅延回路３よりの出力及び
遅延線フイルタ２よりの出力に夫々係数K1，K2
をかけることにより遅延線フイルタ２の通過帯域
において出力が略零になるように動作する。
の第１実施例（２チヤンネル）のブロツク系統図
を示す。同図において、入力端子１より入来した
音声信号は後述の遅延線フイルタ（トランスバー
サルフイルタ）２及び遅延回路３に供給され、遅
延線フイルタ２において所定周波数帯域を波さ
れた信号は出力端子４より低域側出力信号Ｌとし
てそのままとり出されると共に、係数K1，K2を
もつ係数付演算回路５に供給されて係数K2をか
けられる。一方、遅延回路３にて所定時間遅延さ
れた信号は係数付演算回路５に供給されて係数
K1をかけられ、遅延線フイルタ２よりの係数K2
をかけられた信号に加算された後、出力端子６よ
り高域側出力信号Ｈとしてとり出される。この
際、演算回路５では、遅延回路３よりの出力及び
遅延線フイルタ２よりの出力に夫々係数K1，K2
をかけることにより遅延線フイルタ２の通過帯域
において出力が略零になるように動作する。
ここで、遅延線フイルタ２について考えてみる
に、その具体的回路は第２図に示す如く、縦続接
続された遅延回路７１〜７６、遅延回路７１〜７
６の各端子に分岐接続された係数器８１〜８７及
び加算器９より構成されている。遅延回路７１〜
７６はCCD（チヤージ・カツプルド・デバイ
ス）やBBD（バケツト・ブリゲード・デバイ
ス）等のIC化し易い回路より構成されており、
各タツプ間の遅延時間は同一に設定されており、
係数器８１〜８７は抵抗値によりその係数を決定
される減衰器にて構成されている。各係数器８１
〜８７の係数は第３図に示す如く、中央の係数器
８４の係数が一番大で、両端の係数器８１，８７
程順次係数が小になるよう設定されており、各係
数を合計した値は１になるよう設定されている。
つまり、遅延線フイルタ２は中心タツプに対して
対称な係数を有する。
に、その具体的回路は第２図に示す如く、縦続接
続された遅延回路７１〜７６、遅延回路７１〜７
６の各端子に分岐接続された係数器８１〜８７及
び加算器９より構成されている。遅延回路７１〜
７６はCCD（チヤージ・カツプルド・デバイ
ス）やBBD（バケツト・ブリゲード・デバイ
ス）等のIC化し易い回路より構成されており、
各タツプ間の遅延時間は同一に設定されており、
係数器８１〜８７は抵抗値によりその係数を決定
される減衰器にて構成されている。各係数器８１
〜８７の係数は第３図に示す如く、中央の係数器
８４の係数が一番大で、両端の係数器８１，８７
程順次係数が小になるよう設定されており、各係
数を合計した値は１になるよう設定されている。
つまり、遅延線フイルタ２は中心タツプに対して
対称な係数を有する。
このように構成された遅延線フイルタ２の入力
端子２ａにインパルスのような信号が加わると遅
延回路７１〜７６で順次遅延され、各々の遅延回
路よりとり出された信号は係数器８１〜８７にて
夫々の係数をかけられた後加算器９にて加算さ
れ、出力端子２ｂより第４図に示す如き波形の信
号即ち第３図の横軸を時間とした波形の信号とし
てとり出される。つまり、第３図の各係数によつ
て示されている波形はこの遅延線フイルタのイン
パルス応答の時間波形そのものを表わしている。
端子２ａにインパルスのような信号が加わると遅
延回路７１〜７６で順次遅延され、各々の遅延回
路よりとり出された信号は係数器８１〜８７にて
夫々の係数をかけられた後加算器９にて加算さ
れ、出力端子２ｂより第４図に示す如き波形の信
号即ち第３図の横軸を時間とした波形の信号とし
てとり出される。つまり、第３図の各係数によつ
て示されている波形はこの遅延線フイルタのイン
パルス応答の時間波形そのものを表わしている。
このようなインパルス応答を示すフイルタの周
波数対利得特性は第５図の曲線に示す如くとな
り、低い周波数帯域（300Hz程度迄）では夫々の
遅延回路７１〜７６の両端子間の位相差は殆どな
く、利得は略各係数を合計した値即ち１（0dB）
であり、300Hz以上では各タツプの出力の位相差
は大きくなり利得は次第に減衰する。又、この遅
延線フイルタ２の周波数対遅延特性は第５図の曲
線に示す如く周波数帯域に無関係に遅延時間
1.8msである。即ち、第２図に示す遅延線フイル
タ２は実質上周波数全帯域において一定の遅延時
間をもつ低域フイルタとして動作し、低域フイル
タのみ或いは低域フイルタと移相回路との縦続接
続によるものよりも全帯域において遅延時間を一
定とし得、遅延回路３の遅延特性（一般に全帯域
にわたつて一定）と同一とし得る。なお、第２図
に示す実施例ではタツプの数を７個として説明し
たが、第５図に示す如き特性を得るにはおよそタ
ツプの数150以上、各タツプ間の遅延時間25μｓ
以下に設定する必要がある。この場合、各タツプ
間の遅延時間は扱う最高周波数の周期より十分短
かいものとし、カツトオフ周波数の低フイルタを
作ろうとする程タツプ数を多くしなければならな
い。
波数対利得特性は第５図の曲線に示す如くとな
り、低い周波数帯域（300Hz程度迄）では夫々の
遅延回路７１〜７６の両端子間の位相差は殆どな
く、利得は略各係数を合計した値即ち１（0dB）
であり、300Hz以上では各タツプの出力の位相差
は大きくなり利得は次第に減衰する。又、この遅
延線フイルタ２の周波数対遅延特性は第５図の曲
線に示す如く周波数帯域に無関係に遅延時間
1.8msである。即ち、第２図に示す遅延線フイル
タ２は実質上周波数全帯域において一定の遅延時
間をもつ低域フイルタとして動作し、低域フイル
タのみ或いは低域フイルタと移相回路との縦続接
続によるものよりも全帯域において遅延時間を一
定とし得、遅延回路３の遅延特性（一般に全帯域
にわたつて一定）と同一とし得る。なお、第２図
に示す実施例ではタツプの数を７個として説明し
たが、第５図に示す如き特性を得るにはおよそタ
ツプの数150以上、各タツプ間の遅延時間25μｓ
以下に設定する必要がある。この場合、各タツプ
間の遅延時間は扱う最高周波数の周期より十分短
かいものとし、カツトオフ周波数の低フイルタを
作ろうとする程タツプ数を多くしなければならな
い。
ここで、遅延線フイルタ２の位相特性及び振幅
特性のうち少なくとも位相特性をその周波数通過
帯域及びカツトオフ周波数のうち少なくとも通過
帯域における遅延回路３の上記特性と略等しく設
定すれば、遅延回路３よりの出力信号と遅延線フ
イルタ２よりの出力信号とは演算回路５において
確実に演算される。このため、第６図に示す如
く、本発明フイルタの低域側遮断特性（曲線）
及び高域側遮断特性（曲線）は前記特願昭52−
60089号の分割フイルタの低域側遮断特性（曲線
）及び高域側遮断特性（曲線）に比して良好
であり、特に低域側の特性を著しく改善し得る。
特性のうち少なくとも位相特性をその周波数通過
帯域及びカツトオフ周波数のうち少なくとも通過
帯域における遅延回路３の上記特性と略等しく設
定すれば、遅延回路３よりの出力信号と遅延線フ
イルタ２よりの出力信号とは演算回路５において
確実に演算される。このため、第６図に示す如
く、本発明フイルタの低域側遮断特性（曲線）
及び高域側遮断特性（曲線）は前記特願昭52−
60089号の分割フイルタの低域側遮断特性（曲線
）及び高域側遮断特性（曲線）に比して良好
であり、特に低域側の特性を著しく改善し得る。
次に、この分割フイルタの合成後の振幅特性及
び遅延特性を考えてみるに、特願昭52−60089号
の分割フイルタの場合と同様に、出力端子４及び
６よりとり出される信号を合成（LP＋Ｄ−LP）
すると、遅延線フイルタ２の特性LPと無関係の
信号（振幅特性及び遅延特性共に平坦な遅延回路
３の特性）がとり出される。
び遅延特性を考えてみるに、特願昭52−60089号
の分割フイルタの場合と同様に、出力端子４及び
６よりとり出される信号を合成（LP＋Ｄ−LP）
すると、遅延線フイルタ２の特性LPと無関係の
信号（振幅特性及び遅延特性共に平坦な遅延回路
３の特性）がとり出される。
なお、第１図中、係数付演算回路５の代りに、
遅延線フイルタ２の出力を位相反転せしめた後遅
延回路３の出力に加算する如きインバータと加算
器とを組合わせて用いてもよい。
遅延線フイルタ２の出力を位相反転せしめた後遅
延回路３の出力に加算する如きインバータと加算
器とを組合わせて用いてもよい。
又、多分割（多チヤンネル）とする場合には、
例えば、特願昭52−60089号の分割フイルタの第
４図に示す低域フイルタと移相回路との縦続接続
を遅延線フイルタ２１〜２３に置替え、第７図
（第２実施例）に示す如き構成とすればよい。こ
の際、遅延回路３１，３２，３３及び遅延線フイ
ルタ２１，２２，２３の組の夫々の諸特性は第１
図に示した回路と同様に設定されており、遅延回
路３′１，３″１，３′２の位相特性は夫々同一の
添字の２分割フイルタの位相特性と同一に設定さ
れており、いかなる２分割フイルタの出力にも
夫々同一の位相特性を有する回路が接続されるよ
う構成されている。この場合、特願昭52−60089
号の分割フイルタにおける低域フイルタと移相回
路との縦続接続全てについて遅延線フイルタに置
替える必要はなく、特に鋭い遮断特性を希望する
チヤンネルに対して行なえばよい。
例えば、特願昭52−60089号の分割フイルタの第
４図に示す低域フイルタと移相回路との縦続接続
を遅延線フイルタ２１〜２３に置替え、第７図
（第２実施例）に示す如き構成とすればよい。こ
の際、遅延回路３１，３２，３３及び遅延線フイ
ルタ２１，２２，２３の組の夫々の諸特性は第１
図に示した回路と同様に設定されており、遅延回
路３′１，３″１，３′２の位相特性は夫々同一の
添字の２分割フイルタの位相特性と同一に設定さ
れており、いかなる２分割フイルタの出力にも
夫々同一の位相特性を有する回路が接続されるよ
う構成されている。この場合、特願昭52−60089
号の分割フイルタにおける低域フイルタと移相回
路との縦続接続全てについて遅延線フイルタに置
替える必要はなく、特に鋭い遮断特性を希望する
チヤンネルに対して行なえばよい。
更に、少ない遅延回路にて多分割とする場合に
は、例えば、特願昭52−60089号の分割フイルタ
の第５図に示す低域フイルタと移相回路との縦続
接続を遅延線フイルタ２１，２２に置替え、第８
図（第３実施例）に示す構成とすればよい。この
際、遅延回路３２と遅延線フイルタ２１とを縦続
接続したものの振幅特性及び周波数位相特性のう
ち少なくとも位相特性を遅延線フイルタ２２の通
過帯域及びカツトオフ周波数のうち少なくとも通
過帯域における遅延線フイルタ２２の上記特性と
略等しく設定されており、最終段では遅延回路３
１の少なくとも位相特性を遅延回路２１の少なく
とも通過帯域における遅延線フイルタ２１の上記
特性と略等しく設定されている。この場合、必要
に応じて遅延回路及び遅延線フイルタを順次接続
すればよく、特願昭52−60089号の分割フイルタ
における低域フイルタと移相回路との縦続接続全
てについて遅延線フイルタに置替える必要はな
く、特に鋭い遮断特性を希望するチヤンネルに対
して行なえばよい。
は、例えば、特願昭52−60089号の分割フイルタ
の第５図に示す低域フイルタと移相回路との縦続
接続を遅延線フイルタ２１，２２に置替え、第８
図（第３実施例）に示す構成とすればよい。この
際、遅延回路３２と遅延線フイルタ２１とを縦続
接続したものの振幅特性及び周波数位相特性のう
ち少なくとも位相特性を遅延線フイルタ２２の通
過帯域及びカツトオフ周波数のうち少なくとも通
過帯域における遅延線フイルタ２２の上記特性と
略等しく設定されており、最終段では遅延回路３
１の少なくとも位相特性を遅延回路２１の少なく
とも通過帯域における遅延線フイルタ２１の上記
特性と略等しく設定されている。この場合、必要
に応じて遅延回路及び遅延線フイルタを順次接続
すればよく、特願昭52−60089号の分割フイルタ
における低域フイルタと移相回路との縦続接続全
てについて遅延線フイルタに置替える必要はな
く、特に鋭い遮断特性を希望するチヤンネルに対
して行なえばよい。
なお、各実施例とも少なくとも遅延線フイルタ
の位相特性をフイルタの周波数通過帯域における
遅延回路の位相特性と略等しく設定する必要があ
り、更に鋭い遮断特性を得る場合には、遅延線フ
イルタの位相特性をフイルタの周波数通過帯域及
びカツトオフ周波数近傍における遅延回路の位相
特性と略等しく設定すればよい。この場合、遅延
線フイルタの位相特性が通過帯域のみにおける遅
延回路の位相特性と略等しい時には、第７図、第
８図に示す加算器１０を第１図に示す如き係数付
演算回路に置換えればよい。
の位相特性をフイルタの周波数通過帯域における
遅延回路の位相特性と略等しく設定する必要があ
り、更に鋭い遮断特性を得る場合には、遅延線フ
イルタの位相特性をフイルタの周波数通過帯域及
びカツトオフ周波数近傍における遅延回路の位相
特性と略等しく設定すればよい。この場合、遅延
線フイルタの位相特性が通過帯域のみにおける遅
延回路の位相特性と略等しい時には、第７図、第
８図に示す加算器１０を第１図に示す如き係数付
演算回路に置換えればよい。
又、遅延線フイルタのインパルス応答は上記実
施例の如き三角波パルス（第４図）の外、目的の
フイルタ特性に応じてレイズドコサインパルス、
矩形波パルス等遅延線フイルタを構成する係数器
の係数を適宜設定することにより任意に選定して
よい。
施例の如き三角波パルス（第４図）の外、目的の
フイルタ特性に応じてレイズドコサインパルス、
矩形波パルス等遅延線フイルタを構成する係数器
の係数を適宜設定することにより任意に選定して
よい。
また、今までの説明では遅延線フイルタの形と
してはフイードバツクを含まない非巡回形（ノン
リカーシブあるいはトランスパーサル形とも呼ば
れる）のもので示したが、フイードバツクを含む
巡回形（リカーシブ形とも呼ばれる）の方が目的
のフイルタ特性を得ることができるのであれば、
フイルタ２をそのような遅延線フイルタとすれば
よい。
してはフイードバツクを含まない非巡回形（ノン
リカーシブあるいはトランスパーサル形とも呼ば
れる）のもので示したが、フイードバツクを含む
巡回形（リカーシブ形とも呼ばれる）の方が目的
のフイルタ特性を得ることができるのであれば、
フイルタ２をそのような遅延線フイルタとすれば
よい。
上述の如く、本発明になる周波数帯域分割フイ
ルタは、入力端子に少なくとも２個の遅延回路を
縦続接続すると共に該入力端子と初段の遅延回路
との接続点及び該初段の遅延回路以外の隣接する
遅延回路の夫々の接続点に中心タツプに対して対
称な係数を有するトランスバーサルフイルタを
夫々分岐接続し、更に該遅延回路及び該トランス
バーサルフイルタに各遅延回路の出力側に接続さ
れたトランスバーサルフイルタ（最終段の遅延回
路においては該回路の出力）の出力とその遅延回
路の入力側に接続されたトランスバーサルフイル
タの出力とを演算してとり出す演算手段を夫々接
続してなり、該入力端子に接続されたトランスバ
ーサルフイルタより低域周波数信号をとり出し、
該最終段の遅延回路に接続された演算手段より高
域周波数信号をとり出し、該最終段の遅延回路に
接続された演算手段以外の演算手段より中域周波
数信号をとり出し、該各遅延回路とその遅延回路
の出力側に接続されたトランスバーサルフイルタ
とを縦続接続したものの周波数振幅特性及び周波
数位相特性のうち少なくとも周波数位相特性（該
最終段の遅延回路においては該回路の周波数振幅
特性及び周波数位相特性のうち少なくとも周波数
位相特性）をその遅延回路の入力側に接続された
トランスバーサルフイルタの所定周波数通過帯域
及びカツトオフ周波数のうち少なくとも周波数通
過帯域におけるその遅延回路の入力側に接続され
たトランスバーサルフイルタの上記特性と略等し
くなるように設定しているため、周波数全帯域に
わたつて遅延特性の平坦なトランスバーサルフイ
ルタと遅延回路との演算は低域フイルタと遅延回
路或いは低域フイルタと移相回路との縦続接続と
遅延回路との演算に比してより確実に行ない得、
これにより、上記先に提案したフイルタに比して
特に低域側の遮断特性を改善し得、又、トランス
バーサルフイルタはBBDやCCD等のIC技術で容
易に構成し得るため、回路を小形化し易く、更
に、フイルタ全体の合成後の特性は、振幅特性及
び遅延特性共に平坦な遅延回路のみの特性と等し
くなるため、トランスバーサルフイルタにいかな
る特性のトランスバーサルフイルタを用いて振幅
特性及び遅延特性共に平坦な複数の周波数帯域の
信号を得ることができ、遅延回路の出力と遅延線
フイルタの出力との差は実質上互いに同位相の信
号どうしの引算より得られるので、従来例の如き
位相の異なつた信号どおしの引算に比してより確
実であり、従つて、高域周波数信号成分は従来例
に比して鋭い遮断特性を示す等の特長を有する。
ルタは、入力端子に少なくとも２個の遅延回路を
縦続接続すると共に該入力端子と初段の遅延回路
との接続点及び該初段の遅延回路以外の隣接する
遅延回路の夫々の接続点に中心タツプに対して対
称な係数を有するトランスバーサルフイルタを
夫々分岐接続し、更に該遅延回路及び該トランス
バーサルフイルタに各遅延回路の出力側に接続さ
れたトランスバーサルフイルタ（最終段の遅延回
路においては該回路の出力）の出力とその遅延回
路の入力側に接続されたトランスバーサルフイル
タの出力とを演算してとり出す演算手段を夫々接
続してなり、該入力端子に接続されたトランスバ
ーサルフイルタより低域周波数信号をとり出し、
該最終段の遅延回路に接続された演算手段より高
域周波数信号をとり出し、該最終段の遅延回路に
接続された演算手段以外の演算手段より中域周波
数信号をとり出し、該各遅延回路とその遅延回路
の出力側に接続されたトランスバーサルフイルタ
とを縦続接続したものの周波数振幅特性及び周波
数位相特性のうち少なくとも周波数位相特性（該
最終段の遅延回路においては該回路の周波数振幅
特性及び周波数位相特性のうち少なくとも周波数
位相特性）をその遅延回路の入力側に接続された
トランスバーサルフイルタの所定周波数通過帯域
及びカツトオフ周波数のうち少なくとも周波数通
過帯域におけるその遅延回路の入力側に接続され
たトランスバーサルフイルタの上記特性と略等し
くなるように設定しているため、周波数全帯域に
わたつて遅延特性の平坦なトランスバーサルフイ
ルタと遅延回路との演算は低域フイルタと遅延回
路或いは低域フイルタと移相回路との縦続接続と
遅延回路との演算に比してより確実に行ない得、
これにより、上記先に提案したフイルタに比して
特に低域側の遮断特性を改善し得、又、トランス
バーサルフイルタはBBDやCCD等のIC技術で容
易に構成し得るため、回路を小形化し易く、更
に、フイルタ全体の合成後の特性は、振幅特性及
び遅延特性共に平坦な遅延回路のみの特性と等し
くなるため、トランスバーサルフイルタにいかな
る特性のトランスバーサルフイルタを用いて振幅
特性及び遅延特性共に平坦な複数の周波数帯域の
信号を得ることができ、遅延回路の出力と遅延線
フイルタの出力との差は実質上互いに同位相の信
号どうしの引算より得られるので、従来例の如き
位相の異なつた信号どおしの引算に比してより確
実であり、従つて、高域周波数信号成分は従来例
に比して鋭い遮断特性を示す等の特長を有する。
第１図及び第２図は夫々本発明になる周波数帯
域分割フイルタの第１実施例のブロツク系統図及
び第１図に示す遅延線フイルタの具体的回路図、
第３図は第２図に示す遅延線フイルタの係数器と
その係数の関係を説明するための図、第４図は第
２図に示す遅延線フイルタのインパルス応答を説
明するための出力波形図、第５図は第２図に示す
遅延線フイルタの遮断特性及び遅延特性図、第６
図は第１図に示す分割フイルタの遮断特性図、第
７図及び第８図は夫々本発明になる周波数帯域分
割フイルタの第２及び第３実施例のブロツク系統
図である。 １……入力端子、２，２１〜２３……遅延線フ
イルタ、３，３１〜３３，７１〜７６……遅延回
路、４，６……出力端子、５……係数付演算回
路、８１〜８７……係数器、９，１０……加算
器。
域分割フイルタの第１実施例のブロツク系統図及
び第１図に示す遅延線フイルタの具体的回路図、
第３図は第２図に示す遅延線フイルタの係数器と
その係数の関係を説明するための図、第４図は第
２図に示す遅延線フイルタのインパルス応答を説
明するための出力波形図、第５図は第２図に示す
遅延線フイルタの遮断特性及び遅延特性図、第６
図は第１図に示す分割フイルタの遮断特性図、第
７図及び第８図は夫々本発明になる周波数帯域分
割フイルタの第２及び第３実施例のブロツク系統
図である。 １……入力端子、２，２１〜２３……遅延線フ
イルタ、３，３１〜３３，７１〜７６……遅延回
路、４，６……出力端子、５……係数付演算回
路、８１〜８７……係数器、９，１０……加算
器。
Claims (1)
- １ 入力端子より入来した信号を所定の伝達特性
を有する周波数帯域分割フイルタ回路によつて複
数周波数帯域に分割してとり出す周波数帯域分割
フイルタにおいて、該入力端子に少なくとも２個
の遅延回路を縦続接続すると共に該入力端子と初
段の遅延回路との接続点及び該初段の遅延回路以
外の隣接する遅延回路の夫々の接続点に中心タツ
プに対して対称な係数を有するトランスバーサル
フイルタを夫々分岐接続し、更に該遅延回路及び
該トランスバーサルフイルタに各遅延回路の出力
側に接続されたトランスバーサルフイルタ（最終
段の遅延回路においては該回路の出力）の出力と
その遅延回路の入力側に接続されたトランスバー
サルフイルタの出力とを演算してとり出す演算手
段を夫々接続してなり、該入力端子に接続された
トランスバーサルフイルタより低域周波数信号を
とり出し、該最終段の遅延回路に接続された演算
手段より高域周波数信号をとり出し、該最終段の
遅延回路に接続された演算手段以外の演算手段よ
り中域周波数信号をとり出し、該各遅延回路とそ
の遅延回路の出力側に接続されたトランスバーサ
ルフイルタとを縦続接続したものの周波数振幅特
性及び周波数位相特性のうち少なくとも周波数位
相特性（該最終段の遅延回路においては該回路の
周波数振幅特性及び周波数位相特性のうち少なく
とも周波数位相特性）をその遅延回路の入力側に
接続されたトランスバーサルフイルタの所定周波
数通過帯域及びカツトオフ周波数のうち少なくと
も周波数通過帯域におけるその遅延回路の入力側
に接続されたトランスバーサルフイルタの上記特
性とを略等しく設定したことを特徴とする周波数
帯域分割フイルタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719677A JPS5441047A (en) | 1977-09-08 | 1977-09-08 | Frequency band dividing filter |
| US05/940,644 US4238744A (en) | 1977-09-08 | 1978-09-06 | Frequency band dividing filter using delay-line filter |
| DE2839229A DE2839229C2 (de) | 1977-09-08 | 1978-09-08 | Frequenzweiche mit einem Transversalfilter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10719677A JPS5441047A (en) | 1977-09-08 | 1977-09-08 | Frequency band dividing filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5441047A JPS5441047A (en) | 1979-03-31 |
| JPS6114689B2 true JPS6114689B2 (ja) | 1986-04-19 |
Family
ID=14452904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10719677A Granted JPS5441047A (en) | 1977-09-08 | 1977-09-08 | Frequency band dividing filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5441047A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111424A (ja) * | 1981-12-24 | 1983-07-02 | Sony Corp | ノツチフイルタ |
| JP5428481B2 (ja) * | 2009-04-15 | 2014-02-26 | 株式会社Ｊｖｃケンウッド | 帯域分割フィルターおよびプログラム |
-
1977
- 1977-09-08 JP JP10719677A patent/JPS5441047A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5441047A (en) | 1979-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4259626B2 (ja) | デジタル化信号の等化装置 | |
| JP3089630B2 (ja) | サンプリングレート変換装置 | |
| JPS62190973A (ja) | ノイズリダクシヨン回路 | |
| JP3308055B2 (ja) | ディジタル・グラフィックイコライザ | |
| US4238744A (en) | Frequency band dividing filter using delay-line filter | |
| US4794556A (en) | Method and apparatus for sampling in-phase and quadrature components | |
| JPS6114689B2 (ja) | ||
| JPS6017119B2 (ja) | 人工残響装置 | |
| US5928314A (en) | Digital filter having a substantially equal number of negative and positive weighting factors | |
| EP1533898A1 (en) | Digital filter designing method, digital filter designing program, digital filter | |
| JPS6134290B2 (ja) | ||
| JPH0557767B2 (ja) | ||
| JPH08102644A (ja) | 適応フィルタシステム | |
| CN100391102C (zh) | 音质调整装置以及滤波器装置 | |
| JPH0770951B2 (ja) | オクタ−ブ多重フイルタ | |
| JPS6145407B2 (ja) | ||
| JPS63103509A (ja) | デジタルフイルタ | |
| JP2979712B2 (ja) | フィルタ装置 | |
| JP2877189B2 (ja) | ロールオフフィルタ | |
| JPH1051269A (ja) | ローパスフィルタ | |
| JPS5880911A (ja) | ト−ンコントロ−ル回路 | |
| JPH0770950B2 (ja) | オクタ−ブ多重フイルタ | |
| JPH10190408A (ja) | ディジタルフィルタ手段 | |
| JPH0142559B2 (ja) | ||
| JP3244522B2 (ja) | 適応型フィルタリング方法及び適応型フィルタ |