JPH083065Y2 - デジタルフィルタシステム - Google Patents
デジタルフィルタシステムInfo
- Publication number
- JPH083065Y2 JPH083065Y2 JP1984013639U JP1363984U JPH083065Y2 JP H083065 Y2 JPH083065 Y2 JP H083065Y2 JP 1984013639 U JP1984013639 U JP 1984013639U JP 1363984 U JP1363984 U JP 1363984U JP H083065 Y2 JPH083065 Y2 JP H083065Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- low
- digital
- pass
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 本考案は、デジタルフィルタシステムに関するもので
ある。
ある。
この種のシステムとしては、第１図に示されるものが
公知である。ここでは、デジタル信号源１から与えられ
たデジタル信号を、サンプル周波数fsに比べて十分に低
い周波数（例えば数10分の１の周波数）を制御する低域
制御デジタルフィルタ２にかけ、この低域制御デジタル
フィルタ２にカスケード接続された高域制御デジタルフ
ィルタ３（fs/2のおよそ1/10以上の周波数を扱う）に通
し、D/A変換器４などへ出力している。
公知である。ここでは、デジタル信号源１から与えられ
たデジタル信号を、サンプル周波数fsに比べて十分に低
い周波数（例えば数10分の１の周波数）を制御する低域
制御デジタルフィルタ２にかけ、この低域制御デジタル
フィルタ２にカスケード接続された高域制御デジタルフ
ィルタ３（fs/2のおよそ1/10以上の周波数を扱う）に通
し、D/A変換器４などへ出力している。
この場合問題になるのは、同一のサンプリング周波数
で低域および高域の制御を行なうと、低域制御デジタル
フィルタ２が巡回型フィルタの場合、低域制御デジタル
フィルタ２においてまるめ誤差による雑音の発生が著し
く、S/Nを悪化させてしまうということである。また低
域制御デジタルフィルタ２が非巡回型フィルタの場合、
必要次数が極めて大きくなり、実現が実装的にも、コス
ト的にも非常に困難になる。
で低域および高域の制御を行なうと、低域制御デジタル
フィルタ２が巡回型フィルタの場合、低域制御デジタル
フィルタ２においてまるめ誤差による雑音の発生が著し
く、S/Nを悪化させてしまうということである。また低
域制御デジタルフィルタ２が非巡回型フィルタの場合、
必要次数が極めて大きくなり、実現が実装的にも、コス
ト的にも非常に困難になる。
本考案は、上記欠点を改善することができるデジタル
フィルタシステムを提供しようとするものである。
フィルタシステムを提供しようとするものである。
この目的のため、本考案は、所定のサンプリング周波
数でサンプリング処理されたデジタル信号の成分を低域
成分とそれ以外の成分とに２分し、これら２分された信
号成分に対してフィルタリング制御を行う低域制御回路
及び高域制御回路を具備したデジタルフィルタシステム
において、前記低域制御回路には、前記デジタル信号の
低域成分を通過させるデジタルローパスフィルタと、前
記サンプリング周波数を低減する間引き処理回路と、前
記サンプリング周波数に比べて十分に低い周波数を制御
する低域制御デジタルフィルタと、この低域制御デジタ
ルフィルタによって処理された信号に対して前記所定の
サンプリング周波数に戻すよう補間処理を行う補間処理
回路とが具備され、前記高域制御回路には、前記デジタ
ル信号の高域成分を通過させるデジタルハイパスフィル
タと、このデジタルハイパスフィルタを通過した高域成
分に対し前記サンプリング周波数に比べて十分に低い周
波数外の周波数を制御する高域制御デジタルフィルタと
が具備され、前記補間処理回路によって補間処理された
信号と前記高域制御デジタルフィルタによって制御され
た信号とが加算回路により加算されて出力されてなるこ
とを特徴とするものである。
数でサンプリング処理されたデジタル信号の成分を低域
成分とそれ以外の成分とに２分し、これら２分された信
号成分に対してフィルタリング制御を行う低域制御回路
及び高域制御回路を具備したデジタルフィルタシステム
において、前記低域制御回路には、前記デジタル信号の
低域成分を通過させるデジタルローパスフィルタと、前
記サンプリング周波数を低減する間引き処理回路と、前
記サンプリング周波数に比べて十分に低い周波数を制御
する低域制御デジタルフィルタと、この低域制御デジタ
ルフィルタによって処理された信号に対して前記所定の
サンプリング周波数に戻すよう補間処理を行う補間処理
回路とが具備され、前記高域制御回路には、前記デジタ
ル信号の高域成分を通過させるデジタルハイパスフィル
タと、このデジタルハイパスフィルタを通過した高域成
分に対し前記サンプリング周波数に比べて十分に低い周
波数外の周波数を制御する高域制御デジタルフィルタと
が具備され、前記補間処理回路によって補間処理された
信号と前記高域制御デジタルフィルタによって制御され
た信号とが加算回路により加算されて出力されてなるこ
とを特徴とするものである。
以下、本考案の一実施例を第２図を参照して具体的に
説明する。図において符号11はデジタル信号源であり、
低域制御回路12および高域制御回路13が並列配置で上記
デジタル信号源に接続されている。上記低域制御回路12
は、サンプル周波数fsに比べて十分に低い周波数、例え
ば数10分の１の周波数fs/Nを制御する低域制御デジタル
フィルタ14を具備し、上記高域制御回路13は、それ以外
の周波数を制御する高域制御デジタルフィルタ15を具備
している。また上記高域制御回路13は、上記高域制御デ
ジタルフィルタ15の前段にデジタルハイパスフィルタ16
を設けており、上記低域制御回路12は、上記低域制御デ
ジタルフィルタ14の前段にデジタルローパスフィルタ17
を設けると共に、上記低域制御デジタルフィルタ14の前
後に間引き処理回路18および補間処理回路19を具備して
いる。そして各制御回路12,13は、その出力を加算回路2
0に入力し、その出力を例えばD/A変換器21に供給するよ
うにしてある。
説明する。図において符号11はデジタル信号源であり、
低域制御回路12および高域制御回路13が並列配置で上記
デジタル信号源に接続されている。上記低域制御回路12
は、サンプル周波数fsに比べて十分に低い周波数、例え
ば数10分の１の周波数fs/Nを制御する低域制御デジタル
フィルタ14を具備し、上記高域制御回路13は、それ以外
の周波数を制御する高域制御デジタルフィルタ15を具備
している。また上記高域制御回路13は、上記高域制御デ
ジタルフィルタ15の前段にデジタルハイパスフィルタ16
を設けており、上記低域制御回路12は、上記低域制御デ
ジタルフィルタ14の前段にデジタルローパスフィルタ17
を設けると共に、上記低域制御デジタルフィルタ14の前
後に間引き処理回路18および補間処理回路19を具備して
いる。そして各制御回路12,13は、その出力を加算回路2
0に入力し、その出力を例えばD/A変換器21に供給するよ
うにしてある。
このような構成では、デジタル信号源11からの信号は
デジタルハイパスフィルタ16を通り、高域制御デジタル
フィルタ15に入力される一方、低域制御回路12では、デ
ジタルローパスフィルタ17を通って間引き処理回路18で
間引きされたデータ信号を、低域制御デジタルフィルタ
14に入力する。この間引き処理回路18により、これ以降
のサンプリング周波数はfs/N（Ｎは間引き整数）とな
る。そして上記デジタルローパスフィルタ17では、その
データにfs/2N以下の成分が含まれないようにすること
で、周知の折り返し雑音の混入を防止できる。このデジ
タルローパスフィルタ17における処理では、第３図に示
すように間引き処理でサンプリング周波数fs/NでA,B.C
…の時間割処理がなされ、後段の補間処理回路19はＡ−
Ａ′間にB,C,D…のデータを挿入することになり、この
出力としてサンプリング周波数fsの結果を得る。これに
より、デジタルローパスフィルタ17の処理はfs/Nとな
り、fsを下げることができるため、上記デジタルローパ
スフィルタ17で発生する雑音を下げることができる。
デジタルハイパスフィルタ16を通り、高域制御デジタル
フィルタ15に入力される一方、低域制御回路12では、デ
ジタルローパスフィルタ17を通って間引き処理回路18で
間引きされたデータ信号を、低域制御デジタルフィルタ
14に入力する。この間引き処理回路18により、これ以降
のサンプリング周波数はfs/N（Ｎは間引き整数）とな
る。そして上記デジタルローパスフィルタ17では、その
データにfs/2N以下の成分が含まれないようにすること
で、周知の折り返し雑音の混入を防止できる。このデジ
タルローパスフィルタ17における処理では、第３図に示
すように間引き処理でサンプリング周波数fs/NでA,B.C
…の時間割処理がなされ、後段の補間処理回路19はＡ−
Ａ′間にB,C,D…のデータを挿入することになり、この
出力としてサンプリング周波数fsの結果を得る。これに
より、デジタルローパスフィルタ17の処理はfs/Nとな
り、fsを下げることができるため、上記デジタルローパ
スフィルタ17で発生する雑音を下げることができる。
なお前記実施例では、帯域の分割を低域および１つの
高域の２分割としたが、バンドパスフィルタを用いるこ
とで、少なくとも高域については複数個に分割し、全体
として３分割以上にするようにしてもよい。
高域の２分割としたが、バンドパスフィルタを用いるこ
とで、少なくとも高域については複数個に分割し、全体
として３分割以上にするようにしてもよい。
本考案は、以上詳述したように、低域制御回路におい
て、サンプリング周波数fsをfs/Nに下げることが可能と
なるので、まるめ誤差による雑音の低減が実施できる。
て、サンプリング周波数fsをfs/Nに下げることが可能と
なるので、まるめ誤差による雑音の低減が実施できる。
第１図は従来例のブロック図、第２図は本考案の一実施
例のブロック図、第３図は要部の動作説明図である。 11……デジタル信号源、12……低域制御回路、13……高
域制御回路、14……低域制御デジタルフィルタ、15……
高域制御デジタルフィルタ、16……デジタルハイパスフ
ィルタ、17……デジタルローパスフィルタ、18……間引
き処理回路、19……補間処理回路、20……加算回路、21
……D/A変換器。
例のブロック図、第３図は要部の動作説明図である。 11……デジタル信号源、12……低域制御回路、13……高
域制御回路、14……低域制御デジタルフィルタ、15……
高域制御デジタルフィルタ、16……デジタルハイパスフ
ィルタ、17……デジタルローパスフィルタ、18……間引
き処理回路、19……補間処理回路、20……加算回路、21
……D/A変換器。
Claims (1)
- 【請求項１】所定のサンプリング周波数でサンプリング
処理されたデジタル信号の成分を低域成分とそれ以外の
成分とに２分し、これら２分された信号成分に対してフ
ィルタリング制御を行う低域制御回路及び高域制御回路
を具備したデジタルフィルタシステムにおいて、 前記低域制御回路には、 前記デジタル信号の低域成分を通過させるデジタルロー
パスフィルタと、 前記サンプリング周波数を低減する間引き処理回路と、 前記サンプリング周波数に比べて十分に低い周波数を制
御する低域制御デジタルフィルタと、 この低域制御デジタルフィルタによって処理された信号
に対して前記所定のサンプリング周波数に戻すよう補間
処理を行う補間処理回路と が具備され、 前記高域制御回路には、 前記デジタル信号の高域成分を通過させるデジタルハイ
パスフィルタと、 このデジタルハイパスフィルタを通過した高域成分に対
し前記サンプリング周波数に比べて十分に低い周波数外
の周波数を制御する高域制御デジタルフィルタと が具備され、 前記補間処理回路によって補間処理された信号と前記高
域制御デジタルフィルタによって制御された信号とが加
算回路により加算されて出力されてなることを特徴とす
るデジタルフィルタシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984013639U JPH083065Y2 (ja) | 1984-02-03 | 1984-02-03 | デジタルフィルタシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984013639U JPH083065Y2 (ja) | 1984-02-03 | 1984-02-03 | デジタルフィルタシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60127030U JPS60127030U (ja) | 1985-08-27 |
| JPH083065Y2 true JPH083065Y2 (ja) | 1996-01-29 |
Family
ID=30497831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984013639U Expired - Lifetime JPH083065Y2 (ja) | 1984-02-03 | 1984-02-03 | デジタルフィルタシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083065Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656939B2 (ja) * | 1981-12-25 | 1994-07-27 | ソニー株式会社 | アナログ音声信号の周波数特性補正回路 |
-
1984
- 1984-02-03 JP JP1984013639U patent/JPH083065Y2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 発明協会公開技報８０−１１７６．Ｖｏｌ．５−７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60127030U (ja) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6326018A (ja) | サンプリングされたデータ用バンド・パスろ波方法 | |
| EP0390531A3 (en) | Sampling rate converter | |
| EP1513254A1 (en) | Filter enabling decimation of digital signals by a rational factor | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| WO1994023492A1 (en) | Decimation filter | |
| JPS63318811A (ja) | ディジタルフィルタ装置 | |
| JPH01265713A (ja) | 集積デシメーションデジタルフィルタ | |
| JPH083065Y2 (ja) | デジタルフィルタシステム | |
| DE19510655A1 (de) | Dezimierungs-Schaltungsanordnung und Verfahren zum Filtern quantisierter Signale | |
| JPH01227740A (ja) | 心電図信号用電源周波数ノイズ除去方式 | |
| JPS604324A (ja) | サンプリングレ−ト変換装置 | |
| JP2002043965A (ja) | 受信機 | |
| JPH1057330A (ja) | 心電図波形のドリフト除去装置 | |
| JPH057774Y2 (ja) | ||
| JP3055560B2 (ja) | デジタルフィルタのフィルタ係数変更方法 | |
| JPH08299301A (ja) | Ｍｒイメージング装置 | |
| DE69633501T2 (de) | Frequenzumsetzer- und Modulatorschaltungen | |
| JPH02117216A (ja) | オーバーサンプル符号化装置 | |
| JPH04172825A (ja) | アナログ／ディジタル変換方式 | |
| JPH01256208A (ja) | ディジタルフィルタ | |
| JPS6040143U (ja) | ハイカットコントロ−ル回路 | |
| JPS62114523U (ja) | ||
| JPH0391313A (ja) | 電力系統の事故電流測定用ディジタルフィルタ | |
| JPS6265512A (ja) | デイジタルフイルタ回路 | |
| JPS5947827A (ja) | デイジタルフイルタ |