JPH04172825A - アナログ／ディジタル変換方式 - Google Patents
アナログ／ディジタル変換方式Info
- Publication number
- JPH04172825A JPH04172825A JP30358290A JP30358290A JPH04172825A JP H04172825 A JPH04172825 A JP H04172825A JP 30358290 A JP30358290 A JP 30358290A JP 30358290 A JP30358290 A JP 30358290A JP H04172825 A JPH04172825 A JP H04172825A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- frequency
- clock
- signal
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 46
- 238000006243 chemical reaction Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 10
- 210000003746 feather Anatomy 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号をディジタル信号に変換するアナ
ログ／ディジタル（Ａ／Ｄ） 変換方式に関するもので
ある。
ログ／ディジタル（Ａ／Ｄ） 変換方式に関するもので
ある。
従来の技術
近年のディジタル技術の発展に伴い、アナログ信号とデ
ィジタル信号のインターフェースであるＡ／Ｄ変換装置
の性能が重要な影響を持つようになっている。Ａ／Ｄ変
換を行う際のサンプリング周波数は信号の周波数帯域に
よって様々な規格が決められており、例えばオーディオ
信号の場合には３２ ｋ Ｈｚ、 ４４． １ ｋ
Ｈｚ、 ４８ ｋ Ｈｚの三種類が広く用いられてい
る。従来これらのサンプリング周波数によるＡ／Ｄ変換
にはそれぞれの周波数に見合ったクロック信号が必要で
あった。この様子を第５図を用いて説明する。
ィジタル信号のインターフェースであるＡ／Ｄ変換装置
の性能が重要な影響を持つようになっている。Ａ／Ｄ変
換を行う際のサンプリング周波数は信号の周波数帯域に
よって様々な規格が決められており、例えばオーディオ
信号の場合には３２ ｋ Ｈｚ、 ４４． １ ｋ
Ｈｚ、 ４８ ｋ Ｈｚの三種類が広く用いられてい
る。従来これらのサンプリング周波数によるＡ／Ｄ変換
にはそれぞれの周波数に見合ったクロック信号が必要で
あった。この様子を第５図を用いて説明する。
第５図は従来のＡ／Ｄ変換方式の一例を表すブロック図
である。５０はＡ／Ｄ変換器であり、与えられたクロッ
クをサンプリング周波数としてアナログ入力信号をディ
ジタル信号に変換する。５１はディジタルフィルタであ
り、入力されたディジタル信号の帯域制限を行う。ここ
では２： １の間引きを行うためにサンプリング周波数
の４分の１以上の周波数を遮断領域としている。５２は
分周器であり、クロック信号を所定の比率で分周して出
力する。ここでは２分周を行って大カクロソク信号の２
分の１の周波数を出力する。５３はＤ型フリップフロッ
プ（ＤＦＦ）である。
である。５０はＡ／Ｄ変換器であり、与えられたクロッ
クをサンプリング周波数としてアナログ入力信号をディ
ジタル信号に変換する。５１はディジタルフィルタであ
り、入力されたディジタル信号の帯域制限を行う。ここ
では２： １の間引きを行うためにサンプリング周波数
の４分の１以上の周波数を遮断領域としている。５２は
分周器であり、クロック信号を所定の比率で分周して出
力する。ここでは２分周を行って大カクロソク信号の２
分の１の周波数を出力する。５３はＤ型フリップフロッ
プ（ＤＦＦ）である。
次に、第５図の動作について説明する。まず、クロック
信号がＡ／Ｄ変換器５０と分周器５２に与えられており
、分周器５２は２分周を行ってクロック信号の２分の１
の周波数のクロックをＤＦＦ５３に入力している。さて
入力されたアナログ信号はＡ／Ｄ変換器５０でディジタ
ル信号に変換される。このときのサンプリング周波数は
与えられたクロックの周波数である。得られたディジタ
ル信号はディジタルフィルタ５１で信号帯域をサンプリ
ング周波数の４分の１以下に制限され、さらにＤＦＦ５
３によって２： １の間引きが行われてディジタル出力
となる。即ち、最終的に得ようトスるディジタル信号の
サンプリング周波数の２倍の周波数でＡ／Ｄ変換を行う
、いわゆる２倍オーバーサンプリングＡ／Ｄ変換方式と
なっている。
信号がＡ／Ｄ変換器５０と分周器５２に与えられており
、分周器５２は２分周を行ってクロック信号の２分の１
の周波数のクロックをＤＦＦ５３に入力している。さて
入力されたアナログ信号はＡ／Ｄ変換器５０でディジタ
ル信号に変換される。このときのサンプリング周波数は
与えられたクロックの周波数である。得られたディジタ
ル信号はディジタルフィルタ５１で信号帯域をサンプリ
ング周波数の４分の１以下に制限され、さらにＤＦＦ５
３によって２： １の間引きが行われてディジタル出力
となる。即ち、最終的に得ようトスるディジタル信号の
サンプリング周波数の２倍の周波数でＡ／Ｄ変換を行う
、いわゆる２倍オーバーサンプリングＡ／Ｄ変換方式と
なっている。
例えば、最終的に３２ｋＨｚ、４４．１．ｋＨｚ。
４８ｋＨｚのサンプリング周波数を持つディジタル信号
を得ようとすれば、それぞれ６４ ｋ Ｈｚ。
を得ようとすれば、それぞれ６４ ｋ Ｈｚ。
８８、 ２ ｋ Ｈｚ、 ９６ ｋ Ｈｚのクロック
を与えることが必要であった。
を与えることが必要であった。
発明が解決しようとする課題
しかしながら上記従来の方式では、複数のサンプリング
周波数を持つ複数のディジタル信号を得ようとした場合
、複数個のクロックを用意することが必要である。また
、同時に複数のディジタル信号を得るにはＡ／Ｄ変換装
置を複数台用いなければならない。本発明はこれらの問
題を解決するもので、単一のクロックをもとにアナログ
信号を複数のサンプリング周波数を持つ複数のディジタ
ル信号に変換する方式を提供することを目的とするもの
である。
周波数を持つ複数のディジタル信号を得ようとした場合
、複数個のクロックを用意することが必要である。また
、同時に複数のディジタル信号を得るにはＡ／Ｄ変換装
置を複数台用いなければならない。本発明はこれらの問
題を解決するもので、単一のクロックをもとにアナログ
信号を複数のサンプリング周波数を持つ複数のディジタ
ル信号に変換する方式を提供することを目的とするもの
である。
課題を解決するための手段
この目的を達成するために本発明は、複数の所定周波数
の公倍数にあたる周波数をサンプリング周波数としてＡ
／Ｄ変換を行い、得られたディジタル信号に対し前記複
数の所定周波数のそれぞれに対応したディジタルフィル
タによって信号帯域内への折り返し雑音成分を除去した
後に間引きを行って、前記複数の所定周波数をサンプリ
ング周波数とする複数のディジタル信号を得るアナログ
／ディジタル変換方式である。
の公倍数にあたる周波数をサンプリング周波数としてＡ
／Ｄ変換を行い、得られたディジタル信号に対し前記複
数の所定周波数のそれぞれに対応したディジタルフィル
タによって信号帯域内への折り返し雑音成分を除去した
後に間引きを行って、前記複数の所定周波数をサンプリ
ング周波数とする複数のディジタル信号を得るアナログ
／ディジタル変換方式である。
また本発明は、複数の所定周波数の公倍数にあたる周波
数をサンプリング周波数としてＡ／Ｄ変換を行い、得ら
れたディジタル信号に対し前記複数の所定周波数から選
択された周波数に応じた係数を与えられたディジタルフ
ィルタによって信号帯域内への折り返し雑音成分を除去
した後に間引きを行って、前記選択された周波数をサン
プリング周波数とする単数または複数のディジタル信号
を得るアナログ／ディジタル変換方式である。
数をサンプリング周波数としてＡ／Ｄ変換を行い、得ら
れたディジタル信号に対し前記複数の所定周波数から選
択された周波数に応じた係数を与えられたディジタルフ
ィルタによって信号帯域内への折り返し雑音成分を除去
した後に間引きを行って、前記選択された周波数をサン
プリング周波数とする単数または複数のディジタル信号
を得るアナログ／ディジタル変換方式である。
作用
上記した構成により本発明は、複数の所定周波数の公倍
数にあたる周波数をサンプリング周波数としてＡ／Ｄ変
換を行い、得られたディジタル信号に対し前記したよう
な信号処理を行うことによって、複数の所定周波数をサ
ンプリング周波数とする複数のディジタル信号を同時に
得ることができる。また、Ａ／Ｄ変換を行うサンプリン
グ周波数は複数の所定周波数の公倍数であるため、本方
式に必要な周波数はサンプリング周波数を分周すること
で、すべて得ることができる。
数にあたる周波数をサンプリング周波数としてＡ／Ｄ変
換を行い、得られたディジタル信号に対し前記したよう
な信号処理を行うことによって、複数の所定周波数をサ
ンプリング周波数とする複数のディジタル信号を同時に
得ることができる。また、Ａ／Ｄ変換を行うサンプリン
グ周波数は複数の所定周波数の公倍数であるため、本方
式に必要な周波数はサンプリング周波数を分周すること
で、すべて得ることができる。
実施例
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第１図は本発明によるアナログ／ディジタル（Ａ／Ｄ）
変換方式の一実施例を示すブロック図である。
変換方式の一実施例を示すブロック図である。
第１図を説明すると、１０はＡ／Ｄ変換器であり、与え
られたクロックをサンプリング周波数としてアナログ入
力信号をディジタル信号に変換する。ここではクロック
１として９６ｋＨｚが与えられている。１１，１．２は
伝達特性の異なるディジタルフィルタであり、入力され
たディジタル信号の帯域制限を行う。１３．１４はＤ型
フリップフロップ（ＤＦＦ）である。ＤＦＦ１３にはク
ロック２として４８ｋＨｚが、ＤＦＦ１４にはクロック
３として３２ｋＨｚが与えられている。クロック２，３
は共にクロック１を分周して得られたものである。次に
、第１図の動作を説明する。ます、入力されたアナログ
信号はＡ／Ｄ変換器１０でディジタル信号に変換される
。このときのサンプリング周波数は与えられたクロック
１の周波数９６ｋＨｚである。得られたディジタル信号
はディジタルフィルタ１１．１２で信号帯域を制限され
、ディジタルフィルタ１１の出力はＤＦＦ１３によって
２＝ １の間引きが行われてサンプリング周波数４８ｋ
Ｈｚのディジタル出力１となり、ディジタルフィルタ１
２の出力はＤＦＦ１４によって３＝ １の間引きが行わ
れてサンプリング周波数３２ｋＨｚのディジタル出力２
となる。ここでディジタルフィルタ１１．１２の伝達特
性について詳しく説明する。
られたクロックをサンプリング周波数としてアナログ入
力信号をディジタル信号に変換する。ここではクロック
１として９６ｋＨｚが与えられている。１１，１．２は
伝達特性の異なるディジタルフィルタであり、入力され
たディジタル信号の帯域制限を行う。１３．１４はＤ型
フリップフロップ（ＤＦＦ）である。ＤＦＦ１３にはク
ロック２として４８ｋＨｚが、ＤＦＦ１４にはクロック
３として３２ｋＨｚが与えられている。クロック２，３
は共にクロック１を分周して得られたものである。次に
、第１図の動作を説明する。ます、入力されたアナログ
信号はＡ／Ｄ変換器１０でディジタル信号に変換される
。このときのサンプリング周波数は与えられたクロック
１の周波数９６ｋＨｚである。得られたディジタル信号
はディジタルフィルタ１１．１２で信号帯域を制限され
、ディジタルフィルタ１１の出力はＤＦＦ１３によって
２＝ １の間引きが行われてサンプリング周波数４８ｋ
Ｈｚのディジタル出力１となり、ディジタルフィルタ１
２の出力はＤＦＦ１４によって３＝ １の間引きが行わ
れてサンプリング周波数３２ｋＨｚのディジタル出力２
となる。ここでディジタルフィルタ１１．１２の伝達特
性について詳しく説明する。
第２図は第１図におけるディジタルフィルタ１１、１２
の周波数特性の具体例を示す周波数特性図である。第２
図（ａ）はディジタルフィルタ１１の周波数特性を、（
ｂ）はディジタルフィルタ１２の周波数特性をそれぞれ
表している。
の周波数特性の具体例を示す周波数特性図である。第２
図（ａ）はディジタルフィルタ１１の周波数特性を、（
ｂ）はディジタルフィルタ１２の周波数特性をそれぞれ
表している。
まず第２図（ａ）は、サンプリング周波数を９６ｋＨｚ
から４８ｋＨｚにするために２＝ １の間引きを行うた
めの周波数特性を表している。ここで信号帯域はＯ〜２
０ｋＨｚとしており、２： １の間引きによって２８〜
６８ （＝４８±２０）ｋＨｚの帯域成分は信号帯域に
折り返されていわゆる折り返し雑音となるため、２８〜
６８ｋＨｚの帯域を遮断領域としている。
から４８ｋＨｚにするために２＝ １の間引きを行うた
めの周波数特性を表している。ここで信号帯域はＯ〜２
０ｋＨｚとしており、２： １の間引きによって２８〜
６８ （＝４８±２０）ｋＨｚの帯域成分は信号帯域に
折り返されていわゆる折り返し雑音となるため、２８〜
６８ｋＨｚの帯域を遮断領域としている。
第２図（ｂ）は、サンプリング周波数を９８ｋＨ２から
３２ｋＨｚにするために３： １の間引きを行うための
周波数特性を表している。ここで信号帯域は０〜１４ｋ
Ｈｚとしており、３： １の間引きによって１８〜４６
（＝３２±１４）ｋＨｚおよび５０〜７８ （２Ｘ３
２±１４）ｋＨｚの帯域成分は折り返し雑音となるため
、１８〜７８ｋＨ２の帯域を一括して遮断領域としてい
る。
３２ｋＨｚにするために３： １の間引きを行うための
周波数特性を表している。ここで信号帯域は０〜１４ｋ
Ｈｚとしており、３： １の間引きによって１８〜４６
（＝３２±１４）ｋＨｚおよび５０〜７８ （２Ｘ３
２±１４）ｋＨｚの帯域成分は折り返し雑音となるため
、１８〜７８ｋＨ２の帯域を一括して遮断領域としてい
る。
第３図は第１図のアナログ／ディジタル変換方式の実施
例の動作を説明する図である。第３図で、クロック１は
Ａ／Ｄ変換器１０に入力されるクロックを、ＤＰＩ出力
、ＤＦ２出力はそれぞれディジタルフィルタｌＬ１２の
出力を、クロック２゜クロック３はそれぞれＤＦＦ１３
，１４に入力されるクロックを表している。
例の動作を説明する図である。第３図で、クロック１は
Ａ／Ｄ変換器１０に入力されるクロックを、ＤＰＩ出力
、ＤＦ２出力はそれぞれディジタルフィルタｌＬ１２の
出力を、クロック２゜クロック３はそれぞれＤＦＦ１３
，１４に入力されるクロックを表している。
次に、第１図の動作を第３図を用いて説明する。
Ａ／Ｄ変換器１０から出力されたディジタル信号はディ
ジタルフィルタ１１．１２によって第２図に示したよう
な帯域制限を受け、クロック１に同期したＤＰＩ出力（
ＤＯ，ＤＩ、 Ｄ２． Ｄ３． ・・・）および
ＤＦ２出力（ＤＯｏ、 ＤＩ’、 Ｄ２’、 Ｄ
３’、 ・・・）となる。ＤＦ１Ｆ１出力ロック２に
よってＤＦＦ１３に取り込まれるが、クロック２はクロ
ック１の２分の１の周波数であるから２： １の間引き
が行われ、ディジタル出力１は（ＤＯ，Ｄ２． Ｄ４
． ・・・）となる。またＤＦ２出力はクロック３に
よってＤＦＦ１４に取り込まれるが、クロック３はクロ
ック１の３分の１の周波数であるから３： １の間引き
が行われ、ディジタル出力２は（ＤＯ”、 Ｄ３”。
ジタルフィルタ１１．１２によって第２図に示したよう
な帯域制限を受け、クロック１に同期したＤＰＩ出力（
ＤＯ，ＤＩ、 Ｄ２． Ｄ３． ・・・）および
ＤＦ２出力（ＤＯｏ、 ＤＩ’、 Ｄ２’、 Ｄ
３’、 ・・・）となる。ＤＦ１Ｆ１出力ロック２に
よってＤＦＦ１３に取り込まれるが、クロック２はクロ
ック１の２分の１の周波数であるから２： １の間引き
が行われ、ディジタル出力１は（ＤＯ，Ｄ２． Ｄ４
． ・・・）となる。またＤＦ２出力はクロック３に
よってＤＦＦ１４に取り込まれるが、クロック３はクロ
ック１の３分の１の周波数であるから３： １の間引き
が行われ、ディジタル出力２は（ＤＯ”、 Ｄ３”。
ＤＢ’、 ・・・）となる。
第４図は本発明によるアナログ／デインタル（Ａ／Ｄ）
変換方式の他の実施例を表わすブロック図である。
変換方式の他の実施例を表わすブロック図である。
第４図を説明すると、４０はＡ／Ｄ変換器であり、与え
られたクロックをサンプリング周波数としてアナログ入
力信号をディジタル信号に変換する。ここではクロック
１として９ＥｉｋＨｚが与えられている。４１はディジ
タルフィルタであり、入力されたディジタル信号の帯域
制限を行うもので、伝達特性はＲＯＭ４２によって与え
られる係数によって変化する。４２は読み出し専用メモ
リ（ＲＯＭ）であり、サンプリング周波数制御信号の入
力によって所定の係数データを選択してディジタルフィ
ルタ４１へ出力する。４３はＤ型フリツブフロップ（Ｄ
ＦＦ）であり、セレクタ４４から出力されるクロックが
与えられている。４４はセレクタであり、サンプリング
周波数制御信号の入力によってクロック２ （４８ｋＨ
ｚ）とクロック３ （３２ｋＨｚ）を選択してＤＦＦ４
３へ出力する。
られたクロックをサンプリング周波数としてアナログ入
力信号をディジタル信号に変換する。ここではクロック
１として９ＥｉｋＨｚが与えられている。４１はディジ
タルフィルタであり、入力されたディジタル信号の帯域
制限を行うもので、伝達特性はＲＯＭ４２によって与え
られる係数によって変化する。４２は読み出し専用メモ
リ（ＲＯＭ）であり、サンプリング周波数制御信号の入
力によって所定の係数データを選択してディジタルフィ
ルタ４１へ出力する。４３はＤ型フリツブフロップ（Ｄ
ＦＦ）であり、セレクタ４４から出力されるクロックが
与えられている。４４はセレクタであり、サンプリング
周波数制御信号の入力によってクロック２ （４８ｋＨ
ｚ）とクロック３ （３２ｋＨｚ）を選択してＤＦＦ４
３へ出力する。
次に、第４図の動作を説明する。まず、入力されたアナ
ログ信号はＡ／Ｄ変換器４０でディジタル信号に変換さ
れる。このときのサンプリング周波数は与えられたクロ
ック１の周波数９６ｋＨｚである。得られたディジタル
信号はディジタルフィルタ４１で信号帯域を制限され、
ディジタルフィルタ４１の出力はＤＦＦ４３によって間
引きが行われてディジタル出力となる。このときのディ
ジタルフィルタ４１の伝達特性およびＤＦＦ４３のクロ
ックはサンプリング周波数制御信号によって選択され、
クロック２に対しては第２図（ａ）の特性をもつ係数が
、クロック３に対しては第２図（ｂ）の特性をもつ係数
が、それぞれ対応して選択されるようになっている。即
ち、第４図の動作は第１図のＡ／Ｄ変換器１０．ディジ
タルフィルタ１１、ＤＦＦ１３による系と、Ａ／Ｄ変換
器１０゜ディジタルフィルタ１２．ＤＦＦ１４による系
をサンプリング周波数制御信号によって選択しているこ
とと等価である。
ログ信号はＡ／Ｄ変換器４０でディジタル信号に変換さ
れる。このときのサンプリング周波数は与えられたクロ
ック１の周波数９６ｋＨｚである。得られたディジタル
信号はディジタルフィルタ４１で信号帯域を制限され、
ディジタルフィルタ４１の出力はＤＦＦ４３によって間
引きが行われてディジタル出力となる。このときのディ
ジタルフィルタ４１の伝達特性およびＤＦＦ４３のクロ
ックはサンプリング周波数制御信号によって選択され、
クロック２に対しては第２図（ａ）の特性をもつ係数が
、クロック３に対しては第２図（ｂ）の特性をもつ係数
が、それぞれ対応して選択されるようになっている。即
ち、第４図の動作は第１図のＡ／Ｄ変換器１０．ディジ
タルフィルタ１１、ＤＦＦ１３による系と、Ａ／Ｄ変換
器１０゜ディジタルフィルタ１２．ＤＦＦ１４による系
をサンプリング周波数制御信号によって選択しているこ
とと等価である。
以上説明したように、複数のサンプリング周波数を持つ
複数のディジタル信号を得ようとする場合に複数個のク
ロックを用意する必要がな（、単一のクロックでＡ／Ｄ
変換器した後に前記したような信号処理を行うことで実
現できる。このときの複数のサンプリング周波数はＡ／
Ｄ変換におけるクロックを分周することで得ることがで
きる。
複数のディジタル信号を得ようとする場合に複数個のク
ロックを用意する必要がな（、単一のクロックでＡ／Ｄ
変換器した後に前記したような信号処理を行うことで実
現できる。このときの複数のサンプリング周波数はＡ／
Ｄ変換におけるクロックを分周することで得ることがで
きる。
また、複数のディジタル信号を単一のＡ／Ｄ変換装置で
同時に得ることができる。
同時に得ることができる。
なお、本実施例では９８ｋＨｚでＡ／Ｄ変換を行ってい
るが、例えば１９２ｋＨｚを用いても良く、クロック２
とクロック３の公倍数であること以外の制限はない。ま
た本実施例では二種類のサンプリング周波数を持つディ
ジタル信号を出力するＡ／Ｄ変換方式を示したが、例え
ば１４．１１２ＭＨｚでＡ／Ｄ変換を行い、所定の信号
処理を行った後に４４１： １．３２０： １，２
９４： １の間引きを行えば、３２ ｋ Ｈｚ、
４４． １ ｋ Ｈｚ。
るが、例えば１９２ｋＨｚを用いても良く、クロック２
とクロック３の公倍数であること以外の制限はない。ま
た本実施例では二種類のサンプリング周波数を持つディ
ジタル信号を出力するＡ／Ｄ変換方式を示したが、例え
ば１４．１１２ＭＨｚでＡ／Ｄ変換を行い、所定の信号
処理を行った後に４４１： １．３２０： １，２
９４： １の間引きを行えば、３２ ｋ Ｈｚ、
４４． １ ｋ Ｈｚ。
４８ｋＨｚの三種類のサンプリング周波数を持つディジ
タル信号を同時に得ることができる。要するに所期のサ
ンプリング周波数の公倍数でＡ／Ｄ変換を行えば良い。
タル信号を同時に得ることができる。要するに所期のサ
ンプリング周波数の公倍数でＡ／Ｄ変換を行えば良い。
また、第４図の実施例では一つのディジタルフィルタで
二種類の処理を行っているが、必要に応じて何種類でも
可能であり、またこのようなディジタルフィルタは一つ
に限定したものではなく、複数の処理を行うディジタル
フィルタを複数個用いた方式も可能であることはいうま
でもない。
二種類の処理を行っているが、必要に応じて何種類でも
可能であり、またこのようなディジタルフィルタは一つ
に限定したものではなく、複数の処理を行うディジタル
フィルタを複数個用いた方式も可能であることはいうま
でもない。
発明の効果
以上のべたように本発明は、複数の所定周波数の公倍数
にあたる周波数をサンプリング周波数としてＡ／Ｄ変換
を行い、得られたディジタル信号に対し前記複数の所定
周波数のそれぞれに対応したディジタルフィルタによっ
て信号帯域内への折り返し雑音成分を除去した後に間引
きを行って、前記複数の所定周波数をサンプリング周波
数とする複数のディジタル信号を得るアナログ／ディジ
タル変換方式、または、複数の所定周波数の公倍数にあ
たる周波数をサンプリング周波数としてＡ／Ｄ変換を行
い、得られたディジタル信号に対し前記複数の所定周波
数から選択された周波数に応じた係数を与えられたディ
ジタルフィルタによって信号帯域内への折り返し雑音成
分を除去した後に間引きを行って、前記選択された周波
数をサンプリング周波数とする単数または複数のディジ
タル信号を得るアナログ／ディジタル変換方式、によっ
て、複数のサンプリング周波数を持つ複数のディジタル
信号を得ようとする場合に単一のクロックでＡ／Ｄ変換
した後に信号処理を行うことで実現でき、また、複数の
ディジタル信号を単一のＡ／Ｄ変換装置で同時に得るこ
とができるという優れたＡ／Ｄ変換方式を提供し得るも
のである。
にあたる周波数をサンプリング周波数としてＡ／Ｄ変換
を行い、得られたディジタル信号に対し前記複数の所定
周波数のそれぞれに対応したディジタルフィルタによっ
て信号帯域内への折り返し雑音成分を除去した後に間引
きを行って、前記複数の所定周波数をサンプリング周波
数とする複数のディジタル信号を得るアナログ／ディジ
タル変換方式、または、複数の所定周波数の公倍数にあ
たる周波数をサンプリング周波数としてＡ／Ｄ変換を行
い、得られたディジタル信号に対し前記複数の所定周波
数から選択された周波数に応じた係数を与えられたディ
ジタルフィルタによって信号帯域内への折り返し雑音成
分を除去した後に間引きを行って、前記選択された周波
数をサンプリング周波数とする単数または複数のディジ
タル信号を得るアナログ／ディジタル変換方式、によっ
て、複数のサンプリング周波数を持つ複数のディジタル
信号を得ようとする場合に単一のクロックでＡ／Ｄ変換
した後に信号処理を行うことで実現でき、また、複数の
ディジタル信号を単一のＡ／Ｄ変換装置で同時に得るこ
とができるという優れたＡ／Ｄ変換方式を提供し得るも
のである。
また、複数のディジタル信号をすべて同時に得る必要が
ない場合には、同時に必要としない複数個の信号を、デ
ィジタルフィルタの係数と間引きを行うＤＦＦのクロッ
クとを選択して実現することによって、Ａ／Ｄ変換装置
の回路規模を削減することができる。
ない場合には、同時に必要としない複数個の信号を、デ
ィジタルフィルタの係数と間引きを行うＤＦＦのクロッ
クとを選択して実現することによって、Ａ／Ｄ変換装置
の回路規模を削減することができる。
第１図は本発明の一実施例におけるアナログ／ディジタ
ル変換方式の構成を示すブロック図、第２図は第１図に
おけるディジタルフィルタ１１゜１２の周波数特性の具
体例を示す特性図、第３図は同実施例の動作を説明する
ための波形図、第４図は本発明の他の実施例におけるア
ナログ／ディジタル変換方式の構成を示すブロック図、
第５図は従来のＡ／Ｄ変換方式の構成を示すブロック図
である。 １０．４０・・・Ａ／Ｄ変換器、 １１． １２．
４１・・・ディジタルフィルタ、 １３． １４．４
３・・・Ｄフリップフロップ、 ４２・ＲＯＭ、
４４・・・セレクタ。 代理人の氏名 弁理士 小鍜治 明 ばか２名Ｇ＞
Ｑ 羽 羽 く 区 ・。 ト ー ト 第 ２ 図 ■ゴルしくζ龍） ｍ 凍１５． ＜ ｋ肝） 第３図 μ） 大デ 豊 味
ル変換方式の構成を示すブロック図、第２図は第１図に
おけるディジタルフィルタ１１゜１２の周波数特性の具
体例を示す特性図、第３図は同実施例の動作を説明する
ための波形図、第４図は本発明の他の実施例におけるア
ナログ／ディジタル変換方式の構成を示すブロック図、
第５図は従来のＡ／Ｄ変換方式の構成を示すブロック図
である。 １０．４０・・・Ａ／Ｄ変換器、 １１． １２．
４１・・・ディジタルフィルタ、 １３． １４．４
３・・・Ｄフリップフロップ、 ４２・ＲＯＭ、
４４・・・セレクタ。 代理人の氏名 弁理士 小鍜治 明 ばか２名Ｇ＞
Ｑ 羽 羽 く 区 ・。 ト ー ト 第 ２ 図 ■ゴルしくζ龍） ｍ 凍１５． ＜ ｋ肝） 第３図 μ） 大デ 豊 味
Claims (2)
- （１）複数の所定周波数の公倍数にあたる周波数をサン
プリング周波数としてアナログ／ディジタル変換を行い
、得られたディジタル信号に対し前記複数の所定周波数
のそれぞれに対応したディジタルフィルタによって信号
帯域内への折り返し雑音成分を除去した後に間引きを行
って、前記複数の所定周波数をサンプリング周波数とす
る複数のディジタル信号を得るアナログ／ディジタル変
換方式。 - （２）複数の所定周波数の公倍数にあたる周波数をサン
プリング周波数としてアナログ／ディジタル変換を行い
、得られたディジタル信号に対し前記複数の所定周波数
から選択された周波数に応じた係数を与えられたディジ
タルフィルタによって信号帯域内への折り返し雑音成分
を除去した後に間引きを行って、前記選択された周波数
をサンプリング周波数とする単数または複数のディジタ
ル信号を得るアナログ／ディジタル変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30358290A JPH04172825A (ja) | 1990-11-07 | 1990-11-07 | アナログ／ディジタル変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30358290A JPH04172825A (ja) | 1990-11-07 | 1990-11-07 | アナログ／ディジタル変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172825A true JPH04172825A (ja) | 1992-06-19 |
Family
ID=17922740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30358290A Pending JPH04172825A (ja) | 1990-11-07 | 1990-11-07 | アナログ／ディジタル変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04172825A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507118A (ja) * | 2003-06-30 | 2007-03-22 | ヴィア テクノロジーズ インコーポレイテッド | 単一ペアのａｄｃにより多数の変調フォーマットをサポートする無線受信機 |
| EP2975415A4 (en) * | 2013-03-15 | 2016-11-09 | Mitsubishi Electric Corp | MERGER UNIT FOR COLLECTING ELECTRICAL NETWORK INFORMATION |
-
1990
- 1990-11-07 JP JP30358290A patent/JPH04172825A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007507118A (ja) * | 2003-06-30 | 2007-03-22 | ヴィア テクノロジーズ インコーポレイテッド | 単一ペアのａｄｃにより多数の変調フォーマットをサポートする無線受信機 |
| EP2975415A4 (en) * | 2013-03-15 | 2016-11-09 | Mitsubishi Electric Corp | MERGER UNIT FOR COLLECTING ELECTRICAL NETWORK INFORMATION |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392044A (en) | Method and apparatus for digitizing a wide frequency bandwidth signal | |
| EP0794621A2 (en) | Sigma-delta digital-to-analog conversion system and process through reconstruction and resampling | |
| US6438434B1 (en) | Mixing, coding and decoding devices and methods | |
| JPS6131658B2 (ja) | ||
| JPH09510074A (ja) | 広帯域周波数信号デジタイザおよびその方法 | |
| JPH10200412A (ja) | 分布されたデシメーションサンプル速度変換 | |
| EP0390531A2 (en) | Sampling rate converter | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| JP2003526243A (ja) | 入力信号の周波数バンドを分割するための装置 | |
| JPH04172825A (ja) | アナログ／ディジタル変換方式 | |
| US5652585A (en) | Multiple function analog-to-digital converter with multiple serial outputs | |
| US7177812B1 (en) | Universal sampling rate converter for digital audio frequencies | |
| JP3468677B2 (ja) | 周波数変換装置 | |
| JP3572057B2 (ja) | 帯域分割ａ／ｄ変換装置 | |
| US6272181B1 (en) | Method and device for the aggregation of signals from sampling values | |
| JP2020120374A (ja) | 信号生成装置及び広帯域アナログ信号生成方法 | |
| US7185036B1 (en) | Look up table based upsampling and digital filtering | |
| JP3657881B2 (ja) | オーバーサンプリングａ／ｄ，ｄ／ａ変換装置 | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| Dolecek | Modified CIC filter for rational sample rate conversion | |
| JPH0341826A (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| JPH053771B2 (ja) | ||
| JPH083065Y2 (ja) | デジタルフィルタシステム | |
| JPS6035845A (ja) | デイジタルアナログ変換方式 | |
| JPS636920A (ja) | デルタ・シグマ・アナログ・デジタル変換器 |