JPH0341826A - Ａ／ｄ、ｄ／ａ変換装置 - Google Patents
Ａ／ｄ、ｄ／ａ変換装置Info
- Publication number
- JPH0341826A JPH0341826A JP1176445A JP17644589A JPH0341826A JP H0341826 A JPH0341826 A JP H0341826A JP 1176445 A JP1176445 A JP 1176445A JP 17644589 A JP17644589 A JP 17644589A JP H0341826 A JPH0341826 A JP H0341826A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- digital
- converter
- coefficient
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000005070 sampling Methods 0.000 description 24
- 230000015654 memory Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、Ａ／Ｄ変換部とＤ／Ａ変換部とを有し、そ
れぞれディジタルフィルタを用いたＡ／Ｄ、Ｄ／Ａ変換
装置に関するものである。
れぞれディジタルフィルタを用いたＡ／Ｄ、Ｄ／Ａ変換
装置に関するものである。
第３図は従来のＡ／Ｄ、Ｄ／Ａ変換装置を示すブロック
図であり、１はＡ／Ｄ変換部、２はＤ／Ａ変換部である
。３はＡ／Ｄ変換部１のアナログ入力信号、４はＡ／Ｄ
変換部１のディジタル出力信号、５はＤ／Ａ変換部２の
ディジタル入力信号、６はＤ／Ａ変換部２のアナログ出
力信号である。
図であり、１はＡ／Ｄ変換部、２はＤ／Ａ変換部である
。３はＡ／Ｄ変換部１のアナログ入力信号、４はＡ／Ｄ
変換部１のディジタル出力信号、５はＤ／Ａ変換部２の
ディジタル入力信号、６はＤ／Ａ変換部２のアナログ出
力信号である。
先ず、Ａ／Ｄ変換部１の内部構成について説明する。
７はアナログ入力信号３を信号帯域の最高周波数ｆｔｎ
のＮ倍のサンプリング周波数ｆｓよに変換するオーバー
サンプリング型のＡ／Ｄ変換器である。
のＮ倍のサンプリング周波数ｆｓよに変換するオーバー
サンプリング型のＡ／Ｄ変換器である。
但し、ｆ、□はｆＴｌｌに比し十分大きいものとする。
８はサンプリング周波数ｆｓｔのディジタル信号、９は
ディジタル信号８のサンプリング周波数ｆｓ１を上記最
高周波数ｆ■のＮ倍のサンプリング周波数ｆｓ２に変換
すると共に、変換の際に生じる折り返し雑音を除去する
第２デシメーションフィルタである。但し１ＭはＮより
小さい数とする。
ディジタル信号８のサンプリング周波数ｆｓ１を上記最
高周波数ｆ■のＮ倍のサンプリング周波数ｆｓ２に変換
すると共に、変換の際に生じる折り返し雑音を除去する
第２デシメーションフィルタである。但し１ＭはＮより
小さい数とする。
１７は第１デシメーションフィルタ９の特性を定める係
数発生装置、１０はサンプリング周波数ｆｉｔのディジ
タル信号、１１はディジタル信号１０を上記最高周波数
ｆｌのに倍のサンプリング周波数ｆｓ３に変換すると共
に、変換の際に生じる折り返し雑音を除去する第２デシ
メーションフィルタである。但し、ＫはＭより小さい数
とする。１８は第２デシメーションフィルタ１１の特性
を定める係数発生装置である。
数発生装置、１０はサンプリング周波数ｆｉｔのディジ
タル信号、１１はディジタル信号１０を上記最高周波数
ｆｌのに倍のサンプリング周波数ｆｓ３に変換すると共
に、変換の際に生じる折り返し雑音を除去する第２デシ
メーションフィルタである。但し、ＫはＭより小さい数
とする。１８は第２デシメーションフィルタ１１の特性
を定める係数発生装置である。
次にＤ／Ａ変換部２の内部構成について説明する。
１６はサンプリング周波数ｆｓｚのディジタル入力信号
５をサンプリング周波数ｆｓｚのディジタル信号１５に
変換すると共に、変換の際に生じるイメージ成分を除去
する第１インターポレーションフィルタ、２０は第１イ
ンターポレーションフィルタ１６の特性を定める係数発
生装置、１４はディジタル信号１５をサンプリング周波
数ｆｓ１のディジタル信号１３に変換すると共に、変換
の際に生じるイメージ成分を除去する第２インターポレ
ーションフィルタ、１９は第２インターボレージ換する
オーバーサンプリング型のＤ／Ａ変換器である。
５をサンプリング周波数ｆｓｚのディジタル信号１５に
変換すると共に、変換の際に生じるイメージ成分を除去
する第１インターポレーションフィルタ、２０は第１イ
ンターポレーションフィルタ１６の特性を定める係数発
生装置、１４はディジタル信号１５をサンプリング周波
数ｆｓ１のディジタル信号１３に変換すると共に、変換
の際に生じるイメージ成分を除去する第２インターポレ
ーションフィルタ、１９は第２インターボレージ換する
オーバーサンプリング型のＤ／Ａ変換器である。
なお、第１．第２デシメーションフィルタ９゜１１及び
第工、第２インターポレーションフィルタ１６，１４は
、ディジタルフィルタで構成されるものである。
第工、第２インターポレーションフィルタ１６，１４は
、ディジタルフィルタで構成されるものである。
次に動作について説明する。
先ず、Ａ／Ｄ変換部１について述べる。
Ａ／Ｄ変換部１に入力されるアナログ入力信号３は、オ
ーバーサンプリング型のＡ／Ｄ変換器７により、信号帯
域の最高周波数ｆｍのＮ倍を有する非常に高いサンプリ
ング周波数ｆｓｔのディジタル信号８に変換される。し
かし、ｆＳｔはサンプリング周波数として高すぎるため
、標準的なサンプリング周波数ｆＳ＋に変換する必要が
ある。
ーバーサンプリング型のＡ／Ｄ変換器７により、信号帯
域の最高周波数ｆｍのＮ倍を有する非常に高いサンプリ
ング周波数ｆｓｔのディジタル信号８に変換される。し
かし、ｆＳｔはサンプリング周波数として高すぎるため
、標準的なサンプリング周波数ｆＳ＋に変換する必要が
ある。
このサンプリング周波数の変換操作は、最終的にはｆ
ｓ１／ ｆ ５３おきにデータを出力する（間引きする
）だけの操作であるが、ただ単純に間引きしただけでは
折り返しによる雑音が信号に混入し、信号の精度が著し
く悪化する。そこで、ディジタルフィルタを通し雑音を
除去してから間引きを行う。そのディジタルフィルタは
、 （ａ） 雑音が折り返してくるのを防ぐため、雑音の
存在する領域（ＩＸｆｇ、±ｆ１、但し、■は自然数）
で十分な減衰量を持つことゆ （ｂ） 信号帯域内では、できるだけ平担な通過特性
となること。
ｓ１／ ｆ ５３おきにデータを出力する（間引きする
）だけの操作であるが、ただ単純に間引きしただけでは
折り返しによる雑音が信号に混入し、信号の精度が著し
く悪化する。そこで、ディジタルフィルタを通し雑音を
除去してから間引きを行う。そのディジタルフィルタは
、 （ａ） 雑音が折り返してくるのを防ぐため、雑音の
存在する領域（ＩＸｆｇ、±ｆ１、但し、■は自然数）
で十分な減衰量を持つことゆ （ｂ） 信号帯域内では、できるだけ平担な通過特性
となること。
の２つの条件を満たす必要がある。このようなフィルタ
特性を、１段のディジタルフィルタで実現するのは、入
力信号のナイキスト周波数（ｆｓ／２）と信号帯域の最
高周波数ｆつとが離れているため大変難しい。そこで通
常、ディジタルフィルタとしては、第１デシメーシヨン
（間引き）フィルタ９と第２デシメーションフィルタ１
１との２段構成となる。
特性を、１段のディジタルフィルタで実現するのは、入
力信号のナイキスト周波数（ｆｓ／２）と信号帯域の最
高周波数ｆつとが離れているため大変難しい。そこで通
常、ディジタルフィルタとしては、第１デシメーシヨン
（間引き）フィルタ９と第２デシメーションフィルタ１
１との２段構成となる。
第３図はこのようにディジタルフィルタを２段に分けて
サンプリング周波数を変換した場合の例である。即ち、
ディジタル信号８を、サンプリング周波数ｆｉｘで第１
デシメーションフィルタ９を通して、−旦データを間引
くことにより、先ず中間のサンプリング周波数ｆｓｚの
ディジタル信号１０に変換する。その後、さらにより精
度の高い第２デ？メーシヨンフイルタ１１によって信号
帯域近傍に残っている雑音等を除いて、最終のサンプリ
ング周波数ｆｓ３にまでデータを間引く。なお、第１．
第２デシメーションフィルタ９，１１のフィルタ特性は
、それぞれ係数発生装置ｉ！１７．１８からの係数によ
って定まる。
サンプリング周波数を変換した場合の例である。即ち、
ディジタル信号８を、サンプリング周波数ｆｉｘで第１
デシメーションフィルタ９を通して、−旦データを間引
くことにより、先ず中間のサンプリング周波数ｆｓｚの
ディジタル信号１０に変換する。その後、さらにより精
度の高い第２デ？メーシヨンフイルタ１１によって信号
帯域近傍に残っている雑音等を除いて、最終のサンプリ
ング周波数ｆｓ３にまでデータを間引く。なお、第１．
第２デシメーションフィルタ９，１１のフィルタ特性は
、それぞれ係数発生装置ｉ！１７．１８からの係数によ
って定まる。
次に、Ｄ／Ａ変換部２について説明する。
Ｄ／Ａ変換部２は基本的にはＡ／Ｄ変換部１の逆の操作
を行っている。Ａ／Ｄ変換部ｌでは、サンプリング周波
数をｆｓｔからｆｓｚに間引き（デシメーション）する
ことにより変換しているが、Ｄ／Ａ変換部２では逆にサ
ンプリング周波数をｆｓａからｆｓｘへに補間（インタ
ーポレーション）することにより変換する。また、Ｄ／
Ａ変換部２において、サンプリング周波数をｆｓｉから
ｆｓｌへ変換する際、Ａ／Ｄ変換部１と同様にディジタ
ルフィルタを通して信号帯域外雑音を除く。そのディジ
タルフィルタ （インターポレーションフィルタ）は、 （ｃ） 補間することにより発生するイメージ雑音を
除くため、イメージ雑音が存在する領域（ＩＸｆｓｉ±
ｆｍ、但し、■は自然数）でフィルタ特性が十分な減衰
量を持つこと。
を行っている。Ａ／Ｄ変換部ｌでは、サンプリング周波
数をｆｓｔからｆｓｚに間引き（デシメーション）する
ことにより変換しているが、Ｄ／Ａ変換部２では逆にサ
ンプリング周波数をｆｓａからｆｓｘへに補間（インタ
ーポレーション）することにより変換する。また、Ｄ／
Ａ変換部２において、サンプリング周波数をｆｓｉから
ｆｓｌへ変換する際、Ａ／Ｄ変換部１と同様にディジタ
ルフィルタを通して信号帯域外雑音を除く。そのディジ
タルフィルタ （インターポレーションフィルタ）は、 （ｃ） 補間することにより発生するイメージ雑音を
除くため、イメージ雑音が存在する領域（ＩＸｆｓｉ±
ｆｍ、但し、■は自然数）でフィルタ特性が十分な減衰
量を持つこと。
（ｄ） 信号帯域内では、できるだけ平担な通過特性
となること。
となること。
の２つの条件を満たす必要がある。（Ｃ）。
（ｄ）の条件は前述したデシメーションフィルタに対す
る（ａ）、（ｂ）の条件と実質的に全く同じであること
から、インターポレーションフィルタは、デシメーショ
ンフィルタと全く同じ特性を持つ、２段構成のディジタ
ルフィルタが用いられる。
る（ａ）、（ｂ）の条件と実質的に全く同じであること
から、インターポレーションフィルタは、デシメーショ
ンフィルタと全く同じ特性を持つ、２段構成のディジタ
ルフィルタが用いられる。
即ち、サンプリング周波数ｆｓａのディジタル入力信号
５は、先ず、第１インターポレーションフィルタ１６に
おいて、補間によりサンプリング周波数ｆ５□のディジ
タル信号１５に変換される。次に第２インターポレーシ
ョンフィルタ１４において、補間によりサンプリング周
波数ｆｓｘに変換された後、イメージ雑音を除去されて
、ディジタル信号１３となるにのサンプリング周波数ｆ
ｓ工のディジタル信号１３は、オーバーサンプリング型
のＤ／Ａ変換器１２によりアナログ出力信号６に変換さ
れてＤ／Ａ変換部２より出力される。
５は、先ず、第１インターポレーションフィルタ１６に
おいて、補間によりサンプリング周波数ｆ５□のディジ
タル信号１５に変換される。次に第２インターポレーシ
ョンフィルタ１４において、補間によりサンプリング周
波数ｆｓｘに変換された後、イメージ雑音を除去されて
、ディジタル信号１３となるにのサンプリング周波数ｆ
ｓ工のディジタル信号１３は、オーバーサンプリング型
のＤ／Ａ変換器１２によりアナログ出力信号６に変換さ
れてＤ／Ａ変換部２より出力される。
〔発明が解決しようとするｉ＋＋＋題〕従来のＡ／Ｄ、
Ｄ／Ａ変換装置は以上のように構成されているので、４
段のディジタルフィルタが必要であり、また、ディジタ
ルフィルタの各段ごとに、係数発生装置や係数とデータ
とを乗算するための乗算器等が必要となり、このため、
装置全体としての回路規模が極めて大きくなってしまう
などの課題があった。
Ｄ／Ａ変換装置は以上のように構成されているので、４
段のディジタルフィルタが必要であり、また、ディジタ
ルフィルタの各段ごとに、係数発生装置や係数とデータ
とを乗算するための乗算器等が必要となり、このため、
装置全体としての回路規模が極めて大きくなってしまう
などの課題があった。
なお、上記従来技術としては、例えば「オーバサンプリ
ング方式のＡ−Ｄ／Ｄ−Ａ変換技術」。
ング方式のＡ−Ｄ／Ｄ−Ａ変換技術」。
（日経エレクトロニクス、Ｎａ４５８、ＰＰ、２２３−
２３１．１９８８．１０．Ｌ７）などがある。
２３１．１９８８．１０．Ｌ７）などがある。
この発明は上記のような課題を解消するためになされた
もので、回路規模を小さくできるＡ／Ｄ、Ｄ／Ａ変換装
置を得ることを目的とする。
もので、回路規模を小さくできるＡ／Ｄ、Ｄ／Ａ変換装
置を得ることを目的とする。
（１１題を解決するための手段〕
この発明に係るＡ／Ｄ、Ｄ／Ａ変換装置は、Ａ／Ｄ変換
部、Ｄ／Ａ変換部の各２つづつのディジタルフィルタの
フィルタ係数特性が互いに同一であることから、それら
の係数発生装置を共用するようにしたものである。
部、Ｄ／Ａ変換部の各２つづつのディジタルフィルタの
フィルタ係数特性が互いに同一であることから、それら
の係数発生装置を共用するようにしたものである。
この発明におけるＡ／Ｄ、Ｄ／Ａ変換装置は、同じ係数
特性の係数発生装置を−っの装置で構成することより、
係数発生装置の数が半分に減り、回路規模が削減される
。
特性の係数発生装置を−っの装置で構成することより、
係数発生装置の数が半分に減り、回路規模が削減される
。
以下、この発明の実施例を図について説明する。
第１図において、１〜１６は第３図の同一符号部分と同
一または、相当する部分を示す、３７は第１デシメーシ
ョンフィルタ９と第２インターポレーションフィルタ１
４とにフィルタ係数を与える係数発生装置、３８は第２
デシメーションフィルタ１１と第１インターポレーショ
ンフィルタ１６とにフィルタ係数を与える係数発生装置
である。
一または、相当する部分を示す、３７は第１デシメーシ
ョンフィルタ９と第２インターポレーションフィルタ１
４とにフィルタ係数を与える係数発生装置、３８は第２
デシメーションフィルタ１１と第１インターポレーショ
ンフィルタ１６とにフィルタ係数を与える係数発生装置
である。
次に動作について説明する。
第３図の従来例との相異点は、第３図の係数発生装置１
７．１９が、第１図では１つの係数発生装置３７で構成
されている点と、第３図の係数発生袋［１８，２０が第
１図では１つの係数発生装置で構成されている点である
。
７．１９が、第１図では１つの係数発生装置３７で構成
されている点と、第３図の係数発生袋［１８，２０が第
１図では１つの係数発生装置で構成されている点である
。
前述の従来例の動作で述べた通り、Ａ／Ｄ変換部１のデ
ィジタルフィルタの特性と、Ｄ／Ａ変換部２のディジタ
ルフィルタの特性とが全く同じであること、また、ディ
ジタルフィルタの特性が係数発生装置から発生する係数
値により決まることより、第３図の係数発生装置１７．
１９は同一の係数値を発生し、係数発生装置１８．２０
は同一の係数値を発生している。即ち、第１図及び第３
図の第１デシメーションフィルタ９と第２インターポレ
ーションフィルタ１４とは同一のフィルタ特性を有し、
第２デシメーションフィルタ１１と第１インターポレー
ションフィルタ１６とは同一のフィルタ特性を有してい
る。この発明は、このことを利用し、各フィルタで係数
発生装置３７゜３８を共用するようにしている。
ィジタルフィルタの特性と、Ｄ／Ａ変換部２のディジタ
ルフィルタの特性とが全く同じであること、また、ディ
ジタルフィルタの特性が係数発生装置から発生する係数
値により決まることより、第３図の係数発生装置１７．
１９は同一の係数値を発生し、係数発生装置１８．２０
は同一の係数値を発生している。即ち、第１図及び第３
図の第１デシメーションフィルタ９と第２インターポレ
ーションフィルタ１４とは同一のフィルタ特性を有し、
第２デシメーションフィルタ１１と第１インターポレー
ションフィルタ１６とは同一のフィルタ特性を有してい
る。この発明は、このことを利用し、各フィルタで係数
発生装置３７゜３８を共用するようにしている。
なお、上記実施例では、Ａ／Ｄ変換部１、Ｄ／Ａ変換部
２で共通に使用する係数発生装置３７゜３８を設けてい
るが係数発生装置だけでなく乗算器、加減算器といった
従来各ディジタルフィルタで別々に使用している回路素
子も共通に使用する構成としても、上記実施例と同様に
回路規模が削減できる。
２で共通に使用する係数発生装置３７゜３８を設けてい
るが係数発生装置だけでなく乗算器、加減算器といった
従来各ディジタルフィルタで別々に使用している回路素
子も共通に使用する構成としても、上記実施例と同様に
回路規模が削減できる。
第２図は上記のように構成する場合の、この発明の他の
実施例によるディジタルフィルタの実際の構成を示す。
実施例によるディジタルフィルタの実際の構成を示す。
第２図において、５，８，４，１３．１０，１５，３７
．３８は、第１図及び第３図における同一符号部分に相
当する装置あるいは信号を示す。
．３８は、第１図及び第３図における同一符号部分に相
当する装置あるいは信号を示す。
第２図において、３１，３２，３３．３４は、ディジタ
ルフィルタのデータを格納するデータメモリで、３１は
第１インターポレーションフィルタ用のデータメモリ、
３２は第（デシメーションフィルタ用のデータメモリ、
３３は第２デシメーションフィルタ用のデータメモリ、
３４は第２インターポレーションフィルタ用のデータメ
モリである。３５はデータメモリ３１〜３４のうち１つ
のメモリを選択するセレクタ、３７は第１デシメーショ
ンフィルタと第２インターポレーションフィルタとで共
用する係数発生装置、３８は第２デシメーションフィル
タと第２インターポレーションフィルタとで共用する係
数発生装置、３９は係数発生装置３７．３８を選択する
セレクタ、３６はセレクタ３５．３９で選択されたデー
タと係数とを乗算する乗算器、４０は乗算器３６で得ら
れた積を累積加算する加減算器、４１は加減算器４０で
得られた和を後段の４つのアキュムレータ４２〜４５に
格納する際のそのアキュムレータを選択するセレクタ、
４２は第１デシメーションフィルタの演算中の結果を一
時的に格納するアキュムレータ、４３，４４．４５も同
様のアキュムレータであり、４３は第２デシメーション
フィルタ用、４４は第１インターポレーションフィルタ
用、４５は第２インターポレーシヨン用のアキュムレー
タである。４６はアキュムレータ４２〜４５のうち、次
の演算に使用するデータの入っているアキュムレータを
選択するセレクタ、４７はアキュムレータ４２〜４５に
保持されているデータの一定回数の積和が終了し、その
積和データがディジタルフィルタ出力となった際、その
出力データをフィルタ出力として次の段階へ出力するラ
ッチである。４８はラッチ４７から出力された信号が１
次の段階で何れの処理にいくべきかを選択するセレクタ
である。４９は加減算器４０における加減算のタイミン
グをとるラッチである。
ルフィルタのデータを格納するデータメモリで、３１は
第１インターポレーションフィルタ用のデータメモリ、
３２は第（デシメーションフィルタ用のデータメモリ、
３３は第２デシメーションフィルタ用のデータメモリ、
３４は第２インターポレーションフィルタ用のデータメ
モリである。３５はデータメモリ３１〜３４のうち１つ
のメモリを選択するセレクタ、３７は第１デシメーショ
ンフィルタと第２インターポレーションフィルタとで共
用する係数発生装置、３８は第２デシメーションフィル
タと第２インターポレーションフィルタとで共用する係
数発生装置、３９は係数発生装置３７．３８を選択する
セレクタ、３６はセレクタ３５．３９で選択されたデー
タと係数とを乗算する乗算器、４０は乗算器３６で得ら
れた積を累積加算する加減算器、４１は加減算器４０で
得られた和を後段の４つのアキュムレータ４２〜４５に
格納する際のそのアキュムレータを選択するセレクタ、
４２は第１デシメーションフィルタの演算中の結果を一
時的に格納するアキュムレータ、４３，４４．４５も同
様のアキュムレータであり、４３は第２デシメーション
フィルタ用、４４は第１インターポレーションフィルタ
用、４５は第２インターポレーシヨン用のアキュムレー
タである。４６はアキュムレータ４２〜４５のうち、次
の演算に使用するデータの入っているアキュムレータを
選択するセレクタ、４７はアキュムレータ４２〜４５に
保持されているデータの一定回数の積和が終了し、その
積和データがディジタルフィルタ出力となった際、その
出力データをフィルタ出力として次の段階へ出力するラ
ッチである。４８はラッチ４７から出力された信号が１
次の段階で何れの処理にいくべきかを選択するセレクタ
である。４９は加減算器４０における加減算のタイミン
グをとるラッチである。
上記構成によれば、セレクタ等を用いることにより、乗
算器３６及び加減算器４０を４つのディジタルフィルタ
で共用することができる。
算器３６及び加減算器４０を４つのディジタルフィルタ
で共用することができる。
以上のように、この発明によれば、Ｄ／Ａ変換部及びＤ
／Ａ変換部の各ディジタルフィルタトこ従来別々に設け
ていた係数発生装置を、同じ係数特性持つディジタルフ
ィルタに対して一つの係数発生装置を共用するように構
成したので、装置の回路規模の削減ができるという効果
がある。
／Ａ変換部の各ディジタルフィルタトこ従来別々に設け
ていた係数発生装置を、同じ係数特性持つディジタルフ
ィルタに対して一つの係数発生装置を共用するように構
成したので、装置の回路規模の削減ができるという効果
がある。
第１図はこの発明の一実施例によるＡ／Ｄ、Ｄ／Ａ変換
装置を示すブロック図、第２図はこの発明の他の実施例
によるＡ／Ｄ、Ｄ／Ａ変換装置におけるディジタルフィ
ルタのブロック図、第３図は従来のＡ／Ｄ、Ｄ／Ａ変換
装置を示すブロック図である。 １はＡ／Ｄ変換部、２はＤ／Ａ変換部、３はアナログ入
力信号、４はディジタル出力信号、５はディジタル入力
信号、６はアナログ出力信号、７はＡ／Ｄ変換器、８，
１０，１３，１５はディジタル信号、９は第１デシメー
ションフィルタ、１１は第２デシメーションフィルタ、
１２はＤ／Ａ変換器、１４は第２インターポレーション
フィルタ、１６は第１インターポレーションフィルタ、
３７．３８は係数発生装置。 なお、図中、同一符号は同一、又は相当部分を示す。
装置を示すブロック図、第２図はこの発明の他の実施例
によるＡ／Ｄ、Ｄ／Ａ変換装置におけるディジタルフィ
ルタのブロック図、第３図は従来のＡ／Ｄ、Ｄ／Ａ変換
装置を示すブロック図である。 １はＡ／Ｄ変換部、２はＤ／Ａ変換部、３はアナログ入
力信号、４はディジタル出力信号、５はディジタル入力
信号、６はアナログ出力信号、７はＡ／Ｄ変換器、８，
１０，１３，１５はディジタル信号、９は第１デシメー
ションフィルタ、１１は第２デシメーションフィルタ、
１２はＤ／Ａ変換器、１４は第２インターポレーション
フィルタ、１６は第１インターポレーションフィルタ、
３７．３８は係数発生装置。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 外部より入力されるアナログ入力信号をディジタル信号
に変換するＡ／Ｄ変換器、上記ディジタル信号が供給さ
れ、ディジタルフィルタから成る第１デシメーションフ
ィルタ、及び上記第１デシメーションフィルタから出力
されるディジタル信号が供給されディジタル出力信号を
出力するディジタルフィルタから成る第２デシメーショ
ンフィルタからなるＡ／Ｄ変換部と、外部より入力され
るディジタル入力信号が供給され、ディジタルフィルタ
から成る第１インターポレーションフィルタ、上記第１
インターポレーションフィルタから出力されるディジタ
ル信号が供給され、ディジタルフィルタから成る第２イ
ンターポレーションフィルタ、及び上記第２インターポ
レーションフィルタから出力されるディジタル信号をア
ナログ出力信号に変換するＤ／Ａ変換器からなるＤ／Ａ
変換部と、上記第１デシメーションフィルタ及び上記第
２インターポレーションフィルタのフィルタ特性を定め
る係数発生装置と、上記第２デシメーションフィルタ及
び上記第１インターポレーションフィルタのフィルタ特
性を定める係数発生装置とを備えたＡ／Ｄ、Ｄ／Ａ変換
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176445A JP2583610B2 (ja) | 1989-07-07 | 1989-07-07 | Ａ／ｄ、ｄ／ａ変換装置 |
| US07/537,954 US5389925A (en) | 1989-07-07 | 1990-06-13 | A/D and D/A conversion device with shared parameter generators |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176445A JP2583610B2 (ja) | 1989-07-07 | 1989-07-07 | Ａ／ｄ、ｄ／ａ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0341826A true JPH0341826A (ja) | 1991-02-22 |
| JP2583610B2 JP2583610B2 (ja) | 1997-02-19 |
Family
ID=16013830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176445A Expired - Lifetime JP2583610B2 (ja) | 1989-07-07 | 1989-07-07 | Ａ／ｄ、ｄ／ａ変換装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5389925A (ja) |
| JP (1) | JP2583610B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004088527A (ja) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | オーディオ・インターフェイス回路 |
| AT514493B1 (de) * | 2013-06-17 | 2015-04-15 | Way To Production Gmbh | Anlage zum schichtweisen Aufbau eines Körpers und Wanne hiefür |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5621675A (en) * | 1994-11-02 | 1997-04-15 | Advanced Micro Devices, Inc. | Digital decimation and compensation filter system |
| JP2001177414A (ja) * | 1999-12-17 | 2001-06-29 | Sakai Yasue | オーバーサンプリング処理回路およびデジタル−アナログ変換器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601941A (ja) * | 1983-06-18 | 1985-01-08 | Sony Corp | ディジタル信号記録再生装置 |
| JPS63158028U (ja) * | 1987-04-01 | 1988-10-17 | ||
| JPH01135137A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 音声蓄積通信方式 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4160243A (en) * | 1976-09-28 | 1979-07-03 | Fujitsu Limited | Asynchronous reversible analog to digital converter |
| NL7708150A (nl) * | 1977-07-22 | 1979-01-24 | Philips Nv | Integrerende kode-omzetter. |
| JPS6053938B2 (ja) * | 1978-06-02 | 1985-11-28 | 大日本スクリ−ン製造株式会社 | アナログ信号のサンプリング方法 |
| US4302631A (en) * | 1979-11-28 | 1981-11-24 | International Telephone And Telegraph Corporation | Decimator apparatus for decreasing the word rate of a digital signal of the type employed in digital telephone systems |
| US4270026A (en) * | 1979-11-28 | 1981-05-26 | International Telephone And Telegraph Corporation | Interpolator apparatus for increasing the word rate of a digital signal of the type employed in digital telephone systems |
| US4425665A (en) * | 1981-09-24 | 1984-01-10 | Advanced Micro Devices, Inc. | FSK Voiceband modem using digital filters |
| DE3203012A1 (de) * | 1982-01-29 | 1983-08-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und schaltungsanordnung zur erzeugung von interpolationswerten zwischen gespeicherten stuetzwerten |
| NL8202687A (nl) * | 1982-07-05 | 1984-02-01 | Philips Nv | Decimerende filterinrichting. |
| GB2179815B (en) * | 1985-08-28 | 1989-11-29 | Plessey Co Plc | Interpolator / decimator filter structure |
| US4860012A (en) * | 1986-02-14 | 1989-08-22 | Microchip Technology Incorporated | Integrated analog-to-digital converter |
| US4881191A (en) * | 1987-01-13 | 1989-11-14 | Hewlett-Packard Company | Multichannel decimation/interpolation filter |
| US4809208A (en) * | 1987-04-03 | 1989-02-28 | Tektronix, Inc. | Programmable multistage digital filter |
| US4835723A (en) * | 1987-04-03 | 1989-05-30 | Tektronix, Inc. | Phase coordinated multistage digital filter |
| US4996528A (en) * | 1989-10-30 | 1991-02-26 | Advanced Micro Devices, Inc. | Apparatus having shared modular architecture for decimation and interpolation |
-
1989
- 1989-07-07 JP JP1176445A patent/JP2583610B2/ja not_active Expired - Lifetime
-
1990
- 1990-06-13 US US07/537,954 patent/US5389925A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601941A (ja) * | 1983-06-18 | 1985-01-08 | Sony Corp | ディジタル信号記録再生装置 |
| JPS63158028U (ja) * | 1987-04-01 | 1988-10-17 | ||
| JPH01135137A (ja) * | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 音声蓄積通信方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004088527A (ja) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | オーディオ・インターフェイス回路 |
| JP4547123B2 (ja) * | 2002-08-28 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | オーディオ・インターフェイス回路 |
| AT514493B1 (de) * | 2013-06-17 | 2015-04-15 | Way To Production Gmbh | Anlage zum schichtweisen Aufbau eines Körpers und Wanne hiefür |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2583610B2 (ja) | 1997-02-19 |
| US5389925A (en) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999478B2 (ja) | サンプル信号をサブサンプルするのに使用されるビット直列累算器 | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| US5068716A (en) | Sampling rate converter | |
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| KR100189525B1 (ko) | 시그마 델타 변조방식의 디지탈/아나로그 변환장치 | |
| JP2575642B2 (ja) | アナログ−デジタル コンバ−タ | |
| JPS6255325B2 (ja) | ||
| JP2703126B2 (ja) | Ａ／ｄ，ｄ／ａ変換装置 | |
| US7283076B1 (en) | Digital non-integer sample/hold implemented using virtual filtering | |
| JPH0341826A (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| JP3322030B2 (ja) | サンプリングレート変換装置 | |
| US20050242981A1 (en) | Signal-processing device | |
| US6486814B2 (en) | Digital-to-analog converter using different multiplicators between first and second portions of a data holding period | |
| JP3468677B2 (ja) | 周波数変換装置 | |
| JPH036919A (ja) | 遅延装置 | |
| JP2600237B2 (ja) | サンプリング周波数変換回路 | |
| JP3036068B2 (ja) | サンプリング周波数変換装置 | |
| JP3097599B2 (ja) | ディジタルフィルタ | |
| JPH08125493A (ja) | サンプリングレートコンバータ | |
| JPH03283822A (ja) | Ａ／ｄ変換装置 | |
| JPH04160822A (ja) | Ｄ／ａ変換装置 | |
| JPH04137907A (ja) | スムージングフィルタ | |
| KR0176205B1 (ko) | 고역통과 iir 필터의 설계방법 및 이에 적합한 고역통과 iir 필터 | |
| JP2012085177A (ja) | デシメータ回路及びデシメータ回路の演算方法 |