JPS6255325B2 - - Google Patents
Info
- Publication number
- JPS6255325B2 JPS6255325B2 JP9420277A JP9420277A JPS6255325B2 JP S6255325 B2 JPS6255325 B2 JP S6255325B2 JP 9420277 A JP9420277 A JP 9420277A JP 9420277 A JP9420277 A JP 9420277A JP S6255325 B2 JPS6255325 B2 JP S6255325B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- impulse response
- sampling
- weighted addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 47
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、標本化された信号を時間的に連続な
アナログ信号に戻すことなく、他の標本化速度の
信号に変換する標本化周波数変換方式に関する。
アナログ信号に戻すことなく、他の標本化速度の
信号に変換する標本化周波数変換方式に関する。
標本化周波数f1で標本化された信号を伝送、記
憶、処理などのために時間的に連続なアナログ信
号に戻すことなくf1とは異なる標本化周波数f2で
標本化した信号に変換する方式については、プロ
シーデイングス・オブ・デ・アイイ−イーイー
（Proceedings of the IEEE）61、６、692−702
（June1973）における周波数f2がf2＝Nf1（Ｎは正
整数）あるいはf2＝１／Ｍf1（Ｍは正整数）の場合に はf1で標本化された信号を補間あるいは再標本化
することにより周波数f2の信号を得ることができ
る。しかしこの場合f2として選びうる周波数が限
定され、任意の周波数に変換することはできな
い。
憶、処理などのために時間的に連続なアナログ信
号に戻すことなくf1とは異なる標本化周波数f2で
標本化した信号に変換する方式については、プロ
シーデイングス・オブ・デ・アイイ−イーイー
（Proceedings of the IEEE）61、６、692−702
（June1973）における周波数f2がf2＝Nf1（Ｎは正
整数）あるいはf2＝１／Ｍf1（Ｍは正整数）の場合に はf1で標本化された信号を補間あるいは再標本化
することにより周波数f2の信号を得ることができ
る。しかしこの場合f2として選びうる周波数が限
定され、任意の周波数に変換することはできな
い。
標本化周波数f2がＮ／Ｍf1（Ｎ、Ｍは互いに既約の
正整数）の場合には、標本化周波数f1の信号を標
本化周波数Nf1の信号に変換した後標本化周波数
を1/Mに落す方法が知られている。第１図はその
構成を示すブロツク図である。同図においてＡ／
Ｄ変換器２により周波数f1で標本化され、デイジ
タル化された信号は標本化周波数変換回路３のデ
イジタルフイルタ４に入力される。
本化周波数Nf1の信号に変換した後標本化周波数
を1/Mに落す方法が知られている。第１図はその
構成を示すブロツク図である。同図においてＡ／
Ｄ変換器２により周波数f1で標本化され、デイジ
タル化された信号は標本化周波数変換回路３のデ
イジタルフイルタ４に入力される。
標本化周波数変換回路３の特性はn1、n2を任意
の整数とするとき、n1f1およびn2f2に充分な減衰
特性を持つており、これは一般に有限インパルス
応特フイルタで構成される。
の整数とするとき、n1f1およびn2f2に充分な減衰
特性を持つており、これは一般に有限インパルス
応特フイルタで構成される。
デイジタルフイルタ４は周波数てい倍回路５で
Ｎ倍されたNf1の繰返し周波数のクロツクで動作
し、周波数f1で標本化された信号の標本値の間を
補間し、Nf1で標本化された信号に変換する。周
波数Nf1のクロツク信号を周波数てい倍回路６で
1/M倍した周波数f2（＝Ｎ／Ｍf1）のクロツクで上記フ イルタ４の出力をスイツチ７により再標本化する
と、原信号を周波数f2で標本化した信号が得られ
る。
Ｎ倍されたNf1の繰返し周波数のクロツクで動作
し、周波数f1で標本化された信号の標本値の間を
補間し、Nf1で標本化された信号に変換する。周
波数Nf1のクロツク信号を周波数てい倍回路６で
1/M倍した周波数f2（＝Ｎ／Ｍf1）のクロツクで上記フ イルタ４の出力をスイツチ７により再標本化する
と、原信号を周波数f2で標本化した信号が得られ
る。
この構成では時間的に連続なアナログ信号に戻
すことなく、N/M倍に標本化周波数を変換する
ことができるが、標本化周波数をNf1に上げるた
めにデイジタルフイルタ４は入力信号の標本化周
波数f1のＮ倍のクロツク周波数Nf1で動作する必
要がある。このためテレビジヨン信号のように周
波数帯域の広い信号を扱う場合、極めて高速の論
理回路が必要で経済性に問題がある。また大きな
Ｎの場合には実現が不可能であつたり、極めて簡
単な構成に限定され特性の不充分なデイジタルフ
イルタしか得られないなどの実現性、変換特性等
にも問題がある。
すことなく、N/M倍に標本化周波数を変換する
ことができるが、標本化周波数をNf1に上げるた
めにデイジタルフイルタ４は入力信号の標本化周
波数f1のＮ倍のクロツク周波数Nf1で動作する必
要がある。このためテレビジヨン信号のように周
波数帯域の広い信号を扱う場合、極めて高速の論
理回路が必要で経済性に問題がある。また大きな
Ｎの場合には実現が不可能であつたり、極めて簡
単な構成に限定され特性の不充分なデイジタルフ
イルタしか得られないなどの実現性、変換特性等
にも問題がある。
本発明は上述した問題点を解決し、より低い周
波数で動作できる標本化周波数変換方式を得るこ
とを目的とする。
波数で動作できる標本化周波数変換方式を得るこ
とを目的とする。
上記目的を達成するため、本発明の標本化周波
数変換方式においては、第１の標本化周波数f1で
標本化された第１の信号を有限インパルス応答フ
イルタ（インパルス応答が有限の標本値に限定さ
れたフイルタ）を用いて時間的に連続なアナログ
信号に戻すことなく第２の標本化周波数f2（f2＝
Ｎ／Ｍf1、Ｎ、Ｍは互いに既約の正整数）で標本化さ れた第２の信号に変換するもので、特に上記有限
インパルス応答フイルタが周波数Nf1で動作する
のでなく、標本化周波数f1あるいはf2またはそれ
ら以下の周波数で動作することを特徴とする。す
なわち、上記の有限インパルス応答フイルタを、
複数個の加重加算回路と、上記複数個の加重加算
回路の出力を切換える切換回路と、上記第２の標
本化周波数f2で動作し上記切換回路の出力を標本
化するレジスタとに分割する。すなわち、第２の
標本化周波数f2で標本化された各標本値に対応す
る、第１の標本化周波数で標本化された第１の信
号の各標本値を有限インパルス応答フイルタのＮ
個おきのインパルス応答値により重みずけした加
重加算値を複数の加算回路で計算し、これを周波
数f2で順次に切換えて出力する。これにより変換
回路の動作周波数はたかだかf1あるいはf2とする
ことができる。
数変換方式においては、第１の標本化周波数f1で
標本化された第１の信号を有限インパルス応答フ
イルタ（インパルス応答が有限の標本値に限定さ
れたフイルタ）を用いて時間的に連続なアナログ
信号に戻すことなく第２の標本化周波数f2（f2＝
Ｎ／Ｍf1、Ｎ、Ｍは互いに既約の正整数）で標本化さ れた第２の信号に変換するもので、特に上記有限
インパルス応答フイルタが周波数Nf1で動作する
のでなく、標本化周波数f1あるいはf2またはそれ
ら以下の周波数で動作することを特徴とする。す
なわち、上記の有限インパルス応答フイルタを、
複数個の加重加算回路と、上記複数個の加重加算
回路の出力を切換える切換回路と、上記第２の標
本化周波数f2で動作し上記切換回路の出力を標本
化するレジスタとに分割する。すなわち、第２の
標本化周波数f2で標本化された各標本値に対応す
る、第１の標本化周波数で標本化された第１の信
号の各標本値を有限インパルス応答フイルタのＮ
個おきのインパルス応答値により重みずけした加
重加算値を複数の加算回路で計算し、これを周波
数f2で順次に切換えて出力する。これにより変換
回路の動作周波数はたかだかf1あるいはf2とする
ことができる。
以下、本発明を実施例を参照して詳細に説明す
る。
る。
第２図は従来公知の方法により標本化周波数を
f1からf2（＝４／５f1）に変換する具体的構成の一例を 示す。同図においてＡ／Ｄ変換器２においてf1で
標本化、デイジタル化された信号はレジスタ９に
入力され、その出力は周波数Nf1のクロツク信号
で動作する３段のシフトレジスタ１０に入力され
る。レジスタ９とシフトレジスタ１０の各段の出
力は夫々加重加算回路１１において係数１で加算
される。ついで加重加算回路１１の出力は５段の
シフトレジスタ１２に入力され、その各段の出力
は加重加算回路１３において係数１の加算が実行
される。加重加算回路１３の出力を係数回路１４
で1/20倍して周波数f2（＝４／５f1）で動作すレジスタ １５に格納すれば出力端子８に原信号をf2で標本
化した信号が得られる。なお、係数回路１４で1/
20倍するのは加重加算回路１１，１３で夫々４
個、５個の標本値を加算しているため、１／４×１／５
を乗 じて振幅を整合するためである。
f1からf2（＝４／５f1）に変換する具体的構成の一例を 示す。同図においてＡ／Ｄ変換器２においてf1で
標本化、デイジタル化された信号はレジスタ９に
入力され、その出力は周波数Nf1のクロツク信号
で動作する３段のシフトレジスタ１０に入力され
る。レジスタ９とシフトレジスタ１０の各段の出
力は夫々加重加算回路１１において係数１で加算
される。ついで加重加算回路１１の出力は５段の
シフトレジスタ１２に入力され、その各段の出力
は加重加算回路１３において係数１の加算が実行
される。加重加算回路１３の出力を係数回路１４
で1/20倍して周波数f2（＝４／５f1）で動作すレジスタ １５に格納すれば出力端子８に原信号をf2で標本
化した信号が得られる。なお、係数回路１４で1/
20倍するのは加重加算回路１１，１３で夫々４
個、５個の標本値を加算しているため、１／４×１／５
を乗 じて振幅を整合するためである。
第３図は第２図の標本化周波数変換回路３の動
作説明のためのタイムチヤート図である。同図に
おいて、３−１はレジスタ９の入力である周波数
f1で標本化された標本値（S1、S2、S3………）を
示す。レジスタ９は周波数f1で動作し、その出力
は３−２の波形となる。３−３は加重加算回路１
１の出力波形で、クロツク周期１／４ｆ１単位に遅延し た４クロツク分の信号を加算したものを原標本値
（S1、S2、S3）に対応させて示す。３−４は加重加
算回路１３の出力である。この信号を1/20倍して
振幅を整合して後周波数f2（＝４／５f1）で標本化す る。
作説明のためのタイムチヤート図である。同図に
おいて、３−１はレジスタ９の入力である周波数
f1で標本化された標本値（S1、S2、S3………）を
示す。レジスタ９は周波数f1で動作し、その出力
は３−２の波形となる。３−３は加重加算回路１
１の出力波形で、クロツク周期１／４ｆ１単位に遅延し た４クロツク分の信号を加算したものを原標本値
（S1、S2、S3）に対応させて示す。３−４は加重加
算回路１３の出力である。この信号を1/20倍して
振幅を整合して後周波数f2（＝４／５f1）で標本化す る。
この場合、標本化周波数f1による標本化時刻
と、f2による標本化時刻との関係によつて、f2に
よる標本化信号は３−４に示すΣ１、Σ２、Σ
３、Σ４、の４つの場合がありうる。例えば第３
図の３−４において、右から３番目の〇印を付す
標本値は、標本値S1、S2、S3を夫々３、14、３倍
して加算した値Σ１が出力される。右から２番目
の〇印を付す標本値ではf1で標本化された相続く
３ケの標本値を１、13、６の荷重で加算したΣ
２、その右の〇印の標本値は０、10、10の組合せ
のΣ３、更に次は６、13、１の組合せであるΣ４
の標本値となる。以上の説明では、簡単のため入
力標本値S1、S2、S3の振幅を同一として図示した
が、実際にはその振幅を乗じたものとなつてい
る。
と、f2による標本化時刻との関係によつて、f2に
よる標本化信号は３−４に示すΣ１、Σ２、Σ
３、Σ４、の４つの場合がありうる。例えば第３
図の３−４において、右から３番目の〇印を付す
標本値は、標本値S1、S2、S3を夫々３、14、３倍
して加算した値Σ１が出力される。右から２番目
の〇印を付す標本値ではf1で標本化された相続く
３ケの標本値を１、13、６の荷重で加算したΣ
２、その右の〇印の標本値は０、10、10の組合せ
のΣ３、更に次は６、13、１の組合せであるΣ４
の標本値となる。以上の説明では、簡単のため入
力標本値S1、S2、S3の振幅を同一として図示した
が、実際にはその振幅を乗じたものとなつてい
る。
本発明は第３図の３−４に示した標本化周期１／ｆ２
毎に出力されるべき標本値（〇印）に対して、Σ
１、Σ２、Σ３、Σ４を並列に演算しておき、順
次演算結果を切換選択することにより所望の信号
を得ようとするものである。このΣ１〜Σ４の演
算を周波数f1で標本化された入力信号の隣接する
標本値群を直接加重加算して求めることにすれ
ば、この演算はたかだかf1かf2のくり返し周波数
で実行すればよい。
１、Σ２、Σ３、Σ４を並列に演算しておき、順
次演算結果を切換選択することにより所望の信号
を得ようとするものである。このΣ１〜Σ４の演
算を周波数f1で標本化された入力信号の隣接する
標本値群を直接加重加算して求めることにすれ
ば、この演算はたかだかf1かf2のくり返し周波数
で実行すればよい。
第４図は本発明による標本化変換方式の一実施
例の構成を示す図である。Ａ／Ｄ変換器２におい
て、第１の標本化周波数f1で標本化、デイジタル
化された第１の信号は繰返し周波数f1で動作する
３段のシフトレジスタ１６に入力され、その各段
の出力は４個の加重加算路１７〜２０に入力され
夫々図示した係数で加算が実行される。加重加算
回路１７〜２０の出力は切換回路２１で順次切換
選択され、繰返し周波数f1で動作するレジスタ２
２に格納され、ついで係数回路２３で1/20倍さ
れ、繰返し周波数f2（第２の標本化周波数）（＝４／５ f1）で動作するレジスタ２４に格納されて、出力
端子８に出力される。
例の構成を示す図である。Ａ／Ｄ変換器２におい
て、第１の標本化周波数f1で標本化、デイジタル
化された第１の信号は繰返し周波数f1で動作する
３段のシフトレジスタ１６に入力され、その各段
の出力は４個の加重加算路１７〜２０に入力され
夫々図示した係数で加算が実行される。加重加算
回路１７〜２０の出力は切換回路２１で順次切換
選択され、繰返し周波数f1で動作するレジスタ２
２に格納され、ついで係数回路２３で1/20倍さ
れ、繰返し周波数f2（第２の標本化周波数）（＝４／５ f1）で動作するレジスタ２４に格納されて、出力
端子８に出力される。
第５図のタイムチヤート図を用いてさらに詳し
く述べる。同図ａの波形２５は第２図のレジスタ
９から加重加算回路１３までのフイルタのインパ
ルス応答波形（第３図の３−４と同じ）を示した
ものである。このようにインパルス応答が有限の
標本値に限定されているフイルタは一般に「有限
インパルス応答フイルタ」と呼ばれている。この
フイルタでは、入力端子１にレベル１のインパル
スが入力され、f1で標本化されてこのフイルタに
入力されたとき、加重加算回路１３の出力は波形
２５のような振幅と時間的広がりを持つ。実際に
は第３図３−４に示したように、周期（１／ｆ１）毎に 入力信号の標本値振幅に比例した波形２５の信号
が生じるから、ある時刻の出力は、前後の標本値
による応答波形を合成したものとなる。この合成
される複数のインパルス応答波形のレベルはf1に
よる標本化時刻とf2による標本化時刻の相対関係
により異なる。f2＝４／５f1の場合は、f2の標本化時刻 とインパルス応答波形の関係は第３図及び第５図
に示すΣ１、Σ２、Σ３、Σ４の４通りとなる。
例えばΣ１の関係のときはある標本値に対応する
インパルス応答値14と、その前後の標本値に対す
るインパルス応答値３とを加えたものになる。第
３図、第５図の波形上の数字はこの加重係数を示
す。Σ１〜Σ４では夫々インパルス応答波形２５
の４個おきのインパルス応答値を夫々加重加算す
る。
く述べる。同図ａの波形２５は第２図のレジスタ
９から加重加算回路１３までのフイルタのインパ
ルス応答波形（第３図の３−４と同じ）を示した
ものである。このようにインパルス応答が有限の
標本値に限定されているフイルタは一般に「有限
インパルス応答フイルタ」と呼ばれている。この
フイルタでは、入力端子１にレベル１のインパル
スが入力され、f1で標本化されてこのフイルタに
入力されたとき、加重加算回路１３の出力は波形
２５のような振幅と時間的広がりを持つ。実際に
は第３図３−４に示したように、周期（１／ｆ１）毎に 入力信号の標本値振幅に比例した波形２５の信号
が生じるから、ある時刻の出力は、前後の標本値
による応答波形を合成したものとなる。この合成
される複数のインパルス応答波形のレベルはf1に
よる標本化時刻とf2による標本化時刻の相対関係
により異なる。f2＝４／５f1の場合は、f2の標本化時刻 とインパルス応答波形の関係は第３図及び第５図
に示すΣ１、Σ２、Σ３、Σ４の４通りとなる。
例えばΣ１の関係のときはある標本値に対応する
インパルス応答値14と、その前後の標本値に対す
るインパルス応答値３とを加えたものになる。第
３図、第５図の波形上の数字はこの加重係数を示
す。Σ１〜Σ４では夫々インパルス応答波形２５
の４個おきのインパルス応答値を夫々加重加算す
る。
第５図ｂは第４図の各回路１６，２１，２２，
２４の動作のタイムチヤートを示す。シフトレジ
スタ１６の出力信号は加重加算回路１７〜２０で
図示の加重係数により隣接標本値が加重加算さ
れ、その出力が切換回路２１で順次選択される。
この例では切換回路２１は繰返し周波数f1で動作
している。切換回路２１の出力をf1で動作するレ
ジスタ２２に入力し最後にレジスタ２４を周波数
f2で動作させることにより所望の信号が得られ
る。
２４の動作のタイムチヤートを示す。シフトレジ
スタ１６の出力信号は加重加算回路１７〜２０で
図示の加重係数により隣接標本値が加重加算さ
れ、その出力が切換回路２１で順次選択される。
この例では切換回路２１は繰返し周波数f1で動作
している。切換回路２１の出力をf1で動作するレ
ジスタ２２に入力し最後にレジスタ２４を周波数
f2で動作させることにより所望の信号が得られ
る。
第４図の構成では最後のレジスタ２４のみを周
波数f2で動作させているが、加重加算回路１７〜
２０の出力以降をf2で動作させることも可能であ
ることは明らかである。すなわち、加重加算回路
の出力をまずf2で動作する４個のレジスタに入力
し、その出力を切換回路に接続し、切換回路を周
波数f2で動作させれば、その出力として所望の信
号が得られる。
波数f2で動作させているが、加重加算回路１７〜
２０の出力以降をf2で動作させることも可能であ
ることは明らかである。すなわち、加重加算回路
の出力をまずf2で動作する４個のレジスタに入力
し、その出力を切換回路に接続し、切換回路を周
波数f2で動作させれば、その出力として所望の信
号が得られる。
また図５ｂの波形図から、４個の加算回路の出
力Σ１〜Σ４はf1の５標本化周期（すなわちf2の
４標本化周期）ごとにしか利用していないため、
加重加算回路１７〜２０は繰返し周波数f1／５
（＝f2／４）で動作すればよい。動作用波数をこ
のように低くできることは標本化周波数が高い信
号の場合には回路構成上大きな利点となる。
力Σ１〜Σ４はf1の５標本化周期（すなわちf2の
４標本化周期）ごとにしか利用していないため、
加重加算回路１７〜２０は繰返し周波数f1／５
（＝f2／４）で動作すればよい。動作用波数をこ
のように低くできることは標本化周波数が高い信
号の場合には回路構成上大きな利点となる。
上記実施例の説明においては標本化周波数を4/
５倍に変換する場合について具体的に述べたが、
上記の場合に限定されるものではなく任意のN/
Ｍ倍（Ｎ、Ｍは互いに既約の正整数）に拡張でき
ることは明らかである。
５倍に変換する場合について具体的に述べたが、
上記の場合に限定されるものではなく任意のN/
Ｍ倍（Ｎ、Ｍは互いに既約の正整数）に拡張でき
ることは明らかである。
また上記説明では一次元の周波数についての周
波数変換について述べたが、画像信号を標本化し
た場合のように、水平、垂直両方向の標本化周波
数について夫々上記構成を適用することができ
る。この場合、任意の比率の画像の拡大、縮小が
実現できる。
波数変換について述べたが、画像信号を標本化し
た場合のように、水平、垂直両方向の標本化周波
数について夫々上記構成を適用することができ
る。この場合、任意の比率の画像の拡大、縮小が
実現できる。
以上説明したごとく、本発明によれば、周波数
f1からf2（＝Ｎ／Ｍf1）への標本化周波数の変換がf1あ るいはf2以下の周波数で動作する回路で実現でき
るので、特にテレビジヨン信号等広帯域の信号の
標本化周波数変換や、画像の拡大、縮小などに適
用して大きな効果を得ることができる。
f1からf2（＝Ｎ／Ｍf1）への標本化周波数の変換がf1あ るいはf2以下の周波数で動作する回路で実現でき
るので、特にテレビジヨン信号等広帯域の信号の
標本化周波数変換や、画像の拡大、縮小などに適
用して大きな効果を得ることができる。
第１図、第２図は従来方式の構成図、第４図は
本発明の一実施例の構成図、第３図、第５図は本
発明の動作特性を説明するための特性図である。 １……入力端子、２……Ａ／Ｄ変換器、３……
標本化周波数変換回路、４……デイジタルフイル
タ、５，６……周波数てい倍回路、７，２１……
切換回路、８……出力端子、９，１５，２２，２
４……レジスタ、１０，１２，１６……シフトレ
ジスタ、１１，１３，１７，１８，１９，２０…
…加重加算回路、１４，２３……係数回路。
本発明の一実施例の構成図、第３図、第５図は本
発明の動作特性を説明するための特性図である。 １……入力端子、２……Ａ／Ｄ変換器、３……
標本化周波数変換回路、４……デイジタルフイル
タ、５，６……周波数てい倍回路、７，２１……
切換回路、８……出力端子、９，１５，２２，２
４……レジスタ、１０，１２，１６……シフトレ
ジスタ、１１，１３，１７，１８，１９，２０…
…加重加算回路、１４，２３……係数回路。
Claims (1)
- 【特許請求の範囲】 １ 第１の標本化周波数f1で標本化された第１の
信号を有限インパルス応答フイルタを用いて第２
の標本化周波数f2＝Ｎ／Ｍf1、Ｎ、Ｍは互に既約の正 整数）で標本化された第２の信号に変換する方式
において、 上記有限インパルス応答フイルタが、上記第１
の信号の隣接する複数個の標本値を上記有限イン
パルス応答フイルタのＮ個おきのインパルス応答
値により重み付けして加重加算するＮ個以下の加
重加算回路と、上記Ｎ個以下の加重加算回路の出
力を切換える切換回路、上記切換回路で切換られ
た上記加重加算回路の出力を上記第２の標本化周
波数f2で標本化するレジスタとを具備し、上記有
限インパルス応答フイルタを駆動するクロツク信
号の周波数がf1あるいはf2以下であるように構成
されたことを特徴とする標変化周波数変換方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9420277A JPS5428520A (en) | 1977-08-08 | 1977-08-08 | Method and apparatus for sampling frequency conversion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9420277A JPS5428520A (en) | 1977-08-08 | 1977-08-08 | Method and apparatus for sampling frequency conversion |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5428520A JPS5428520A (en) | 1979-03-03 |
| JPS6255325B2 true JPS6255325B2 (ja) | 1987-11-19 |
Family
ID=14103704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9420277A Granted JPS5428520A (en) | 1977-08-08 | 1977-08-08 | Method and apparatus for sampling frequency conversion |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5428520A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5352800A (en) * | 1976-10-21 | 1978-05-13 | Dainippon Ink & Chemicals | Modified finish of synthetic fiber |
| JPS56119909A (en) * | 1980-02-22 | 1981-09-19 | Victor Co Of Japan Ltd | Reproducing device for speed variable digital signal |
| JPS5745711A (en) * | 1980-09-02 | 1982-03-15 | Fujitsu Ltd | Conversion circuit for sampling frequency |
| JPS5895800A (ja) * | 1981-12-03 | 1983-06-07 | 株式会社東芝 | 音声合成装置の符号化方法 |
| JPS5950613A (ja) * | 1982-09-16 | 1984-03-23 | Matsushita Electric Ind Co Ltd | アナログ・デイジタル変換器 |
| JPS59138117A (ja) * | 1983-01-27 | 1984-08-08 | Matsushita Electric Ind Co Ltd | アナログ−デイジタル変換方法 |
| DE3333225A1 (de) * | 1983-09-14 | 1985-03-28 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur taktratenkonversion |
| JPS6091711A (ja) * | 1983-10-26 | 1985-05-23 | Natl Aerospace Lab | フイルタリングデイジタルサンプル装置 |
| US4754485A (en) * | 1983-12-12 | 1988-06-28 | Digital Equipment Corporation | Digital processor for use in a text to speech system |
| JPH0732343B2 (ja) * | 1985-04-17 | 1995-04-10 | 日本電気株式会社 | 非同期標本化周波数変換方式 |
| JPS62134860A (ja) * | 1985-12-05 | 1987-06-17 | Alpine Electron Inc | 記録再生方法 |
| JPH01117521A (ja) * | 1987-10-30 | 1989-05-10 | Tamura Electric Works Ltd | 速度変換回路 |
| EP0356597B1 (en) * | 1988-08-30 | 1994-03-30 | International Business Machines Corporation | Improvement to digital filter sampling rate conversion method and device |
| US5010507A (en) * | 1989-01-25 | 1991-04-23 | Westinghouse Electrical Corp. | Sampled digital filter system |
| JPH0773185B2 (ja) * | 1989-04-20 | 1995-08-02 | 株式会社富士通ゼネラル | 標本化周波数変換装置 |
| JPH04235407A (ja) * | 1991-01-10 | 1992-08-24 | Matsushita Electric Ind Co Ltd | アナログ／ディジタル変換方式 |
-
1977
- 1977-08-08 JP JP9420277A patent/JPS5428520A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5428520A (en) | 1979-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6255325B2 (ja) | ||
| US5512946A (en) | Digital video signal processing device and TV camera device arranged to use it | |
| KR100210730B1 (ko) | 디지탈 보간 회로 | |
| KR0129767B1 (ko) | 샘플링레이트 변환장치 | |
| JPH0642619B2 (ja) | 補間的時間−離散フイルタ装置 | |
| EP0230752B1 (en) | Two-dimensional finite impulse response filter arrangements | |
| US5159339A (en) | Sampling rate converter for signals having a non-integer sampling ratio | |
| JPH0793548B2 (ja) | 標本化周波数変換回路 | |
| JPH0771046B2 (ja) | 半帯域幅デジタルフィルタ | |
| US6411238B1 (en) | Digital to analog converter with step voltage generator for smoothing analog output | |
| US4949176A (en) | Method and apparatus for DPCM video signal compression and transmission | |
| US5777908A (en) | Comb filter with a smaller number of delay elements | |
| EP0576215B1 (en) | Rate converter for converting data rate | |
| EP0893900A2 (en) | Modulator | |
| JPH0640616B2 (ja) | デイジタルフイルタ−周波数特性変換装置 | |
| JP2583610B2 (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| JPH0555875A (ja) | デイジタルフイルタ | |
| US20020158785A1 (en) | Digital-t0-analog converter using different multiplicators between first and second portions of a data holding period | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| US6448918B1 (en) | Digital/analog converter | |
| JPH0568156B2 (ja) | ||
| JPH0884048A (ja) | サンプリングレート変換装置 | |
| JPS626387B2 (ja) | ||
| JPS6242609A (ja) | 間引き補間装置 | |
| JP2628506B2 (ja) | ディジタルフィルタ |