JPS5950613A - アナログ・デイジタル変換器 - Google Patents
アナログ・デイジタル変換器Info
- Publication number
- JPS5950613A JPS5950613A JP16173382A JP16173382A JPS5950613A JP S5950613 A JPS5950613 A JP S5950613A JP 16173382 A JP16173382 A JP 16173382A JP 16173382 A JP16173382 A JP 16173382A JP S5950613 A JPS5950613 A JP S5950613A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- filter
- output
- digital
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はデルタ変調器のクロックよりも十分に周波数が
低い信号をディジタル変換するアナログ・デジタル変換
器に関するものである。
低い信号をディジタル変換するアナログ・デジタル変換
器に関するものである。
従来例の構成とその問題点
従来のアナログ・看ジタル変換は第１図に示す２ベーミ
゛ 様に入力信号１がサンプルホールダ２に入力され７ＪＩ
Ｉｉｉ［なっている。サンプルホールダ２はアナログ・
デジタル変換器（以下Ａ／Ｄ変換器と称する）４がアナ
ログ電圧をディジタル信号（ＰＣＭ）に変換する間、あ
る一定電圧に保持するために、サンプリング周波数で入
力信号１をＰＡＭ（パルス・アンプリチュード・モジュ
レーション）信号３（第２図の６）に変換するものであ
る。ところが本システムではサンプルホルダ２とＡ／Ｄ
変換器４が必要であり、システムとして非常に高価なも
のとなる欠点がある。
゛ 様に入力信号１がサンプルホールダ２に入力され７ＪＩ
Ｉｉｉ［なっている。サンプルホールダ２はアナログ・
デジタル変換器（以下Ａ／Ｄ変換器と称する）４がアナ
ログ電圧をディジタル信号（ＰＣＭ）に変換する間、あ
る一定電圧に保持するために、サンプリング周波数で入
力信号１をＰＡＭ（パルス・アンプリチュード・モジュ
レーション）信号３（第２図の６）に変換するものであ
る。ところが本システムではサンプルホルダ２とＡ／Ｄ
変換器４が必要であり、システムとして非常に高価なも
のとなる欠点がある。
発明の目的
本発明は上記の欠点を除去し、サンプルホールーダを必
要とせず、信号を安価にＡ／Ｄ変換する所のＡ／Ｄ変換
器を提供することを目的とする。
要とせず、信号を安価にＡ／Ｄ変換する所のＡ／Ｄ変換
器を提供することを目的とする。
発明の構成
本発明は電圧比較器とプリップフロップと積分器で構成
されるデルタ変調器と、積分効果を持つ非巡回形ディジ
タルフィルタで構成されており、上記デルタ変調器出力
を上記ディジタルフィルタ３１・−・・ に入力し、そのフィルタの出力を、サンプリング周波数
を半分にして、次段の非巡回形ディジタルフィルタに入
力し、順次サンプリング周波数を半分にして、ディジタ
ルフィルタを通すことによりデルタ変調された信号’（
５ＰＣＭ信号に変換することを特徴とするものであり、
サンプルホルダを必要としないものである。
されるデルタ変調器と、積分効果を持つ非巡回形ディジ
タルフィルタで構成されており、上記デルタ変調器出力
を上記ディジタルフィルタ３１・−・・ に入力し、そのフィルタの出力を、サンプリング周波数
を半分にして、次段の非巡回形ディジタルフィルタに入
力し、順次サンプリング周波数を半分にして、ディジタ
ルフィルタを通すことによりデルタ変調された信号’（
５ＰＣＭ信号に変換することを特徴とするものであり、
サンプルホルダを必要としないものである。
実施例の説明
以下本発明の一実施例を図面を参照して説明する。まず
デルタ変調器について説明する。第３図に示すように、
入力信号ｍ （ｔ） ａが、電圧比較コンパレータ８の
一方の入力端子に加えられており、もう一方の入力端子
には、比較用信号ｍ’（ｔ）１４が入力されており、電
圧コンパレータ８は比較出力電圧ｅ（ｔ）９を出力する
（ ｅ （ｔ）−ｍ （ｔ）−ｍ ’ （ｔ） ）。
デルタ変調器について説明する。第３図に示すように、
入力信号ｍ （ｔ） ａが、電圧比較コンパレータ８の
一方の入力端子に加えられており、もう一方の入力端子
には、比較用信号ｍ’（ｔ）１４が入力されており、電
圧コンパレータ８は比較出力電圧ｅ（ｔ）９を出力する
（ ｅ （ｔ）−ｍ （ｔ）−ｍ ’ （ｔ） ）。
次にｅ（ｔ）９をＤ型フリップフロップ（ＦＦ）１１で
、ΔＭ用クりックｆｓａｍｐ１０でサンプリングしΔＭ
信号１２を得る。この得られた信号１２はＦＩＣフィル
タ１３により積分され、信号１４となり、入力信号ａを
追跡する。第２図の７にこの追跡の様子を示す。信号１
２を１３と同等のＲｅフィルタを通すことにより、ａの
入力波形を再生できる０ 次に、アナログローパスフィルタの代わりに、ディジタ
ルフィルタを用いることによりΔＭ信号をＰＣＭ信号に
変換するために、伝達関数Ｈ（Ｚ） ＝Ｈ２形の非巡回
型ディジタルフィルタ１７にΔＭ信号１２を入力する。
、ΔＭ用クりックｆｓａｍｐ１０でサンプリングしΔＭ
信号１２を得る。この得られた信号１２はＦＩＣフィル
タ１３により積分され、信号１４となり、入力信号ａを
追跡する。第２図の７にこの追跡の様子を示す。信号１
２を１３と同等のＲｅフィルタを通すことにより、ａの
入力波形を再生できる０ 次に、アナログローパスフィルタの代わりに、ディジタ
ルフィルタを用いることによりΔＭ信号をＰＣＭ信号に
変換するために、伝達関数Ｈ（Ｚ） ＝Ｈ２形の非巡回
型ディジタルフィルタ１７にΔＭ信号１２を入力する。
ディジタルフィルタ１７は、Ｄ型フリップフロップ（１
ザンプル遅延用）１５ａ、１５ｂ、１５ｃと全加算器１
６で構成され、上記のＨ（Ｚ）を構成しており、このフ
ィルタ１７は、２Ｍのｆｓａｘｎｐと同じクロックで動
作している。
ザンプル遅延用）１５ａ、１５ｂ、１５ｃと全加算器１
６で構成され、上記のＨ（Ｚ）を構成しており、このフ
ィルタ１７は、２Ｍのｆｓａｘｎｐと同じクロックで動
作している。
又本ディジタルフィルタ１７の周波数特性は第２図の３
０で示す様なローパスフィルタ特性となっている。ここ
で、本ディジタルフィルタ１７を通すことによシ、１ビ
ツトであったΔＭ信号が１７の出力では１ビツト増加し
、２ビツトのＤＰＣＭ（デルタパルスコードモジュレー
ション）信号、！：なり、次段のフィルタ２２のサンプ
リングクロックはｆｓ ａｍ ｐ／２となる。フィルタ
２２の出力では５７・−：・ 又１ビツト増加し、３ｂｉｔのＤＰＣＭとなる。このフ
ィルター２２も前段のフィルター１７と同様の構成でＤ
型フリップフロップ２０２Ｌ１２０ｂ。
０で示す様なローパスフィルタ特性となっている。ここ
で、本ディジタルフィルタ１７を通すことによシ、１ビ
ツトであったΔＭ信号が１７の出力では１ビツト増加し
、２ビツトのＤＰＣＭ（デルタパルスコードモジュレー
ション）信号、！：なり、次段のフィルタ２２のサンプ
リングクロックはｆｓ ａｍ ｐ／２となる。フィルタ
２２の出力では５７・−：・ 又１ビツト増加し、３ｂｉｔのＤＰＣＭとなる。このフ
ィルター２２も前段のフィルター１７と同様の構成でＤ
型フリップフロップ２０２Ｌ１２０ｂ。
２０Ｃと全加算器２１で構成される。 よってｆｓａｍ
ｐ／２ｋ （ｋは整数）とサンプリングクロックをさげ
フィルタ１７．２２と同様の構成でＤ型フリップフロッ
プ２４＆ 、２４ｋ 、２４ｎと全加算器２７で構成さ
れるディジタルＬＰＦ２８を通すことにより出力ビツト
数が増加して（１＋Ｒ）ビットのＰＣＭ信号が得られる
。
ｐ／２ｋ （ｋは整数）とサンプリングクロックをさげ
フィルタ１７．２２と同様の構成でＤ型フリップフロッ
プ２４＆ 、２４ｋ 、２４ｎと全加算器２７で構成さ
れるディジタルＬＰＦ２８を通すことにより出力ビツト
数が増加して（１＋Ｒ）ビットのＰＣＭ信号が得られる
。
発明の効果
以上の様に本発明によればΔＭ信号をＨ（Ｚ）＝Ｈ２−
１型のディジタルフィルタを通すことにょシＰＣＭを信
号を得ることができ、アナログの電圧比較器とＲｅフィ
ルタとＤ５Ｆ Ｆと全加算器のみで構成できるために、
１つのチップ上に乗せる事により、アナログ電圧比較器
を除けばすべて口内り回路で構成できるために、ひじょ
うに安価なＡ／Ｄ変換器を得る事ができ、又ディジタル
音声信号処理においてはＡ／Ｄ部と処理部等を同一チッ
プ６ ページ で構成できるために、配線が省略でき、ひじようにコス
トダウンにつながる。
１型のディジタルフィルタを通すことにょシＰＣＭを信
号を得ることができ、アナログの電圧比較器とＲｅフィ
ルタとＤ５Ｆ Ｆと全加算器のみで構成できるために、
１つのチップ上に乗せる事により、アナログ電圧比較器
を除けばすべて口内り回路で構成できるために、ひじょ
うに安価なＡ／Ｄ変換器を得る事ができ、又ディジタル
音声信号処理においてはＡ／Ｄ部と処理部等を同一チッ
プ６ ページ で構成できるために、配線が省略でき、ひじようにコス
トダウンにつながる。
第１図は従来例におけるアナログ・ディジタル変換器の
ブロック線図、第２図は同変換器および８・・・・・・
コンパレータ、１１・・・・・・Ｄフリップフロップ、
１３・・・・・・Ｒｅフィルタ、１７，２２．２８・・
・・・・ディジタルフィルタ、１５ａ、１５ｂ、１５Ｃ
。 ２０ａ 、２０ｂ 、２０Ｃ，２４１Ｌ−２４ｋ 、２
４ｎ・・・・・・Ｄフリップフロップ、１６，２１．２
７・・・・・・全加算器。
ブロック線図、第２図は同変換器および８・・・・・・
コンパレータ、１１・・・・・・Ｄフリップフロップ、
１３・・・・・・Ｒｅフィルタ、１７，２２．２８・・
・・・・ディジタルフィルタ、１５ａ、１５ｂ、１５Ｃ
。 ２０ａ 、２０ｂ 、２０Ｃ，２４１Ｌ−２４ｋ 、２
４ｎ・・・・・・Ｄフリップフロップ、１６，２１．２
７・・・・・・全加算器。
Claims (1)
- 電圧比較器とフリップフロップと積分器で構成されるデ
ルタ変調器の出力を、積分効果をもつディジタルフィル
タに入力し、このディジタルフィルタの出力のサンプリ
ング周波数を１／ｎ（ｎは整数）にし、次のディジタル
フィルタに入力し順次サンプリング周波数を１／ｎにし
てディジタルフィルタを通すことによシ、デルタ変調さ
れた信号をパルスコードモジュレーション信号に変換す
ることを特徴とするアナログ・ｈジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16173382A JPS5950613A (ja) | 1982-09-16 | 1982-09-16 | アナログ・デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16173382A JPS5950613A (ja) | 1982-09-16 | 1982-09-16 | アナログ・デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5950613A true JPS5950613A (ja) | 1984-03-23 |
Family
ID=15740845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16173382A Pending JPS5950613A (ja) | 1982-09-16 | 1982-09-16 | アナログ・デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5950613A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355938A (en) * | 1976-10-29 | 1978-05-20 | Fujitsu Ltd | Digiral filter |
| JPS5428520A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Method and apparatus for sampling frequency conversion |
-
1982
- 1982-09-16 JP JP16173382A patent/JPS5950613A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5355938A (en) * | 1976-10-29 | 1978-05-20 | Fujitsu Ltd | Digiral filter |
| JPS5428520A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Method and apparatus for sampling frequency conversion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6087968A (en) | Analog to digital converter comprising an asynchronous sigma delta modulator and decimating digital filter | |
| US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
| US5021788A (en) | Digital analog converter | |
| GB2160040A (en) | Method and system for decoding a digital signal using a variable frequency low-pass filter | |
| SU1132805A3 (ru) | Цифроаналоговый преобразователь | |
| JP3371681B2 (ja) | 信号処理装置 | |
| EP0081568B1 (en) | Enhanced delta modulation encoder | |
| US4620158A (en) | PCM signal demodulating circuit | |
| US4759038A (en) | PCM transmission system | |
| JPS5950613A (ja) | アナログ・デイジタル変換器 | |
| US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
| JP3230227B2 (ja) | Ａ／ｄコンバータ | |
| EP0165014A3 (en) | Sampling rate converter for delta modulated signals | |
| JPS62152223A (ja) | Ｄａコンバ−タ・システム | |
| JPS6036671B2 (ja) | デイジタル２値−３値変換回路 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JPH05175851A (ja) | デジタル／アナログ変換器 | |
| JP3044846B2 (ja) | Ｄ／ａ変換器 | |
| JPS60145745U (ja) | Ｄ／ａ変換回路 | |
| KR900008271Y1 (ko) | A/d변환기의 에러 조정회로 | |
| JP2658038B2 (ja) | デイジタル・アナログ変換装置 | |
| JPH08172360A (ja) | Ａ／ｄ変換器 | |
| JPH067630Y2 (ja) | ビデオクランプ回路 | |
| JPH0758641A (ja) | チョッパー安定化シグマデルタ型アナログデジタル変換器 | |
| JPS6320049B2 (ja) |