JP3371681B2 - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JP3371681B2 JP3371681B2 JP10145196A JP10145196A JP3371681B2 JP 3371681 B2 JP3371681 B2 JP 3371681B2 JP 10145196 A JP10145196 A JP 10145196A JP 10145196 A JP10145196 A JP 10145196A JP 3371681 B2 JP3371681 B2 JP 3371681B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- digital
- converter
- signal
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アナログ入力信号
にシグマデルタ変調処理を施して１ビットディジタル信
号を出力する１ビットシグマデルタ（ΣΔ）変調Ａ／Ｄ
変換器と同様の機能を備える信号処理装置に関する。
にシグマデルタ変調処理を施して１ビットディジタル信
号を出力する１ビットシグマデルタ（ΣΔ）変調Ａ／Ｄ
変換器と同様の機能を備える信号処理装置に関する。
【０００２】
【従来の技術】従来の１ビットΣΔ変調Ａ／Ｄ変換器で
は、アナログノイズシェーピングを行うために、内部の
積分器を演算増幅器とコンデンサを組み合わせたアナロ
グ積分器としていた。
は、アナログノイズシェーピングを行うために、内部の
積分器を演算増幅器とコンデンサを組み合わせたアナロ
グ積分器としていた。
【０００３】この従来の１ビットΣΔ変調Ａ／Ｄ変換器
の具体的な構成を図１６に示す。音源３１からのアナロ
グ入力信号は、抵抗３２を介して演算増幅器３３の反転
入力端子（−）に供給される。１ビットＤ／Ａ変換器３
４の出力も抵抗３５を介して演算増幅器３３の反転入力
端子（−）に供給される。
の具体的な構成を図１６に示す。音源３１からのアナロ
グ入力信号は、抵抗３２を介して演算増幅器３３の反転
入力端子（−）に供給される。１ビットＤ／Ａ変換器３
４の出力も抵抗３５を介して演算増幅器３３の反転入力
端子（−）に供給される。
【０００４】演算増幅器３３の反転入力端子（−）と出
力の間にはコンデンサ３６が挿入されており、全体とし
て反転型積分器を構成しており、入力信号と帰還１ビッ
ト信号の差分電流を積分した電圧が演算増幅器３３から
出力され、コンパレータ３７に入力される。
力の間にはコンデンサ３６が挿入されており、全体とし
て反転型積分器を構成しており、入力信号と帰還１ビッ
ト信号の差分電流を積分した電圧が演算増幅器３３から
出力され、コンパレータ３７に入力される。
【０００５】コンパレータ３７は、演算増幅器３３の出
力が０Ｖ以上のときには“１”を、０Ｖ未満のときには
“０”をＤラッチ３８に出力する。Ｄラッチ３８は、コ
ンパレータ３７の出力をクロック端子３９から供給され
るサンプリングクロックによりサンプリング周期毎にラ
ッチし、１ビットΣΔ変調信号として出力する。また、
このＤラッチ３８はその出力により１ビットＤ／Ａ変換
器３４の出力を制御している。
力が０Ｖ以上のときには“１”を、０Ｖ未満のときには
“０”をＤラッチ３８に出力する。Ｄラッチ３８は、コ
ンパレータ３７の出力をクロック端子３９から供給され
るサンプリングクロックによりサンプリング周期毎にラ
ッチし、１ビットΣΔ変調信号として出力する。また、
このＤラッチ３８はその出力により１ビットＤ／Ａ変換
器３４の出力を制御している。
【０００６】１ビットＤ／Ａ変換器３４は、Ｄラッチ３
８の出力が“１”のときには“＋αＶ”を、“０”のと
きには“−αＶ”を出力する。
８の出力が“１”のときには“＋αＶ”を、“０”のと
きには“−αＶ”を出力する。
【０００７】
【発明が解決しようとする課題】ところで、従来の１ビ
ットΣΔ変調Ａ／Ｄ変換器３０では、演算増幅器の残留
ノイズや歪み、コンデンサの精度や高周波特性といった
アナログ回路や部品の制限によって、設計通りの理想的
なノイズシェーピング特性やＳ／Ｎを得ることが困難で
あった。
ットΣΔ変調Ａ／Ｄ変換器３０では、演算増幅器の残留
ノイズや歪み、コンデンサの精度や高周波特性といった
アナログ回路や部品の制限によって、設計通りの理想的
なノイズシェーピング特性やＳ／Ｎを得ることが困難で
あった。
【０００８】本発明は、上記実情に鑑みてなされたもの
であり、設計段階での理想特性に近い特性を得ることが
できる信号処理装置の提供を目的とする。
であり、設計段階での理想特性に近い特性を得ることが
できる信号処理装置の提供を目的とする。
【０００９】
【課題を解決するための手段】本発明に係る信号処理装
置は、上記課題を解決するために、アナログ入力信号を
ｎビット（ｎは１以上の整数）ディジタル信号に変換す
るｎビットシグマデルタ変換器をｍ個（ｍは１以上の整
数）並列に接続してなるデータ変換手段と、上記データ
変換手段から出力されるｍ個のｎビットディジタル信号
を加算する加算手段と、上記加算手段から出力される加
算出力を１ビットディジタル信号に変換するディジタル
１ビットシグマデルタ変換手段とを備える。
置は、上記課題を解決するために、アナログ入力信号を
ｎビット（ｎは１以上の整数）ディジタル信号に変換す
るｎビットシグマデルタ変換器をｍ個（ｍは１以上の整
数）並列に接続してなるデータ変換手段と、上記データ
変換手段から出力されるｍ個のｎビットディジタル信号
を加算する加算手段と、上記加算手段から出力される加
算出力を１ビットディジタル信号に変換するディジタル
１ビットシグマデルタ変換手段とを備える。
【００１０】この信号処理装置は、ｎビットシグマデル
タ変換器をｍ個（ｍは１以上の整数）並列に接続してな
るデータ変換手段から出力されるｍ個のｎビットディジ
タル信号を加算手段にて加算し、加算手段から出力され
る加算出力であるｍ×ｎビットディジタル信号をディジ
タル１ビットシグマデルタ変換手段で１ビットディジタ
ル信号に変換する。
タ変換器をｍ個（ｍは１以上の整数）並列に接続してな
るデータ変換手段から出力されるｍ個のｎビットディジ
タル信号を加算手段にて加算し、加算手段から出力され
る加算出力であるｍ×ｎビットディジタル信号をディジ
タル１ビットシグマデルタ変換手段で１ビットディジタ
ル信号に変換する。
【００１１】また、信号処理装置は、加算手段から出力
される加算出力をディジタルローパスフィルタを介して
ディジタル１ビットシグマデルタ変換手段に入力しても
よい。
される加算出力をディジタルローパスフィルタを介して
ディジタル１ビットシグマデルタ変換手段に入力しても
よい。
【００１２】したがって、この信号処理装置は、ｎビッ
トシグマデルタ変換器をｍ個（ｍは１以上の整数）並列
に接続してなるデータ変換手段から出力されるｍ個のｎ
ビットディジタル信号を加算手段にて加算し、加算手段
から出力される加算出力であるｍ×ｎビットディジタル
信号をディジタルローパスフィルタに通して高周波領域
のノイズ成分を低減してからディジタル１ビットシグマ
デルタ変換手段で１ビットディジタル信号に変換する。
トシグマデルタ変換器をｍ個（ｍは１以上の整数）並列
に接続してなるデータ変換手段から出力されるｍ個のｎ
ビットディジタル信号を加算手段にて加算し、加算手段
から出力される加算出力であるｍ×ｎビットディジタル
信号をディジタルローパスフィルタに通して高周波領域
のノイズ成分を低減してからディジタル１ビットシグマ
デルタ変換手段で１ビットディジタル信号に変換する。
【００１３】
【発明の実施の形態】以下に、本発明に係る信号処理装
置のいくつかの実施の形態について説明する。先ず、第
１の実施の形態について説明する。第１の実施の形態
は、アナログオーディオ入力信号を１ビットディジタル
オーディオ信号に変換する図１に示すような１ビットシ
グマデルタ（ΣΔ）変調アナログ／ディジタル（Ａ／
Ｄ）変換装置１である。
置のいくつかの実施の形態について説明する。先ず、第
１の実施の形態について説明する。第１の実施の形態
は、アナログオーディオ入力信号を１ビットディジタル
オーディオ信号に変換する図１に示すような１ビットシ
グマデルタ（ΣΔ）変調アナログ／ディジタル（Ａ／
Ｄ）変換装置１である。
【００１４】この１ビットΣΔ変調Ａ／Ｄ変換装置１
は、音源２からのアナログオーディオ入力信号を１ビッ
トディジタル信号に変換するｍ個の１ビットΣΔＡ／Ｄ
変換器３1，３2，・・３mを並列に接続してなるデータ
変換部３と、このデータ変換部３からのｍ個の１ビット
ディジタル信号を加算するディジタル加算器４と、この
ディジタル加算器４からのｍビットディジタル信号を１
ビットディジタル信号に変換するディジタル１ビットΣ
Δ変換器５とを備えて成る。
は、音源２からのアナログオーディオ入力信号を１ビッ
トディジタル信号に変換するｍ個の１ビットΣΔＡ／Ｄ
変換器３1，３2，・・３mを並列に接続してなるデータ
変換部３と、このデータ変換部３からのｍ個の１ビット
ディジタル信号を加算するディジタル加算器４と、この
ディジタル加算器４からのｍビットディジタル信号を１
ビットディジタル信号に変換するディジタル１ビットΣ
Δ変換器５とを備えて成る。
【００１５】データ変換部３がｍ個並列に接続してなる
１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mは、それ
ぞれ単体でアナログ入力信号を１ビットディジタル信号
に変換する。その構成は、上記図１６に示した通りであ
る。
１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mは、それ
ぞれ単体でアナログ入力信号を１ビットディジタル信号
に変換する。その構成は、上記図１６に示した通りであ
る。
【００１６】１個の上記１ビットΣΔＡ／Ｄ変換器の全
ての部品が理想抵抗・理想コンデンサ・理想演算増幅器
等で構成されれば、周波数（frequency）に対するノイ
ズの振幅（amplitude）を表すノイズ特性は図２に示す
ｙ0のようになるが、実際の抵抗・コンデンサ・演算増
幅器等では高周波領域でのノンリニアリティによって歪
みやノイズが発生するため、実際のノイズ特性はｙ1の
ようになる。
ての部品が理想抵抗・理想コンデンサ・理想演算増幅器
等で構成されれば、周波数（frequency）に対するノイ
ズの振幅（amplitude）を表すノイズ特性は図２に示す
ｙ0のようになるが、実際の抵抗・コンデンサ・演算増
幅器等では高周波領域でのノンリニアリティによって歪
みやノイズが発生するため、実際のノイズ特性はｙ1の
ようになる。
【００１７】第１の実施の形態となる１ビットΣΔ変調
Ａ／Ｄ変換装置１は、このようなノイズ特性を持つｍ個
の１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mからの
ｍ個の１ビットディジタル信号出力をディジタル加算器
４で加算して、ｍビットディジタルオーディオ信号とし
てから、１ビットΣΔ変換器５に入力している。
Ａ／Ｄ変換装置１は、このようなノイズ特性を持つｍ個
の１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mからの
ｍ個の１ビットディジタル信号出力をディジタル加算器
４で加算して、ｍビットディジタルオーディオ信号とし
てから、１ビットΣΔ変換器５に入力している。
【００１８】ディジタル加算器４での加算処理により、
オーディオ信号は１個の１ビットΣΔＡ／Ｄ変換器の１
ビットディジタルオーディオ信号のｍ倍となる。これに
対して、ディジタル加算器４によるノイズ成分の加算で
は各１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mのノ
イズ成分がホワイトノイズのように他のノイズ成分に対
して位相が異なるので、１個の１ビットΣΔ変調Ａ／Ｄ
変換器のノイズ成分の√ｍ倍となる。
オーディオ信号は１個の１ビットΣΔＡ／Ｄ変換器の１
ビットディジタルオーディオ信号のｍ倍となる。これに
対して、ディジタル加算器４によるノイズ成分の加算で
は各１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mのノ
イズ成分がホワイトノイズのように他のノイズ成分に対
して位相が異なるので、１個の１ビットΣΔ変調Ａ／Ｄ
変換器のノイズ成分の√ｍ倍となる。
【００１９】このため、ディジタル加算器４の出力とな
るｍビットディジタル信号のオーディオ信号に対するノ
イズは相対的に１／√ｍ倍に低減され、図３のｙ2のよ
うなノイズ特性を持つことになる。
るｍビットディジタル信号のオーディオ信号に対するノ
イズは相対的に１／√ｍ倍に低減され、図３のｙ2のよ
うなノイズ特性を持つことになる。
【００２０】例えば、データ変換部が１６個の１ビット
ΣΔＡ／Ｄ変換器を備えて成り、１６個の１ビットディ
ジタル信号をディジタル加算器で加算した場合、このデ
ィジタル加算器の加算出力となる１６ビットディジタル
信号のオーディオ信号に対するノイズは相対的に１／４
倍となる。
ΣΔＡ／Ｄ変換器を備えて成り、１６個の１ビットディ
ジタル信号をディジタル加算器で加算した場合、このデ
ィジタル加算器の加算出力となる１６ビットディジタル
信号のオーディオ信号に対するノイズは相対的に１／４
倍となる。
【００２１】このようにしてＳ／Ｎが改善されたｍビッ
トディジタル信号をディジタル１ビットΣΔ変換器５に
入力する。このディジタル１ビットΣΔ変換器５は、内
部の積分器を含めて全てがディジタル信号処理で構成さ
れるため、アナログ回路で内部を構成する１ビットΣΔ
Ａ／Ｄ変換器３1，３2，・・３mと違って素子や回路の
影響を受けないので図４に示すｙ3のようなノイズ特性
を持つ。
トディジタル信号をディジタル１ビットΣΔ変換器５に
入力する。このディジタル１ビットΣΔ変換器５は、内
部の積分器を含めて全てがディジタル信号処理で構成さ
れるため、アナログ回路で内部を構成する１ビットΣΔ
Ａ／Ｄ変換器３1，３2，・・３mと違って素子や回路の
影響を受けないので図４に示すｙ3のようなノイズ特性
を持つ。
【００２２】このディジタル１ビットΣΔ変換器５で上
記ｙ2のノイズ特性を持つｍビットディジタル信号にΣ
Δ変調処理を施すことによって、該ディジタル１ビット
ΣΔ変換器５が出力する１ビットディジタル信号のノイ
ズ特性は図５に示すｙ4のようになる。
記ｙ2のノイズ特性を持つｍビットディジタル信号にΣ
Δ変調処理を施すことによって、該ディジタル１ビット
ΣΔ変換器５が出力する１ビットディジタル信号のノイ
ズ特性は図５に示すｙ4のようになる。
【００２３】すなわち、ディジタル１ビットΣΔ変調器
５が出力する１ビットディジタル信号のノイズ特性は図
２に示した理想のノイズ特性ｙ0に近ずく。
５が出力する１ビットディジタル信号のノイズ特性は図
２に示した理想のノイズ特性ｙ0に近ずく。
【００２４】以上より、この第１の実施の形態となる１
ビットΣΔ変調Ａ／Ｄ変換装置１は、ｍ個並列に接続さ
れた１ビットΣΔ変調Ａ／Ｄ変換器３1，３2，・・３m
の各１ビットディジタル信号をディジタル加算器４で加
算することによりＳ／Ｎを改善したｍビットディジタル
信号としてからディジタル１ビットΣΔ変換器５で１ビ
ットディジタル信号に変換するので、単体の１ビットΣ
ΔＡ／Ｄ変換器では得られない設計段階での理想特性に
近いＡ／Ｄ変換処理を実現する。
ビットΣΔ変調Ａ／Ｄ変換装置１は、ｍ個並列に接続さ
れた１ビットΣΔ変調Ａ／Ｄ変換器３1，３2，・・３m
の各１ビットディジタル信号をディジタル加算器４で加
算することによりＳ／Ｎを改善したｍビットディジタル
信号としてからディジタル１ビットΣΔ変換器５で１ビ
ットディジタル信号に変換するので、単体の１ビットΣ
ΔＡ／Ｄ変換器では得られない設計段階での理想特性に
近いＡ／Ｄ変換処理を実現する。
【００２５】なお、データ変換部３は、上述したように
１ビットΣΔＡ／Ｄ変換器を１６個（＝ｍ）並列接続す
る構成ばかりでなく、例えば、４個、３２個のように１
以上の整数で並列接続してもよい。
１ビットΣΔＡ／Ｄ変換器を１６個（＝ｍ）並列接続す
る構成ばかりでなく、例えば、４個、３２個のように１
以上の整数で並列接続してもよい。
【００２６】次に第２の実施の形態について説明する。
この第２の実施の形態もアナログオーディオ入力信号を
１ビットディジタルオーディオ信号に変換する図６に示
すような１ビットΣΔ変調Ａ／Ｄ変換装置１０である。
この第２の実施の形態もアナログオーディオ入力信号を
１ビットディジタルオーディオ信号に変換する図６に示
すような１ビットΣΔ変調Ａ／Ｄ変換装置１０である。
【００２７】この１ビットΣΔ変調Ａ／Ｄ変換装置１０
が第１の実施の形態である１ビットΣΔ変調Ａ／Ｄ変換
装置１と異ならせるのは、ディジタル加算器４とディジ
タル１ビットΣΔ変換器５との間にディジタルローパス
フィルタ１１を挿入してなる点である。
が第１の実施の形態である１ビットΣΔ変調Ａ／Ｄ変換
装置１と異ならせるのは、ディジタル加算器４とディジ
タル１ビットΣΔ変換器５との間にディジタルローパス
フィルタ１１を挿入してなる点である。
【００２８】すなわち、この１ビットΣΔ変調Ａ／Ｄ変
換装置１０は、ディジタル加算器４からのｍビットディ
ジタル信号をディジタルローパスフィルタ１１を通し
て、高周波領域のノイズ成分を低減してからディジタル
１ビットΣΔ変換器５に供給している。
換装置１０は、ディジタル加算器４からのｍビットディ
ジタル信号をディジタルローパスフィルタ１１を通し
て、高周波領域のノイズ成分を低減してからディジタル
１ビットΣΔ変換器５に供給している。
【００２９】先ず、音源２からのアナログオーディオ信
号は、データ変換部３を構成するｍ個並列接続された１
ビットΣΔＡ／Ｄ変換器３1，３2，・・３mに入力され
る。各１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mの
１ビットディジタル信号出力は、ディジタル加算器で加
算されｍビットのマルチビットディジタル信号となる。
号は、データ変換部３を構成するｍ個並列接続された１
ビットΣΔＡ／Ｄ変換器３1，３2，・・３mに入力され
る。各１ビットΣΔＡ／Ｄ変換器３1，３2，・・３mの
１ビットディジタル信号出力は、ディジタル加算器で加
算されｍビットのマルチビットディジタル信号となる。
【００３０】この加算処理によってオーディオ信号はｍ
倍となるが、ΣΔ変調の量子化ノイズは√ｍ倍にしかな
らないので、オーディオ信号に対するノイズは相対的に
１／√ｍ倍に低減される。
倍となるが、ΣΔ変調の量子化ノイズは√ｍ倍にしかな
らないので、オーディオ信号に対するノイズは相対的に
１／√ｍ倍に低減される。
【００３１】このようにしてＳ／Ｎが改善されたｍビッ
トのマルチビットディジタル信号をディジタルローパス
フィルタ１１を通して高周波領域の量子化ノイズを低減
し、後段のディジタル１ビットΣΔ変換器５が飽和しに
くいようにすることで、大入力時に安定度が高く理想特
性に近い１ビットΣΔＡ／Ｄ変換を実現することができ
る。
トのマルチビットディジタル信号をディジタルローパス
フィルタ１１を通して高周波領域の量子化ノイズを低減
し、後段のディジタル１ビットΣΔ変換器５が飽和しに
くいようにすることで、大入力時に安定度が高く理想特
性に近い１ビットΣΔＡ／Ｄ変換を実現することができ
る。
【００３２】なお、高周波領域の量子化ノイズを低減す
るためのローパスフィルタの構成によっては、各１ビッ
トΣΔＡ／Ｄ変換器とディジタル加算器４との間に挿入
した方がハードウェア構成が簡単になる場合もある。
るためのローパスフィルタの構成によっては、各１ビッ
トΣΔＡ／Ｄ変換器とディジタル加算器４との間に挿入
した方がハードウェア構成が簡単になる場合もある。
【００３３】次に、第３の実施の形態について説明す
る。第３の実施の形態もアナログオーディオ入力信号を
１ビットディジタルオーディオ信号に変換する図７に示
すような１ビットΣΔ変調Ａ／Ｄ変換装置１５である。
る。第３の実施の形態もアナログオーディオ入力信号を
１ビットディジタルオーディオ信号に変換する図７に示
すような１ビットΣΔ変調Ａ／Ｄ変換装置１５である。
【００３４】この１ビットΣΔ変調Ａ／Ｄ変換装置１５
が第１の実施の形態である１ビットΣΔ変調Ａ／Ｄ変換
装置１と異ならせるのは、データ変換部１６を構成して
いるのが、並列接続された複数ｍ個の２ビットΣΔＡ／
Ｄ変換器１６1，１６2，・・・１６mという点である。
が第１の実施の形態である１ビットΣΔ変調Ａ／Ｄ変換
装置１と異ならせるのは、データ変換部１６を構成して
いるのが、並列接続された複数ｍ個の２ビットΣΔＡ／
Ｄ変換器１６1，１６2，・・・１６mという点である。
【００３５】すなわち、この１ビットΣΔ変調Ａ／Ｄ変
換装置１５は、音源２からの入力アナログオーディオ信
号を２ビットΣΔＡ／Ｄ変換器をｍ個接続してなるデー
タ変換部１６に入力し、各２ビットΣΔＡ／Ｄ変換器１
６1，１６2，・・・１６mから出力された２ビットディ
ジタル信号をディジタル加算器４で加算して２ｍビット
のマルチビットディジタルデータとし、この２ｍビット
のマルチビットディジタルデータをディジタル１ビット
ΣΔ変換器５で１ビットディジタル信号とする。
換装置１５は、音源２からの入力アナログオーディオ信
号を２ビットΣΔＡ／Ｄ変換器をｍ個接続してなるデー
タ変換部１６に入力し、各２ビットΣΔＡ／Ｄ変換器１
６1，１６2，・・・１６mから出力された２ビットディ
ジタル信号をディジタル加算器４で加算して２ｍビット
のマルチビットディジタルデータとし、この２ｍビット
のマルチビットディジタルデータをディジタル１ビット
ΣΔ変換器５で１ビットディジタル信号とする。
【００３６】この第３の実施形態である１ビットΣΔ変
調Ａ／Ｄ変換装置１５では、単体の２ビットΣΔＡ／Ｄ
変換器が出力する２ビットディジタル信号よりもオーデ
ィオ信号に対するノイズ成分を低減できる。
調Ａ／Ｄ変換装置１５では、単体の２ビットΣΔＡ／Ｄ
変換器が出力する２ビットディジタル信号よりもオーデ
ィオ信号に対するノイズ成分を低減できる。
【００３７】したがって、この１ビットΣΔ変調Ａ／Ｄ
変換装置１５でも理想特性に近い１ビットＡ／Ｄ変換を
実現することができる。
変換装置１５でも理想特性に近い１ビットＡ／Ｄ変換を
実現することができる。
【００３８】次に、第４の実施の形態について説明す
る。この第４の実施の形態もアナログオーディオ入力信
号を１ビットディジタルオーディオ信号に変換する図８
に示すような１ビットΣΔ変調Ａ／Ｄ変換装置１８であ
る。
る。この第４の実施の形態もアナログオーディオ入力信
号を１ビットディジタルオーディオ信号に変換する図８
に示すような１ビットΣΔ変調Ａ／Ｄ変換装置１８であ
る。
【００３９】この１ビットΣΔ変調Ａ／Ｄ変換装置１８
は、アナログオーディオ入力信号をｐビット（ｐは２以
上の整数）ディジタル信号に変換するマルチビットΣΔ
Ａ／Ｄ変換器１９と、このマルチビットディジタルΣΔ
Ａ／Ｄ変換器１９のｐビットディジタル信号出力を１ビ
ットディジタル信号に変換するディジタル１ビットΣΔ
変換器５とを備えて成る。
は、アナログオーディオ入力信号をｐビット（ｐは２以
上の整数）ディジタル信号に変換するマルチビットΣΔ
Ａ／Ｄ変換器１９と、このマルチビットディジタルΣΔ
Ａ／Ｄ変換器１９のｐビットディジタル信号出力を１ビ
ットディジタル信号に変換するディジタル１ビットΣΔ
変換器５とを備えて成る。
【００４０】マルチビットΣΔＡ／Ｄ変換器１９は、大
振幅時の歪み率のリニアリティが同じ次数の１ビットΣ
ΔＡ／Ｄ変換器よりやや劣化するが、Ｓ／Ｎはビット数
に応じて稼げるので１ビットΣΔＡ／Ｄ変換器を多数並
列接続するよりも有利となる。
振幅時の歪み率のリニアリティが同じ次数の１ビットΣ
ΔＡ／Ｄ変換器よりやや劣化するが、Ｓ／Ｎはビット数
に応じて稼げるので１ビットΣΔＡ／Ｄ変換器を多数並
列接続するよりも有利となる。
【００４１】音源２からのアナログオーディオ信号は、
マルチビットΣΔＡ／Ｄ変換器１９に入力される。マル
チビットΣΔＡ／Ｄ変換器は、上述したように歪み率の
リニアリティをやや劣化させた図９のｙ5に示すような
ノイズ特性を持っているがＳ／Ｎをビット数に応じて稼
げる。
マルチビットΣΔＡ／Ｄ変換器１９に入力される。マル
チビットΣΔＡ／Ｄ変換器は、上述したように歪み率の
リニアリティをやや劣化させた図９のｙ5に示すような
ノイズ特性を持っているがＳ／Ｎをビット数に応じて稼
げる。
【００４２】ディジタル１ビットΣΔ変換器５は、内部
の積分器を含めて全てがディジタル信号処理で構成され
るため、アナログ回路で内部を構成する１ビットΣΔＡ
／Ｄ変換器と違って素子や回路の影響を受けないので図
１０に示すｙ3のようなノイズ特性を持つ。
の積分器を含めて全てがディジタル信号処理で構成され
るため、アナログ回路で内部を構成する１ビットΣΔＡ
／Ｄ変換器と違って素子や回路の影響を受けないので図
１０に示すｙ3のようなノイズ特性を持つ。
【００４３】このディジタル１ビットΣΔ変換器５で上
記ｙ5のノイズ特性を持つｐビットディジタル信号にΣ
Δ変換処理を施すことによって、該ディジタル１ビット
ΣΔ変換器が出力する１ビットディジタル信号のノイズ
特性は図１１に示すｙ6のようになる。
記ｙ5のノイズ特性を持つｐビットディジタル信号にΣ
Δ変換処理を施すことによって、該ディジタル１ビット
ΣΔ変換器が出力する１ビットディジタル信号のノイズ
特性は図１１に示すｙ6のようになる。
【００４４】すなわち、ディジタル１ビットΣΔ変換器
５が出力する１ビットディジタル信号のノイズ特性は図
２に示した理想のノイズ特性ｙ0に近ずく。
５が出力する１ビットディジタル信号のノイズ特性は図
２に示した理想のノイズ特性ｙ0に近ずく。
【００４５】以上より、この第４の実施の形態となる１
ビットΣΔ変調Ａ／Ｄ変換装置１８は、Ｓ／Ｎをビット
数に応じて稼げるマルチビットΣΔＡ／Ｄ変換器１９か
らのｐビットのマルチビットディジタル信号をディジタ
ル１ビットΣΔ変換器５で１ビットディジタル信号に変
換するので、単体の１ビットΣΔＡ／Ｄ変換器では得ら
れない理想特性に近いＡ／Ｄ変換処理を実現する。
ビットΣΔ変調Ａ／Ｄ変換装置１８は、Ｓ／Ｎをビット
数に応じて稼げるマルチビットΣΔＡ／Ｄ変換器１９か
らのｐビットのマルチビットディジタル信号をディジタ
ル１ビットΣΔ変換器５で１ビットディジタル信号に変
換するので、単体の１ビットΣΔＡ／Ｄ変換器では得ら
れない理想特性に近いＡ／Ｄ変換処理を実現する。
【００４６】次に、第５の実施の形態について説明す
る。この第５の実施の形態もアナログオーディオ入力信
号を１ビットディジタルオーディオ信号に変換する図１
２に示すような１ビットΣΔ変調Ａ／Ｄ変換装置２０で
ある。
る。この第５の実施の形態もアナログオーディオ入力信
号を１ビットディジタルオーディオ信号に変換する図１
２に示すような１ビットΣΔ変調Ａ／Ｄ変換装置２０で
ある。
【００４７】この１ビットΣΔ変調Ａ／Ｄ変換装置２０
は、アナログオーディオ入力信号を標本化周波数ｆeで
マルチビット信号に変換するマルチビットＡ／Ｄ変換器
２１と、このマルチビットＡ／Ｄ変換器２１の出力を上
記標本化周波数ｆeよりも高い標本化周波数ｆSでオーバ
ーサンプリングするオーバーサンプリングディジタルフ
ィルタ２２と、このオーバーサンプリングディジタルフ
ィルタ２２からのマルチビット出力信号を１ビットディ
ジタル信号に変換するディジタル１ビットΣΔ変換器５
とを備えて成る。
は、アナログオーディオ入力信号を標本化周波数ｆeで
マルチビット信号に変換するマルチビットＡ／Ｄ変換器
２１と、このマルチビットＡ／Ｄ変換器２１の出力を上
記標本化周波数ｆeよりも高い標本化周波数ｆSでオーバ
ーサンプリングするオーバーサンプリングディジタルフ
ィルタ２２と、このオーバーサンプリングディジタルフ
ィルタ２２からのマルチビット出力信号を１ビットディ
ジタル信号に変換するディジタル１ビットΣΔ変換器５
とを備えて成る。
【００４８】ここで、上記標本化周波数ｆSは、ＰＣＭ
変調で用いられる例えば標本化周波数４４．１ＫＨｚの
３２倍、６４倍、又は１２８倍である。上記標本化周波
数ｆeを例えば４４．１ＫＨｚとしてもよい。
変調で用いられる例えば標本化周波数４４．１ＫＨｚの
３２倍、６４倍、又は１２８倍である。上記標本化周波
数ｆeを例えば４４．１ＫＨｚとしてもよい。
【００４９】音源２からのアナログオーディオ信号は、
マルチビットΣΔ変換器２１に入力される。マルチビッ
トＡ／Ｄ変換器２１は、上記標本化周波数ｆSよりも低
い標本化周波数で入力アナログオーディオ信号をディジ
タル信号に変換する。
マルチビットΣΔ変換器２１に入力される。マルチビッ
トＡ／Ｄ変換器２１は、上記標本化周波数ｆSよりも低
い標本化周波数で入力アナログオーディオ信号をディジ
タル信号に変換する。
【００５０】オーバーサンプリングディジタルフィルタ
２２は、マルチビットＡ／Ｄ変換器２１からのディジタ
ル信号の標本化周波数ｆeを規定の標本化周波数ｆSとす
る。この際、オーバーサンプリングディジタルフィルタ
２２から出力されるディジタル信号のノイズ特性は、図
１３のｙ7のようになる。
２２は、マルチビットＡ／Ｄ変換器２１からのディジタ
ル信号の標本化周波数ｆeを規定の標本化周波数ｆSとす
る。この際、オーバーサンプリングディジタルフィルタ
２２から出力されるディジタル信号のノイズ特性は、図
１３のｙ7のようになる。
【００５１】ディジタル１ビットΣΔ変換器５は、内部
の積分器を含めて全てがディジタル信号処理で構成され
るため、アナログ回路で内部を構成する１ビットΣΔＡ
／Ｄ変換器と違って素子や回路の影響を受けないので図
１４に示すｙ3のようなノイズ特性を持つ。
の積分器を含めて全てがディジタル信号処理で構成され
るため、アナログ回路で内部を構成する１ビットΣΔＡ
／Ｄ変換器と違って素子や回路の影響を受けないので図
１４に示すｙ3のようなノイズ特性を持つ。
【００５２】このディジタル１ビットΣΔ変換器５で上
記ｙ7のノイズ特性を持つマルチビットディジタル信号
にΣΔ処理を施すことによって、該ディジタル１ビット
ΣΔ変換器５が出力する１ビットディジタル信号のノイ
ズ特性は図１５に示すｙ8のようになる。
記ｙ7のノイズ特性を持つマルチビットディジタル信号
にΣΔ処理を施すことによって、該ディジタル１ビット
ΣΔ変換器５が出力する１ビットディジタル信号のノイ
ズ特性は図１５に示すｙ8のようになる。
【００５３】すなわち、ディジタル１ビットΣΔ変換器
５が出力する１ビットディジタル信号のノイズ特性は図
２に示した理想のノイズ特性ｙ0に近ずく。
５が出力する１ビットディジタル信号のノイズ特性は図
２に示した理想のノイズ特性ｙ0に近ずく。
【００５４】以上より、この第５の実施の形態となる１
ビットΣΔ変調Ａ／Ｄ変換装置２０は、標本化周波数は
低いがオーディオ帯域の特性の優れたマルチビットＡ／
Ｄ変換処理を実現することができる。
ビットΣΔ変調Ａ／Ｄ変換装置２０は、標本化周波数は
低いがオーディオ帯域の特性の優れたマルチビットＡ／
Ｄ変換処理を実現することができる。
【００５５】
【発明の効果】本発明に係る信号処理装置は、ｎビット
シグマデルタ変換器をｍ個（ｍは１以上の整数）並列に
接続してなるデータ変換手段から出力されるｍ個のｎビ
ットディジタル信号を加算手段にて加算し、加算手段か
ら出力される加算出力であるｍ×ｎビットディジタル信
号をディジタル１ビットシグマデルタ変換手段で１ビッ
トディジタル信号に変換するので、設計段階の理想特性
に近い特性を得るＡ／Ｄ変換処理を実現できる。
シグマデルタ変換器をｍ個（ｍは１以上の整数）並列に
接続してなるデータ変換手段から出力されるｍ個のｎビ
ットディジタル信号を加算手段にて加算し、加算手段か
ら出力される加算出力であるｍ×ｎビットディジタル信
号をディジタル１ビットシグマデルタ変換手段で１ビッ
トディジタル信号に変換するので、設計段階の理想特性
に近い特性を得るＡ／Ｄ変換処理を実現できる。
【００５６】本発明に係る信号処理装置は、ｎビットシ
グマデルタ変換器をｍ個（ｍは１以上の整数）並列に接
続してなるデータ変換手段から出力されるｍ個のｎビッ
トディジタル信号を加算手段にて加算し、加算手段から
出力される加算出力であるｍ×ｎビットディジタル信号
をディジタルローパスフィルタに通して高周波領域のノ
イズ成分を低減してからディジタル１ビットシグマデル
タ変換手段で１ビットディジタル信号に変換するので、
大入力時に安定度が高く理想特性に近い１ビットシグマ
デルタＡ／Ｄ変換を実現することができる。
グマデルタ変換器をｍ個（ｍは１以上の整数）並列に接
続してなるデータ変換手段から出力されるｍ個のｎビッ
トディジタル信号を加算手段にて加算し、加算手段から
出力される加算出力であるｍ×ｎビットディジタル信号
をディジタルローパスフィルタに通して高周波領域のノ
イズ成分を低減してからディジタル１ビットシグマデル
タ変換手段で１ビットディジタル信号に変換するので、
大入力時に安定度が高く理想特性に近い１ビットシグマ
デルタＡ／Ｄ変換を実現することができる。
【００５７】
【００５８】
【図１】本発明に係る信号処理装置の第１の実施の形態
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
【図２】図１の１ビットΣΔ変調Ａ／Ｄ変換装置にｍ個
並列接続される１ビットΣΔＡ／Ｄ変換器のノイズ特性
図である。
並列接続される１ビットΣΔＡ／Ｄ変換器のノイズ特性
図である。
【図３】図１の１ビットΣΔ変調Ａ／Ｄ変換装置に用い
られるディジタル加算器の出力のノイズ特性図である。
られるディジタル加算器の出力のノイズ特性図である。
【図４】図１の１ビットΣΔ変調Ａ／Ｄ変換装置に用い
られるディジタル１ビットΣΔ変換器のノイズ特性図で
ある。
られるディジタル１ビットΣΔ変換器のノイズ特性図で
ある。
【図５】図１の１ビットΣΔ変調Ａ／Ｄ変換装置が出力
する１ビットディジタルオーディオ信号のノイズ特性図
である。
する１ビットディジタルオーディオ信号のノイズ特性図
である。
【図６】本発明に係る信号処理装置の第２の実施の形態
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
【図７】本発明に係る信号処理装置の第３の実施の形態
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
【図８】本発明に係る信号処理装置の第４の実施の形態
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図で
ある。
【図９】図８の１ビットΣΔ変調Ａ／Ｄ変換装置に用い
られるマルチビットΣΔＡ／Ｄ変換器の出力のノイズ特
性図である。
られるマルチビットΣΔＡ／Ｄ変換器の出力のノイズ特
性図である。
【図１０】図８の１ビットΣΔ変調Ａ／Ｄ変換装置に用
いられるディジタル１ビットΣΔ変換器のノイズ特性図
である。
いられるディジタル１ビットΣΔ変換器のノイズ特性図
である。
【図１１】図８の１ビットΣΔ変調Ａ／Ｄ変換装置が出
力する１ビットディジタルオーディオ信号のノイズ特性
図である。
力する１ビットディジタルオーディオ信号のノイズ特性
図である。
【図１２】本発明に係る信号処理装置の第５の実施の形
態となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図
である。
態となる１ビットΣΔ変調Ａ／Ｄ変換装置のブロック図
である。
【図１３】図１２の１ビットΣΔ変調Ａ／Ｄ変換装置に
用いられるオーバーサンプリングディジタルフィルタの
出力のノイズ特性図である。
用いられるオーバーサンプリングディジタルフィルタの
出力のノイズ特性図である。
【図１４】図１２の１ビットΣΔ変調Ａ／Ｄ変換装置に
用いられるディジタル１ビットΣΔ変換器のノイズ特性
図である。
用いられるディジタル１ビットΣΔ変換器のノイズ特性
図である。
【図１５】図１２の１ビットΣΔ変調Ａ／Ｄ変換装置が
出力する１ビットディジタルオーディオ信号のノイズ特
性図である。
出力する１ビットディジタルオーディオ信号のノイズ特
性図である。
【図１６】従来の１ビットΣΔＡ／Ｄ変換器の回路図で
ある。
ある。
１ １ビットΣΔ変調Ａ／Ｄ変換装置、２ 音源、３
データ変換部、４ ディジタル加算器、５ ディジタル
１ビットΣΔ変換器
データ変換部、４ ディジタル加算器、５ ディジタル
１ビットΣΔ変換器
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03M 3/02
Claims (2)
- 【請求項１】 アナログ入力信号をｎビット（ｎは１以
上の整数）ディジタル信号に変換するｎビットシグマデ
ルタ変換器をｍ個（ｍは１以上の整数）並列に接続して
なるデータ変換手段と、 上記データ変換手段から出力されるｍ個のｎビットディ
ジタル信号を加算する加算手段と、 上記加算手段から出力される加算出力を１ビットディジ
タル信号に変換するディジタル１ビットシグマデルタ変
換手段とを備えたことを特徴とする信号処理装置。 - 【請求項２】 上記加算手段から出力される加算出力を
ディジタルローパスフィルタを介して上記ディジタル１
ビットシグマデルタ変換手段に入力することを特徴とす
る第１項記載の信号処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10145196A JP3371681B2 (ja) | 1996-04-23 | 1996-04-23 | 信号処理装置 |
| US08/839,571 US5835044A (en) | 1996-04-23 | 1997-04-15 | 1-Bit A/D converting device with reduced noise component |
| KR1019970014253A KR100472612B1 (ko) | 1996-04-23 | 1997-04-17 | 잡음성분을줄인1비트a/d변환장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10145196A JP3371681B2 (ja) | 1996-04-23 | 1996-04-23 | 信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289451A JPH09289451A (ja) | 1997-11-04 |
| JP3371681B2 true JP3371681B2 (ja) | 2003-01-27 |
Family
ID=14301068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10145196A Expired - Fee Related JP3371681B2 (ja) | 1996-04-23 | 1996-04-23 | 信号処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5835044A (ja) |
| JP (1) | JP3371681B2 (ja) |
| KR (1) | KR100472612B1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPO316196A0 (en) * | 1996-10-23 | 1996-11-14 | Lake Dsp Pty Limited | Method and apparatus for processing sigma-delta modulated signals |
| GB2330749B (en) * | 1997-10-24 | 2002-08-21 | Sony Uk Ltd | Audio signal processor |
| US6154161A (en) * | 1998-10-07 | 2000-11-28 | Atmel Corporation | Integrated audio mixer |
| EP1059832A1 (en) * | 1999-06-09 | 2000-12-13 | Sony International (Europe) GmbH | Pressure transducing assembly |
| US6456215B1 (en) | 2000-11-29 | 2002-09-24 | Raytheon Company | Method and system for quantizing an input signal |
| US6441767B1 (en) | 2000-11-29 | 2002-08-27 | Raytheon Company | Method and system for adjusting a threshold control in an analog-to-digital converter |
| US6614373B1 (en) * | 2000-11-29 | 2003-09-02 | Raytheon Company | Method and system for sampling a signal using analog-to-digital converters |
| US6429797B1 (en) | 2001-07-05 | 2002-08-06 | International Business Machines Corporation | Decimation filter for a bandpass delta-sigma ADC |
| US6683550B2 (en) * | 2001-12-14 | 2004-01-27 | Teradyne, Inc. | High precision, high-speed signal capture |
| EP1365515B1 (en) * | 2002-05-22 | 2006-10-18 | Freescale Semiconductor, Inc. | Analog-to-digital converter arrangement and method |
| FR2889898B1 (fr) * | 2005-08-18 | 2008-02-22 | Dolphin Integration Sa | Melangeur de signaux analogique et numerique |
| JP2007243394A (ja) * | 2006-03-07 | 2007-09-20 | Sharp Corp | 信号処理装置 |
| US7289054B1 (en) | 2006-06-13 | 2007-10-30 | Toyota Jidosha Kabushiki Kaisha | Parallel oversampling algorithmic A/D converter and method of using the same |
| US7295141B1 (en) * | 2006-07-17 | 2007-11-13 | Fortemedia, Inc. | Method for mixing signals with an analog-to-digital converter |
| US7545301B2 (en) | 2006-12-05 | 2009-06-09 | Electronics And Telecommunications Research Institute | Multi-bit delta-sigma modulator |
| US7916054B2 (en) * | 2008-11-07 | 2011-03-29 | Baker R Jacob | K-delta-1-sigma modulator |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5150120A (en) * | 1991-01-03 | 1992-09-22 | Harris Corp. | Multiplexed sigma-delta A/D converter |
| JPH06209266A (ja) * | 1992-02-10 | 1994-07-26 | Harris Corp | 多重送信シグマ・デルタａ−ｄ変換器 |
| JP3104108B2 (ja) * | 1992-09-07 | 2000-10-30 | ソニー株式会社 | アナログ／デジタルコンバータ |
| JPH07249988A (ja) * | 1994-03-11 | 1995-09-26 | Sony Corp | アナログ／デジタルコンバータ |
-
1996
- 1996-04-23 JP JP10145196A patent/JP3371681B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-15 US US08/839,571 patent/US5835044A/en not_active Expired - Lifetime
- 1997-04-17 KR KR1019970014253A patent/KR100472612B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970072711A (ko) | 1997-11-07 |
| KR100472612B1 (ko) | 2005-07-12 |
| US5835044A (en) | 1998-11-10 |
| JPH09289451A (ja) | 1997-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3371681B2 (ja) | 信号処理装置 | |
| JP3375967B2 (ja) | ディジタル論理ゲートコアを有するシグマ−デルタ変換器 | |
| Uchimura et al. | Oversampling A-to-D and D-to-A converters with multistage noise shaping modulators | |
| JP2974258B2 (ja) | スイッチド・キャパシタ１ビッド・ディジタル／アナログ・コンバータ | |
| US5061928A (en) | System and method of scaling error signals of caseload second order modulators | |
| US6201835B1 (en) | Frequency-shaped pseudo-random chopper stabilization circuit and method for delta-sigma modulator | |
| JP3112605B2 (ja) | Ｄ／ａ変換回路 | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| JPH07162307A (ja) | アナログ−ディジタル変換器 | |
| US5196853A (en) | Sigma delta converter insensitive to asymmetrical switching times | |
| JP2002252527A (ja) | パルス幅変調信号を補償するための方法及び信号経路構成 | |
| JPS62269423A (ja) | アナログ・デイジタル変換器のデルタ・シグマ変調回路 | |
| JPH0793581B2 (ja) | シグマデルタアナログ／デジタル変換器 | |
| US20060072657A1 (en) | Pulse width-modulated noise shaper | |
| JP2005507599A (ja) | 増分デルタ・アナログ／ディジタル変換器 | |
| US7119726B2 (en) | Error feedback structure for delta-sigma modulators with improved stability | |
| JP3407871B2 (ja) | アナログデジタル混在δς変調器 | |
| US6975257B2 (en) | Sigma-delta modulation | |
| US6940438B2 (en) | Method and circuit for reducing quantizer input/output swing in a sigma-delta modulator | |
| US20030031245A1 (en) | Modulator for digital amplifier | |
| JPH04302222A (ja) | シグマデルタ型ｄ／ａ変換器システム | |
| US10404270B2 (en) | Semiconductor device and operating method thereof | |
| JP3956582B2 (ja) | Ａ／ｄ変換回路 | |
| US10790790B2 (en) | Amplifiers with delta-sigma modulators using pulse-density modulations and related processes | |
| JP3362718B2 (ja) | マルチビット−デルタシグマａｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021022 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |