JPS6091711A - フイルタリングデイジタルサンプル装置 - Google Patents
フイルタリングデイジタルサンプル装置Info
- Publication number
- JPS6091711A JPS6091711A JP20033883A JP20033883A JPS6091711A JP S6091711 A JPS6091711 A JP S6091711A JP 20033883 A JP20033883 A JP 20033883A JP 20033883 A JP20033883 A JP 20033883A JP S6091711 A JPS6091711 A JP S6091711A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- memory
- input
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、エイリアシングの影響を受けずに時系列デ
ータの抽出を行うフィルタリングディジタルサンプル装
置に関するものである。
ータの抽出を行うフィルタリングディジタルサンプル装
置に関するものである。
近年、ディジタル計算機とその利用技術の発達に伴い、
例えば航空機等の制御、スペクトルアナライザ等の解析
、デイジタルデークレクーダ等の記録に際しては、元来
時間的に連続したデータでさえ離散化し、さらにディジ
タル処理を行ったうえでデータを記録した方が有利な場
合が多い。
例えば航空機等の制御、スペクトルアナライザ等の解析
、デイジタルデークレクーダ等の記録に際しては、元来
時間的に連続したデータでさえ離散化し、さらにディジ
タル処理を行ったうえでデータを記録した方が有利な場
合が多い。
ところが、時系列データのサンプル、すなわち離散化お
よびデータ抽出に伴う問題で扱し・にくし・ものにエイ
リアシングと呼はれる高周波成分の低周波への、また、
低周波成分の高周波への折り返し現象がある。これによ
ってサンプリング周波数の半分より高い周波数の雑音成
分が低周波の信号成分に重畳してしまい、制御、Ｍ析、
記録に悪影響を及ぼすことが多い。
よびデータ抽出に伴う問題で扱し・にくし・ものにエイ
リアシングと呼はれる高周波成分の低周波への、また、
低周波成分の高周波への折り返し現象がある。これによ
ってサンプリング周波数の半分より高い周波数の雑音成
分が低周波の信号成分に重畳してしまい、制御、Ｍ析、
記録に悪影響を及ぼすことが多い。
このエイリアシングの対策として、通常、連続データを
アナログローパスフィルタを通過させてから離散化、量
子化を行ってディジタルテータを作成している。しかし
ながら、この場合にはＳ／Ｎ比を向上させる目的でアナ
ログローパスフィルタのカットオフ周波数は必要なアナ
ログ信号の上限周波数１ｃφよぼ等しい値が選ばれ、ま
た、サンプリング周波数はカットオフ周波数のほぼ２倍
の値が選ばれるため、下記（ｌｌ−（３）の欠点がある
。
アナログローパスフィルタを通過させてから離散化、量
子化を行ってディジタルテータを作成している。しかし
ながら、この場合にはＳ／Ｎ比を向上させる目的でアナ
ログローパスフィルタのカットオフ周波数は必要なアナ
ログ信号の上限周波数１ｃφよぼ等しい値が選ばれ、ま
た、サンプリング周波数はカットオフ周波数のほぼ２倍
の値が選ばれるため、下記（ｌｌ−（３）の欠点がある
。
（１）アナログローパスフィルタによる位相遅れの影響
により信号成分に歪を生じ易い。
により信号成分に歪を生じ易い。
（２） サンプリング周波数を変更する場合には、アナ
ログローパスフィルタのカットオフ周波数も同時に変更
乙なければならないため、７ナクグローパスフイルタを
プログラマフルに１−る必要があり、そのためにフィル
タの価格が非常に高くなる。
ログローパスフィルタのカットオフ周波数も同時に変更
乙なければならないため、７ナクグローパスフイルタを
プログラマフルに１−る必要があり、そのためにフィル
タの価格が非常に高くなる。
（３） アナログフィルタの特性は構成部品のバラツキ
等により固体差が避けられないため、多チャンネルデー
タ処理を行う場合にはチャンネル間誤差が生じてしまう
。
等により固体差が避けられないため、多チャンネルデー
タ処理を行う場合にはチャンネル間誤差が生じてしまう
。
一カ、ディジタルフィルタと乙゛Ｃ使用されるＦＩＲフ
ィルタ等にも下記（４）〜（５）の問題がある。
ィルタ等にも下記（４）〜（５）の問題がある。
（４） ディジタル演算、特忙乗算が非常に多くなるだ
めに高速演算処理能力が必要となる。
めに高速演算処理能力が必要となる。
（５） フィルタ特性を左右するテイジタル演算中の桁
落ちを除くため、桁数を多くとらなければならず、演算
処理が長くなりリアルタイム処理が困難になる。
落ちを除くため、桁数を多くとらなければならず、演算
処理が長くなりリアルタイム処理が困難になる。
この発明は、上記の点にかんがみなされたもので、量子
化された離散時系列データに対し二項係数を重みとする
移動平均処理を行い、さらに入力データに対して２分の
１の割合でデータ抽出を行うことを基本とする基本処理
を整数段繰り返し、全体としてエイリアシングを避けな
がｒ−）２′（ｌ＝１．２．・・・）のサンプル比でデ
ータ点数を目的とする数まで減らすフィルタリングディ
ジタルサンプル装置を提供するものである。
化された離散時系列データに対し二項係数を重みとする
移動平均処理を行い、さらに入力データに対して２分の
１の割合でデータ抽出を行うことを基本とする基本処理
を整数段繰り返し、全体としてエイリアシングを避けな
がｒ−）２′（ｌ＝１．２．・・・）のサンプル比でデ
ータ点数を目的とする数まで減らすフィルタリングディ
ジタルサンプル装置を提供するものである。
第１図はこの発明の一実施例を示すサンプリング演算処
理模式図であり、第１図（ａ）は時系列連続信号ｆ （
ｔｌをサンプリングしＡ／Ｄ変換して得られる離散信号
ｆ （１１，ｆ （２１，ｆ （３１，−−、ｆ （ｎ
Ｊ （以下、一般的に離散信号を辰わ丁ときはｆ（ｉｌ
を用いる。：ｉはｌｌｉｉ番ンを示しており、これらは
連続信号ｆ （ｔＪを１＝１．、（１，十ΔＴ）、（ｔ
、＋ｚΔＴ）。
理模式図であり、第１図（ａ）は時系列連続信号ｆ （
ｔｌをサンプリングしＡ／Ｄ変換して得られる離散信号
ｆ （１１，ｆ （２１，ｆ （３１，−−、ｆ （ｎ
Ｊ （以下、一般的に離散信号を辰わ丁ときはｆ（ｉｌ
を用いる。：ｉはｌｌｉｉ番ンを示しており、これらは
連続信号ｆ （ｔＪを１＝１．、（１，十ΔＴ）、（ｔ
、＋ｚΔＴ）。
（ｔ、 ＋３ΔＴ）、・・・・・・＋（ｔ’、＋ｎΔＴ
）で離散化した時の信号、すなわち１ ＝ １．かうス
タートしΔＴの周期でサンプリングした信号である。第
１図（ｂ）。
）で離散化した時の信号、すなわち１ ＝ １．かうス
タートしΔＴの周期でサンプリングした信号である。第
１図（ｂ）。
（ｃ） 、（ｄ）は離散信号ｆ （ｉ）の影響範囲とサ
ンプリング演算処理を示している。
ンプリング演算処理を示している。
ブロックＩは離散信号ｆ（１１，ｆ（２］、ｆ（３１に
重み１／４． ｌ／２．１／４をそれぞれ加えてサンプ
ル信号Ｆ１１を得る。すなわち、各サンプル４８号Ｆ
ｕ、Ｆｌ２ ＋・・・・・・（以下、一般的にサンプル
信号を表わすときはＦｌ、を用いる。：ｌは段数、ｉは
順番）Ｆ、、 ＝ ｆ（１１／４＋２ ｆ（２１／４＋
ｆ（３）／４＝ ７（２Ｃｏ ｆ（１１＋２Ｃ１ｆ、（
２１＋２Ｃｚｆ（３）） ・（１１Ｆ、２＝ ｆ（３１
／４＋２ ｆ（４）／４＋ｆ（５１／４”” −（２Ｃ
Ｏｆ （３１＋、Ｃ，ｆ （４）＋２Ｃ，ｆ （５）
） ・＝（２）の関係が成立する。ここにｓ ｎｃｆは
二項係数ｎ！／（ｎ ｒ）ｊ ｒｊ である。また、離
散信号ｆ（ｉ）のサンブリンク間隔はΔＴであるのに対
し、サンプリング間隔はΔＴであるのに対し、サンプル
信号Ｆｔ、のサンプリング間隔は２ΔＴであるため、サ
ンプリング比はｌ／２となっている。このように各段に
おけるサンプリング演算処理は、入力データ（ｎ＋１）
点を二項係数 ｎＣ０１ｎｃ、 ｌ ””” ｎＣｒ
ｌ・・・・・・、。ＣＩ、の割り合いの重みで加重平均
して各サンプル信号Ｆ１．をめる（以下、移動平均処理
という。）ことと、このとき各サンプル（ｆｆｉ＠Ｆｌ
＋のサンプリング比はｌ ／ ２となることに特徴があ
る。
重み１／４． ｌ／２．１／４をそれぞれ加えてサンプ
ル信号Ｆ１１を得る。すなわち、各サンプル４８号Ｆ
ｕ、Ｆｌ２ ＋・・・・・・（以下、一般的にサンプル
信号を表わすときはＦｌ、を用いる。：ｌは段数、ｉは
順番）Ｆ、、 ＝ ｆ（１１／４＋２ ｆ（２１／４＋
ｆ（３）／４＝ ７（２Ｃｏ ｆ（１１＋２Ｃ１ｆ、（
２１＋２Ｃｚｆ（３）） ・（１１Ｆ、２＝ ｆ（３１
／４＋２ ｆ（４）／４＋ｆ（５１／４”” −（２Ｃ
Ｏｆ （３１＋、Ｃ，ｆ （４）＋２Ｃ，ｆ （５）
） ・＝（２）の関係が成立する。ここにｓ ｎｃｆは
二項係数ｎ！／（ｎ ｒ）ｊ ｒｊ である。また、離
散信号ｆ（ｉ）のサンブリンク間隔はΔＴであるのに対
し、サンプリング間隔はΔＴであるのに対し、サンプル
信号Ｆｔ、のサンプリング間隔は２ΔＴであるため、サ
ンプリング比はｌ／２となっている。このように各段に
おけるサンプリング演算処理は、入力データ（ｎ＋１）
点を二項係数 ｎＣ０１ｎｃ、 ｌ ””” ｎＣｒ
ｌ・・・・・・、。ＣＩ、の割り合いの重みで加重平均
して各サンプル信号Ｆ１．をめる（以下、移動平均処理
という。）ことと、このとき各サンプル（ｆｆｉ＠Ｆｌ
＋のサンプリング比はｌ ／ ２となることに特徴があ
る。
特に、第１図に示す７０ツク■の処理では、ｎ＝２の場
合であり、出力の値を正規化するために１／４が乗ぜら
れている。
合であり、出力の値を正規化するために１／４が乗ぜら
れている。
ブロックｎ＋ま第２段目におけるサンプリング演算処理
を示しており、７゛−ンク■に対比させると、入力を離
散信号ｆ （１１，ｆ （２＋、ｆ （３１から１段目
のサンプル信号ＦＢ ＊ Ｆｌ２ ＊ Ｆ’ｓに置きか
え、サンプル信号ＦｌｌをＦ、１に置きかえ、時間のス
ケールを２倍としたものになってし・る。つまり、サン
プリング演算処理構造はブロックＩと全く同一である。
を示しており、７゛−ンク■に対比させると、入力を離
散信号ｆ （１１，ｆ （２＋、ｆ （３１から１段目
のサンプル信号ＦＢ ＊ Ｆｌ２ ＊ Ｆ’ｓに置きか
え、サンプル信号ＦｌｌをＦ、１に置きかえ、時間のス
ケールを２倍としたものになってし・る。つまり、サン
プリング演算処理構造はブロックＩと全く同一である。
このため、全体の回路構成はサンプリングの段数忙無関
係になり、上記加重平均と１７２のサンプリング比より
なる基本処理回路を繰り返−ｆ′構成でよいことがわか
る。
係になり、上記加重平均と１７２のサンプリング比より
なる基本処理回路を繰り返−ｆ′構成でよいことがわか
る。
第１段目の入力である離散信号ｆ （１１，ｆ （２）
、・・・と第２段目の出力であるサンプル（ｆｆｉ号Ｆ
！Ｉとの関係は、 Ｆ２□＝ｉ（ｆｆ１ｌ＋２ ｆ（２）十ａ ｔ ｆ３１
＋４ ｔ （４）＋３ ｆ（５１＋２ ｆ（６１＋ｆ（
７１） ・・・・・・・・・（３）Ｆ４＝召（ｆ（５）
＋２ ｆ （６）＋３ ｆ （７）＋ ４ ｆ ＋８）
＋３ ｆｔ９）＋２ ｆｔ１ｌ）＋ｆ（ｌυン ・・・
・・・・・・（４）と展開されるから、テイジタルフィ
ルタの周波数特性は、上記第（５）式で示される。
、・・・と第２段目の出力であるサンプル（ｆｆｉ号Ｆ
！Ｉとの関係は、 Ｆ２□＝ｉ（ｆｆ１ｌ＋２ ｆ（２）十ａ ｔ ｆ３１
＋４ ｔ （４）＋３ ｆ（５１＋２ ｆ（６１＋ｆ（
７１） ・・・・・・・・・（３）Ｆ４＝召（ｆ（５）
＋２ ｆ （６）＋３ ｆ （７）＋ ４ ｆ ＋８）
＋３ ｆｔ９）＋２ ｆｔ１ｌ）＋ｆ（ｌυン ・・・
・・・・・・（４）と展開されるから、テイジタルフィ
ルタの周波数特性は、上記第（５）式で示される。
Ｙ ＝ −（ｅ−””Ｔ＋２ ｅ−ｊ” ’Δ丁＋・・
・・・・十６ ２ ｅ−ｊ””ｉｌ ン 上記第１５）式で表わされるものにサンプリングによる
エイリアシングの効果を考慮したものとなる。
・・・・十６ ２ ｅ−ｊ””ｉｌ ン 上記第１５）式で表わされるものにサンプリングによる
エイリアシングの効果を考慮したものとなる。
−膜形で示せば１段処理による周波数特性は、ｙ ＝
、−ｊ＊ｎ（２’−’＋）６丁、（ｓｉｎ （（、）２
ｔ−ｓΔＴ）／２’ ｓｉｎ （ωΔＴ／２））”
・・・・・・・・・・・・・・・（６）上記第（６）式
で表わされるものに２′ΔＴで再サンプリングすること
を考慮したものとなる。これらから、位相特性は完全に
直線で出力データのサンプリング間隔に見合う無駄時間
であること、また、再サンプリングにより高周波成分が
低周波成分に重畳してしまうエイリアシング効果による
雑音がω＝０近傍で理想的に小さいことがわかる。
、−ｊ＊ｎ（２’−’＋）６丁、（ｓｉｎ （（、）２
ｔ−ｓΔＴ）／２’ ｓｉｎ （ωΔＴ／２））”
・・・・・・・・・・・・・・・（６）上記第（６）式
で表わされるものに２′ΔＴで再サンプリングすること
を考慮したものとなる。これらから、位相特性は完全に
直線で出力データのサンプリング間隔に見合う無駄時間
であること、また、再サンプリングにより高周波成分が
低周波成分に重畳してしまうエイリアシング効果による
雑音がω＝０近傍で理想的に小さいことがわかる。
次に第２図、第３図でこの発明の構成および動作につい
て説明する〇 詑２図はこの発明の一実施例を示す構成ブロック図であ
り、Ｍ、は上記離散信号ｆ （ｉＪの奇数番目を格納す
るメモ’） 、 Ｍ２は上記離散信号ｆ （ｉｌの偶数
番目を格納するメモリ、ＦＡｓは前記メモリＭ１および
メモリＭ２に格納された両１ｌｌｌＩ散１を号ｆ（ｉｌ
の演算をするフル７ダー、ＦＡ、は前記フル７ダーＦん
の出力と離散信号ｆ（ｉｌとの演算をするフルアダ′−
１Ｍ３は前記フルアダーＦＡ２の出力を格納するメモリ
、Ｃ１はＭｌ記メモリＭ、、 Ｍ、、 Ｍ、に対してク
ロック信号を送出するクロックコントローラ、Ｘは前記
りｐツコントローラＣＩに入力されるクロック入力信号
、１〜４，１′〜４′は前記クロックコントローラＣ０
が送出するクロック信号である。なお、制御回路の図示
は省略してあり、また、図中の点線部分は１段目の基本
処理回路１１、一点鎖線部分は２段目の基本処理回路１
２をそれぞれ示し、２段目以降も１段目の基本処理回路
１１と同一の回路構成であるが図示は省略されている。
て説明する〇 詑２図はこの発明の一実施例を示す構成ブロック図であ
り、Ｍ、は上記離散信号ｆ （ｉＪの奇数番目を格納す
るメモ’） 、 Ｍ２は上記離散信号ｆ （ｉｌの偶数
番目を格納するメモリ、ＦＡｓは前記メモリＭ１および
メモリＭ２に格納された両１ｌｌｌＩ散１を号ｆ（ｉｌ
の演算をするフル７ダー、ＦＡ、は前記フル７ダーＦん
の出力と離散信号ｆ（ｉｌとの演算をするフルアダ′−
１Ｍ３は前記フルアダーＦＡ２の出力を格納するメモリ
、Ｃ１はＭｌ記メモリＭ、、 Ｍ、、 Ｍ、に対してク
ロック信号を送出するクロックコントローラ、Ｘは前記
りｐツコントローラＣＩに入力されるクロック入力信号
、１〜４，１′〜４′は前記クロックコントローラＣ０
が送出するクロック信号である。なお、制御回路の図示
は省略してあり、また、図中の点線部分は１段目の基本
処理回路１１、一点鎖線部分は２段目の基本処理回路１
２をそれぞれ示し、２段目以降も１段目の基本処理回路
１１と同一の回路構成であるが図示は省略されている。
以下、第３図のタイミングチャートを参照りながら第２
図の実施例の動作について説明する。
図の実施例の動作について説明する。
基本処理圏Ｖδ１１において、離散信号ｆ （ｉＪがフ
ル７ダーＦＡ、、メモリＭ、 ｔ Ｍ、 Ｋｓクロンク
入力信号ＸがクロックコントローラＣ１にそれぞれ入力
されると、まず、りｐツクコントローラＣ１はクロック
入力信号Ｘを１／２に分周した後、遅延時間処理を行い
、クロック信号３，２．ｌをそれぞれ作成し、２１７２
１６号３はフル７ダーＦＡ、の出力をメモリＭ３にスト
アさせ、クロック信号２は入力された離散信号ｆ（旬の
うちｆ（１）、ｆ（３）、ｆ（５）、・・・・・・のよ
うに奇数番目の離散信号ｆ（ｉＪ（ｉ＝１．３．・・・
・・・ｏｎ）をメモリＭ８にストアさせ、クロック信号
ｌは離散信号ｆ（旬の５ちｆ ＋２１ 、ｆ ＋４）。
ル７ダーＦＡ、、メモリＭ、 ｔ Ｍ、 Ｋｓクロンク
入力信号ＸがクロックコントローラＣ１にそれぞれ入力
されると、まず、りｐツクコントローラＣ１はクロック
入力信号Ｘを１／２に分周した後、遅延時間処理を行い
、クロック信号３，２．ｌをそれぞれ作成し、２１７２
１６号３はフル７ダーＦＡ、の出力をメモリＭ３にスト
アさせ、クロック信号２は入力された離散信号ｆ（旬の
うちｆ（１）、ｆ（３）、ｆ（５）、・・・・・・のよ
うに奇数番目の離散信号ｆ（ｉＪ（ｉ＝１．３．・・・
・・・ｏｎ）をメモリＭ８にストアさせ、クロック信号
ｌは離散信号ｆ（旬の５ちｆ ＋２１ 、ｆ ＋４）。
ｆ（６１，・・・・・・のように偶数番目の離散信号を
メモリＭ２にストアさせるように設定された信号である
。
メモリＭ２にストアさせるように設定された信号である
。
したがって、メモリＭ、の出力はｆ（１）、ｆｆ３）、
ｆ（５）、・・・・・・、メモりＭ、の出力はｆ ＋２
＋、ｆ （４）、ｆ ＋６）。
ｆ（５）、・・・・・・、メモりＭ、の出力はｆ ＋２
＋、ｆ （４）、ｆ ＋６）。
・・・・・・、のように順次変化する。ここで、メモリ
Ｍｌの出力は直接フル７ダーＦＡ、の入力端子に接続さ
れるのに対し、メモリＭ２の出力は上記二項係数分を考
慮し、メモリＭ、の出力を全体的に高位桁に１ビツトシ
フトさせる動作によって２倍したものをフルアダーＦＡ
１のもう一つの入力端子に接続させる。したがって、メ
モリＭ、の出力を２倍させるためには乗算器を使用する
ことなく配線接続方法を変更することで可能である。こ
のように２倍されたメモリＭ、の出力とメモリＭ１の出
力からフル７ダーＦＡ１の出力は（ｆ（１）＋２ｆｔ２
１ン＋（ｒ（３）＋２ ｆ（４１）、（ｆ（５）＋２
ｆ（６））、・川・・のように順次変化する。
Ｍｌの出力は直接フル７ダーＦＡ、の入力端子に接続さ
れるのに対し、メモリＭ２の出力は上記二項係数分を考
慮し、メモリＭ、の出力を全体的に高位桁に１ビツトシ
フトさせる動作によって２倍したものをフルアダーＦＡ
１のもう一つの入力端子に接続させる。したがって、メ
モリＭ、の出力を２倍させるためには乗算器を使用する
ことなく配線接続方法を変更することで可能である。こ
のように２倍されたメモリＭ、の出力とメモリＭ１の出
力からフル７ダーＦＡ１の出力は（ｆ（１）＋２ｆｔ２
１ン＋（ｒ（３）＋２ ｆ（４１）、（ｆ（５）＋２
ｆ（６））、・川・・のように順次変化する。
一方、フルアダーＦＡ２の出力はフルアダーＦＡ。
の出力と入力された離散信号ｆ（１）との和となるため
、（ｆ（１１＋２ ｆ（２１＋ｆｔ３））、（ｆｔ３）
＋２ ［４）Ｉｆ（５１）、（ｆ（５）＋２ ｆ ｔ６
１十ｆ （７）ン、・・・・・・のように順次変化する
。このフルアダーＦＡ２の出力をそれぞれ１／４倍する
と上記第（１）式および第（２）式のす／プル（Ｂ号Ｆ
ＩＩ ｒ Ｆ１２ ＋ ・・・・・・に一致する。
、（ｆ（１１＋２ ｆ（２１＋ｆｔ３））、（ｆｔ３）
＋２ ［４）Ｉｆ（５１）、（ｆ（５）＋２ ｆ ｔ６
１十ｆ （７）ン、・・・・・・のように順次変化する
。このフルアダーＦＡ２の出力をそれぞれ１／４倍する
と上記第（１）式および第（２）式のす／プル（Ｂ号Ｆ
ＩＩ ｒ Ｆ１２ ＋ ・・・・・・に一致する。
このため、フルアダーＦＡ、の出力を２ビット分全体的
に低位桁にシフトさせる動作により１／４倍したものを
メモリＭ、に入力する。この結果、メモリＭ３の出力は
上記第（１）式および氾（２）式で得られたＦ’ｓ ＋
Ｆｓｘ ｒ Ｆ＋ｓ ｒ・・・・・・と同一のサンプ
ル信号が得られる。この移動平均処理を入力きれる離散
信号ｆ（ｉｌ（ｉ ＝ １ 、・・・・・・、ｎ）に対
して行℃・、サンプルイば号Ｆｉｌ ｒ Ｆ Ｉｆ ｒ
Ｆｌ３ ＋ ”””＋ Ｆｌｎを順次求め、これを次
段の基本処理回路１２０入力（８号として、クロック信
号３よりわずかに遅延されたクロック信号４とともに第
２段目の基本処理回路１２に入力される。
に低位桁にシフトさせる動作により１／４倍したものを
メモリＭ、に入力する。この結果、メモリＭ３の出力は
上記第（１）式および氾（２）式で得られたＦ’ｓ ＋
Ｆｓｘ ｒ Ｆ＋ｓ ｒ・・・・・・と同一のサンプ
ル信号が得られる。この移動平均処理を入力きれる離散
信号ｆ（ｉｌ（ｉ ＝ １ 、・・・・・・、ｎ）に対
して行℃・、サンプルイば号Ｆｉｌ ｒ Ｆ Ｉｆ ｒ
Ｆｌ３ ＋ ”””＋ Ｆｌｎを順次求め、これを次
段の基本処理回路１２０入力（８号として、クロック信
号３よりわずかに遅延されたクロック信号４とともに第
２段目の基本処理回路１２に入力される。
次に第２段目の基本処理回路１２の動作について説明す
る。
る。
サンプル信号Ｆ１１ ｒ ＦＢ ＋・・・・・・＋ＦＩ
ｎがフルアダーＦＡ、、メモリＭ、 、 Ｍ２に、クー
ツク信号４がクロックコントローラＣＩに基本処理回路
１１のクロックコントローラＣ１から入力されると、ク
ロックコントローラＣ１はり９７２４８号４を１／２に
分周した後、遅延時間処理し、クロック信号３′。
ｎがフルアダーＦＡ、、メモリＭ、 、 Ｍ２に、クー
ツク信号４がクロックコントローラＣＩに基本処理回路
１１のクロックコントローラＣ１から入力されると、ク
ロックコントローラＣ１はり９７２４８号４を１／２に
分周した後、遅延時間処理し、クロック信号３′。
２Ｔ、ｌ／を作成する。クロック信号３′は７ルアタ゛
−ＦＡ、の出力をメモリＭ、纜ストアさせ、クロック信
号２は入力されたサンプル信号ＦＩｌ、Ｆ１２．・・・
２Ｆ１ｎのうち、Ｆｌｌ ｒ ｌ”Ｉｓ ＋ Ｆ’＋ｓ
＋・・・・・・のように奇数番目のサンプル信号をメ
モリＭ、にストアさせ、クロック信号１′ばＦｌｌ１
Ｆ１４１ Ｆ１６１・・・のよう罠偶数番目のサンプル
信号をメモリＭ２にストアさせるように設定された１９
月である。したがって、メモリＭ１の出力はＦ ＩＩ
’ ＦＩＳ ＋ Ｆ（５＋・・・またメモリＭ、の出力
はＦ１２ ＊ Ｆｌ４ ｒ Ｆｌ６ ＋・・・のように
１１ｊ２次変化する。上述のように、ここでメモリＭ。
−ＦＡ、の出力をメモリＭ、纜ストアさせ、クロック信
号２は入力されたサンプル信号ＦＩｌ、Ｆ１２．・・・
２Ｆ１ｎのうち、Ｆｌｌ ｒ ｌ”Ｉｓ ＋ Ｆ’＋ｓ
＋・・・・・・のように奇数番目のサンプル信号をメ
モリＭ、にストアさせ、クロック信号１′ばＦｌｌ１
Ｆ１４１ Ｆ１６１・・・のよう罠偶数番目のサンプル
信号をメモリＭ２にストアさせるように設定された１９
月である。したがって、メモリＭ１の出力はＦ ＩＩ
’ ＦＩＳ ＋ Ｆ（５＋・・・またメモリＭ、の出力
はＦ１２ ＊ Ｆｌ４ ｒ Ｆｌ６ ＋・・・のように
１１ｊ２次変化する。上述のように、ここでメモリＭ。
の出力は直接フルアダーＦＡ、の入力端子に接続されろ
のに対し、メモリＭ、の出力は上記二項係数分を考慮し
、メモリＭ、の出力を全体的に高位桁に１ビツトシフト
させる動作によって２倍したものをフル７ターＦＡ、の
もう一つの入力端子に接続されている。このため、フル
アダーＦＡ、の出力は（Ｆｉｔ ＋２Ｆｕ ）＋ （ｋ
’、Ｂ ＋２に□１４ ） ＋ （Ｆｌ、 ＋ ２ Ｆ
ｌ４ ）・・・のように順次変化する。一方、フルアダ
ーＦＡ２の出力はフルアダーＦＡ、の出力と入力された
サンプル信号とのオロであるから（Ｆ、、＋２Ｆ、□十
Ｆ’、３）。
のに対し、メモリＭ、の出力は上記二項係数分を考慮し
、メモリＭ、の出力を全体的に高位桁に１ビツトシフト
させる動作によって２倍したものをフル７ターＦＡ、の
もう一つの入力端子に接続されている。このため、フル
アダーＦＡ、の出力は（Ｆｉｔ ＋２Ｆｕ ）＋ （ｋ
’、Ｂ ＋２に□１４ ） ＋ （Ｆｌ、 ＋ ２ Ｆ
ｌ４ ）・・・のように順次変化する。一方、フルアダ
ーＦＡ２の出力はフルアダーＦＡ、の出力と入力された
サンプル信号とのオロであるから（Ｆ、、＋２Ｆ、□十
Ｆ’、３）。
（Ｆ’＋３ ＋２Ｆ＋４ 十Ｆ１５ Ｌ （Ｆｌ５ ＋
２Ｆ＋６ ＋ＦＨｔ Ｌ ・・″のように順次変化する
。このフルアダーＦＡ２の出力をそれぞれ１／４倍する
と上記第（３）式および第（４）式でのＦ２１１ Ｆ″
２２．・・・に一致する。このため、フル７ターＦＡ２
の出力を２ビット分全体的に低位桁にシフトさせる動作
により１／４倍したものをメモリ１ψ３に入力する。こ
の結果、メモｌ） Ｍ３の出力は上記第（３）式および
第（・１）式でめたＦｉＩ＋ ｂｔ ｌ ”’と同一の
サンプル信号が得られる。このサンプル４４号Ｆｔ ｌ
〜ｆ”ｔｎが次段の基本処理回路（図示せず）の入力と
なる。このようしこ、第１段目と第２段目基本処理回路
１１，１２の構成を同一にして、二項係数分の移動平均
処理を行い、第２段目は第１段目に対して半分の割合で
サンプル信号を抽出している。第３段目以降も同様に第
１段目２第２段目の基本処理回路１１．１２と同一の回
路を構成すれは６段の基本処理回路が成立し１高段にな
るＫしたがいサンプル信号が順次半分の割合で抽出され
、エイリアシングの影響を受けずにフィルタリングディ
ジタルサンプリングが実行できる。
２Ｆ＋６ ＋ＦＨｔ Ｌ ・・″のように順次変化する
。このフルアダーＦＡ２の出力をそれぞれ１／４倍する
と上記第（３）式および第（４）式でのＦ２１１ Ｆ″
２２．・・・に一致する。このため、フル７ターＦＡ２
の出力を２ビット分全体的に低位桁にシフトさせる動作
により１／４倍したものをメモリ１ψ３に入力する。こ
の結果、メモｌ） Ｍ３の出力は上記第（３）式および
第（・１）式でめたＦｉＩ＋ ｂｔ ｌ ”’と同一の
サンプル信号が得られる。このサンプル４４号Ｆｔ ｌ
〜ｆ”ｔｎが次段の基本処理回路（図示せず）の入力と
なる。このようしこ、第１段目と第２段目基本処理回路
１１，１２の構成を同一にして、二項係数分の移動平均
処理を行い、第２段目は第１段目に対して半分の割合で
サンプル信号を抽出している。第３段目以降も同様に第
１段目２第２段目の基本処理回路１１．１２と同一の回
路を構成すれは６段の基本処理回路が成立し１高段にな
るＫしたがいサンプル信号が順次半分の割合で抽出され
、エイリアシングの影響を受けずにフィルタリングディ
ジタルサンプリングが実行できる。
第４図、第５図はこの発明の他の実施例を示すもので、
二項係数の数が４および５の場合のサンプリング演算処
理模式図である。以下、第４図から説明する。
二項係数の数が４および５の場合のサンプリング演算処
理模式図である。以下、第４図から説明する。
第４図にお’−”’Ｃ１ｆ（１）〜ｆ（ＩｃＩハ離散イ
Ｂ号、ＦＩ＋’＃Ｆ１２’＋・・・ｒ １”＋４’は第
１段目のサンプル信号、Ｆ２１’＋Ｆ２□′、・・・ｒ
Ｆ２４’は第２段目のサンプル信号であり、サンプル
信号Ｆｌｌ’ｌサンプル信号Ｆ２１′は１、 Ｊ Ｆ２□”” ２ｓ （Ｆ＋＋’ ＋ ３ ｐＨイ＋３１
１ｉ； ＋ＦＩ４’）・・・（８）となる。
Ｂ号、ＦＩ＋’＃Ｆ１２’＋・・・ｒ １”＋４’は第
１段目のサンプル信号、Ｆ２１’＋Ｆ２□′、・・・ｒ
Ｆ２４’は第２段目のサンプル信号であり、サンプル
信号Ｆｌｌ’ｌサンプル信号Ｆ２１′は１、 Ｊ Ｆ２□”” ２ｓ （Ｆ＋＋’ ＋ ３ ｐＨイ＋３１
１ｉ； ＋ＦＩ４’）・・・（８）となる。
第５図において、ｆ （１１〜ｆμ騰は離散信号、Ｆ１
１ＦＩ２′、・・・ｒ Ｆｉｎ’は第１段目のサンプル
信号％Ｆ２１’ ＋Ｆ□′、・・・は第２段目のサンプ
ル１−号であり、サンプル信号ＦＩＩ’？ サンプル信
号Ｆ２ｒは、Ｆ！ｉ’ ＝ Ｌ（ｆ（１）＋４ ｆｔ２
１＋６ ｆ（３）＋４ ｆｆ４）＋ ｆ（５））４ ・・・・・・・・・・・・・・・・・・・・・（９）Ｆ
ｔｒ ＝ Ｌ ＬＦＩＩ□千４ ＦＩＸ ＋ ６ Ｆ１
ｇ’ ＋ ４ Ｆ＋４＃＋ ＦＨｉす４ ・・・・・・・・・・・・・・・・・・・・・Ｑ（１と
なる。
１ＦＩ２′、・・・ｒ Ｆｉｎ’は第１段目のサンプル
信号％Ｆ２１’ ＋Ｆ□′、・・・は第２段目のサンプ
ル１−号であり、サンプル信号ＦＩＩ’？ サンプル信
号Ｆ２ｒは、Ｆ！ｉ’ ＝ Ｌ（ｆ（１）＋４ ｆｔ２
１＋６ ｆ（３）＋４ ｆｆ４）＋ ｆ（５））４ ・・・・・・・・・・・・・・・・・・・・・（９）Ｆ
ｔｒ ＝ Ｌ ＬＦＩＩ□千４ ＦＩＸ ＋ ６ Ｆ１
ｇ’ ＋ ４ Ｆ＋４＃＋ ＦＨｉす４ ・・・・・・・・・・・・・・・・・・・・・Ｑ（１と
なる。
第４図および第５図において、いずれも７−ツクＩとブ
ロック■とは離散信号ｆ（１１，［２＋、ｆ（３１゜−
、ｆ （ｎｌが第４図ではサンプル信号Ｆｉｌ ｍ Ｆ
１２’＊ＦＩｌ’＋・・・＋Ｆ１ｎ’に、第５図ではサ
ンプル１Ｈ号Ｆ、ｘ’ ＃ＦＩＲ９ＦＩＸｔ・・・＋Ｆ
１ｎ’になるだけで演算処理形態は全く同一で、同一の
基本処理回路で構成できることを示しており、具体的に
は第２図におけるメモリおよびフルアダーが二項係数の
倍数ｎに応じ【増加するだけで実現できることは言うま
でもない。また、上記１１ｆｌ）、 ＋２１． （７Ｌ
ｔ８）式、および第（９）。
ロック■とは離散信号ｆ（１１，［２＋、ｆ（３１゜−
、ｆ （ｎｌが第４図ではサンプル信号Ｆｉｌ ｍ Ｆ
１２’＊ＦＩｌ’＋・・・＋Ｆ１ｎ’に、第５図ではサ
ンプル１Ｈ号Ｆ、ｘ’ ＃ＦＩＲ９ＦＩＸｔ・・・＋Ｆ
１ｎ’になるだけで演算処理形態は全く同一で、同一の
基本処理回路で構成できることを示しており、具体的に
は第２図におけるメモリおよびフルアダーが二項係数の
倍数ｎに応じ【増加するだけで実現できることは言うま
でもない。また、上記１１ｆｌ）、 ＋２１． （７Ｌ
ｔ８）式、および第（９）。
Ｈ式をみると、重み係数が第１図に示したように入力デ
ータ数が３個のときは、”１，２，１″、第４図に示し
たように入力データ数が４個のときは“ｌ、３，３，１
″、第５図に示したように入力データ数が５個のときは
”１，４，６，４．１”となっている。つまり、二項係
数を重みとしている。また、第１図、第４図および第５
図で示したように、基本的なブロック■の回路を多段の
データに接続させるだけで１段に構成できるため、この
段数を変更するだけでフィルタディジタルサンプル装置
のカットオフ周波数はｌ／２′に容易に変更できる。こ
のため、１段に接続された回路と段数セレクト回路とを
有するＬＳＩを使用すれは自由にカットオフ周波数をデ
ィジタル的に選択することができ、固体差が全く生じな
いフィルタリングディジタルサンプル装置が実現できる
。
ータ数が３個のときは、”１，２，１″、第４図に示し
たように入力データ数が４個のときは“ｌ、３，３，１
″、第５図に示したように入力データ数が５個のときは
”１，４，６，４．１”となっている。つまり、二項係
数を重みとしている。また、第１図、第４図および第５
図で示したように、基本的なブロック■の回路を多段の
データに接続させるだけで１段に構成できるため、この
段数を変更するだけでフィルタディジタルサンプル装置
のカットオフ周波数はｌ／２′に容易に変更できる。こ
のため、１段に接続された回路と段数セレクト回路とを
有するＬＳＩを使用すれは自由にカットオフ周波数をデ
ィジタル的に選択することができ、固体差が全く生じな
いフィルタリングディジタルサンプル装置が実現できる
。
なお、上記の説明では第２図に示すように基本処理回路
１１に対し、他の基本処理回路が、例えば１２．・・・
・・・とい５ように所要段数接続されるようにしたが、
この他制偏手段により１個の基本処理回路１１を用いて
、その出力であるサンプル信号Ｆｌｌ ｒ ＦＩ２ ＋
・・・を入力として再び基本処理回路１１に加え【同様
の処理を繰り返し行わせ、必要とするサンプリング周期
になったところで停止させるようにすることもできる。
１１に対し、他の基本処理回路が、例えば１２．・・・
・・・とい５ように所要段数接続されるようにしたが、
この他制偏手段により１個の基本処理回路１１を用いて
、その出力であるサンプル信号Ｆｌｌ ｒ ＦＩ２ ＋
・・・を入力として再び基本処理回路１１に加え【同様
の処理を繰り返し行わせ、必要とするサンプリング周期
になったところで停止させるようにすることもできる。
そして、制御手段としては第２図では特に図示していな
いが、基本処理回路１１の出力のす／プル信号系列のサ
ンプリング周期を測定し、それがあらかじめ設定したサ
ンプリング周期に達するまで繰り返し出力を基本処理回
路１１０入力として加えるものであれはよい。これには
マイクロコンピュータを用いることもできる。
いが、基本処理回路１１の出力のす／プル信号系列のサ
ンプリング周期を測定し、それがあらかじめ設定したサ
ンプリング周期に達するまで繰り返し出力を基本処理回
路１１０入力として加えるものであれはよい。これには
マイクロコンピュータを用いることもできる。
以上詳細に説明したように、この発明は等間隔のサンプ
リング周期でディジタル化された入力となる離散信号系
列に対して二項係数な１みとする移動平均処理を施す手
段と、出力となるす／プル信号系列のサンプリング周期
を離散信号系列のサンプリング周期を２倍とするサンプ
ル処理を施す手段とで基本処理回路を構成し、この基本
処理回路を所要段数接続の出力が後段の入力となるよう
Ｉｃ構成するか、または制御手段により１個の基本処理
回路の出力を再び入力として加えるかして、同様の処理
を所要のサンプリング周期に７↑るまで繰り返えさせる
ようにしたものであるかう、直線位相特性とすることが
でき、またカットオフ周波数をディジタル的に変化でき
るので構成部品による固体差が全く生じない。さらに、
カットオフ周波数の使用範囲が非常に広くなり、その上
、容易ＩｃＬｓＩ化できるため全体を小型化できる等の
幾多の利点を有する。
リング周期でディジタル化された入力となる離散信号系
列に対して二項係数な１みとする移動平均処理を施す手
段と、出力となるす／プル信号系列のサンプリング周期
を離散信号系列のサンプリング周期を２倍とするサンプ
ル処理を施す手段とで基本処理回路を構成し、この基本
処理回路を所要段数接続の出力が後段の入力となるよう
Ｉｃ構成するか、または制御手段により１個の基本処理
回路の出力を再び入力として加えるかして、同様の処理
を所要のサンプリング周期に７↑るまで繰り返えさせる
ようにしたものであるかう、直線位相特性とすることが
でき、またカットオフ周波数をディジタル的に変化でき
るので構成部品による固体差が全く生じない。さらに、
カットオフ周波数の使用範囲が非常に広くなり、その上
、容易ＩｃＬｓＩ化できるため全体を小型化できる等の
幾多の利点を有する。
第１図はこの発明の一実施例を示すサンプリング演算処
理模式図、巣２図はこの発明の一実施例を示す構成７０
ツク図、第３図は抽出信号のタイミングチャート、第４
図、第５図はこの発明の他の実施例をそれぞれ示すサン
プリング演算処理模式図である。 図中、Ｍｌ、 Ｍ、 、 Ｍ３はメモリ、Ｆ Ａ＋ 、
Ｆ Ａｔはフル７ダー、 ＣＩはクロツクコントローラ
、又はクロック入力信号、ｆ（ｉ）はｍ敗信号、１〜４
，１′〜特許出願人 航空宇宙研究所長 武 １） 酸
第１図 第２図 ＝ ：
理模式図、巣２図はこの発明の一実施例を示す構成７０
ツク図、第３図は抽出信号のタイミングチャート、第４
図、第５図はこの発明の他の実施例をそれぞれ示すサン
プリング演算処理模式図である。 図中、Ｍｌ、 Ｍ、 、 Ｍ３はメモリ、Ｆ Ａ＋ 、
Ｆ Ａｔはフル７ダー、 ＣＩはクロツクコントローラ
、又はクロック入力信号、ｆ（ｉ）はｍ敗信号、１〜４
，１′〜特許出願人 航空宇宙研究所長 武 １） 酸
第１図 第２図 ＝ ：
Claims (1)
- 等間隔のサンプリング周期でディジタル化された入力と
なる離散信号系列に対し二項係数を重みとする移動平均
処理を施す手段と、出力となるサンプル信号系列のサン
プリング周期を前記入力となる離散信号系列のサンプリ
ング周期の２倍とするサンプル処理を施す手段とで基本
処理回路な描成し１．さらに前記出力のサンプル信号系
列を再び前記基本処理回路の入力として加えるか、また
は前記基本処理回路を所要段数前段の出力が後段の入力
となるように接続して前記基本処理回路が行う処理を所
要回数繰り返させる制御手段を具備せしめたことを特徴
とするフィルタリングディジタルサンプル装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033883A JPS6091711A (ja) | 1983-10-26 | 1983-10-26 | フイルタリングデイジタルサンプル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20033883A JPS6091711A (ja) | 1983-10-26 | 1983-10-26 | フイルタリングデイジタルサンプル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6091711A true JPS6091711A (ja) | 1985-05-23 |
| JPH0256847B2 JPH0256847B2 (ja) | 1990-12-03 |
Family
ID=16422627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20033883A Granted JPS6091711A (ja) | 1983-10-26 | 1983-10-26 | フイルタリングデイジタルサンプル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091711A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102611A1 (ja) * | 2006-03-07 | 2007-09-13 | Neuro Solution Corp. | 補間関数生成回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52125251A (en) * | 1976-02-23 | 1977-10-20 | Bio Communication Res | Electric filter and method of designing same |
| JPS5428520A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Method and apparatus for sampling frequency conversion |
| JPS56169923A (en) * | 1980-06-03 | 1981-12-26 | Mitsubishi Electric Corp | Digital low-pass filter device |
-
1983
- 1983-10-26 JP JP20033883A patent/JPS6091711A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52125251A (en) * | 1976-02-23 | 1977-10-20 | Bio Communication Res | Electric filter and method of designing same |
| JPS5428520A (en) * | 1977-08-08 | 1979-03-03 | Hitachi Ltd | Method and apparatus for sampling frequency conversion |
| JPS56169923A (en) * | 1980-06-03 | 1981-12-26 | Mitsubishi Electric Corp | Digital low-pass filter device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007102611A1 (ja) * | 2006-03-07 | 2007-09-13 | Neuro Solution Corp. | 補間関数生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0256847B2 (ja) | 1990-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4486900A (en) | Real time pitch detection by stream processing | |
| JPS6272218A (ja) | 無限長インパルス応答フイルタ | |
| JPH01144732A (ja) | 半帯域幅デジタルフィルタ | |
| Vaidyanathan | Efficient and multiplierless design of FIR filters with very sharp cutoff via maximally flat building blocks | |
| US4766563A (en) | Auto-correlation filter | |
| US4536745A (en) | Sampling frequency conversion device | |
| US7010557B2 (en) | Low power decimation system and method of deriving same | |
| US4961160A (en) | Linear predictive coding analysing apparatus and bandlimiting circuit therefor | |
| JPS6091711A (ja) | フイルタリングデイジタルサンプル装置 | |
| Lagadec et al. | A universal, digital sampling frequency converter for digital audio | |
| US5943642A (en) | Method of designing subband digital filter bank | |
| JPH0421218B2 (ja) | ||
| US20050242981A1 (en) | Signal-processing device | |
| JP3172046B2 (ja) | サンプリングレートコンバータ | |
| US5003602A (en) | Speech recognition LSI system | |
| US5453741A (en) | Sampling frequency converter | |
| JPH0453307A (ja) | 標本化周波数変換器 | |
| McCreary | On frequency sampling digital filters | |
| JP2600237B2 (ja) | サンプリング周波数変換回路 | |
| Smithson et al. | DSP-based clock recovery for a digital magnetic data channel | |
| SU1501291A1 (ru) | Устройство интерпол ции дискретных сигналов | |
| JPS6276313A (ja) | デイジタルフイルタ−周波数特性変換装置 | |
| JPH0117617B2 (ja) | ||
| Gupta et al. | A survey on efficient rational sampling rate conversion algorithms | |
| JPS63196869A (ja) | Ｆｆｔアナライザのズ−ミング装置 |